JP6329238B2 - 素子収納用パッケージおよび実装構造体 - Google Patents

素子収納用パッケージおよび実装構造体 Download PDF

Info

Publication number
JP6329238B2
JP6329238B2 JP2016253051A JP2016253051A JP6329238B2 JP 6329238 B2 JP6329238 B2 JP 6329238B2 JP 2016253051 A JP2016253051 A JP 2016253051A JP 2016253051 A JP2016253051 A JP 2016253051A JP 6329238 B2 JP6329238 B2 JP 6329238B2
Authority
JP
Japan
Prior art keywords
frame
storage package
plate
substrate
plate bodies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016253051A
Other languages
English (en)
Other versions
JP2017085142A (ja
Inventor
稔弘 浅野
稔弘 浅野
亮太 松本
亮太 松本
壮大 山岡
壮大 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2017085142A publication Critical patent/JP2017085142A/ja
Application granted granted Critical
Publication of JP6329238B2 publication Critical patent/JP6329238B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、素子収納用パッケージおよび素子収納用パッケージを備える実装構造体に関する。
従来から、電子部品等の素子を枠体で取り囲んで封止するとともに、枠体の内側と枠体の外側とを電気的に接続するための入出力端子を備えた素子収納用パッケージが提案されている(例えば、特開平5−90433号公報および特開2010−62181号公報参照)。なお、入出力端子および枠体には、互いに電気的に絶縁する関係の材料が選択されている。
ところで、素子収納用パッケージは、素子が熱を大量に発生させることで、入出力端子と枠体とが熱膨張係数の違いに起因して枠体内の封止性が破壊される虞があり、如何にして枠体内の封止性を良好に維持できるかが課題となっている。
本発明は、上記に鑑みてなされたものであって、封止性に優れた素子収納用パッケージ、およびこの素子収納用パッケージを備える実装構造体を提供することを目的とする。
本発明の一実施形態に係る素子収納用パッケージは、上面に素子の実装領域を有する基板と、前記基板の上面に前記実装領域の外周を取り囲むように配置された、切欠きを有する枠体と、前記枠体の前記切欠きに挿通された、前記枠体の内外を電気的に接続する入出力端子とを備え、前記枠体は、4枚の板体からなり、4枚の前記板体は、それぞれの両端に、前記板体の外側主面、内側主面および端面を切り欠いた形状の凹部または前記板体の端面から外側主面および内側主面に沿った方向に突出した形状の凸部である嵌合部を有するとともに、それぞれの前記嵌合部同士の前記凹部および前記凸部が嵌合しており、前記凹部および前記凸部は接合材を介して接合され、嵌合された前記凹部および前記凸部の間には段差部が設けられ、該段差部に前記接合材のメニスカスが形成されており、4枚の前記板体のうち中央部に前記切欠きを有する前記板体は、両端において前記切欠きの側方を除いた部分に前記嵌合部を有し、前記嵌合部は前記凹部であることを特徴とする。
本発明の実施形態に係る実装構造体の一方向から見た斜視図である。 本発明の実施形態に係る実装構造体の他方向から見た斜視図である。 図2のA1部分を拡大した斜視図である。 本発明の実施形態に係る実装構造体の内部を示した平面図である。 本発明の実施形態に係る素子収納用パッケージの分解斜視図である。 図5の枠体の分解斜視図である。 本発明のの実施形態に係る素子収納用パッケージの要部を示す斜視図である。 図7のA2部分を拡大した拡大斜視図である。 本発明の他の実施形態に係る素子収納用パッケージの要部を示す斜視図である。 図9のA3部分を拡大した拡大斜視図である。 本発明の他の実施形態に係る素子収納用パッケージを示す斜視図である。 図11の素子収納用パッケージからシールリングおよび入出力端子を外した状態の斜視図である。 図12のA4部分を拡大した拡大斜視図である。
以下に図1〜図6を参照して、本発明の一実施形態に係る素子収納用パッケージおよび実装構造体について説明する。
<実装構造体>
図1および図2は、本実施形態に係る実装構造体1を示す斜視図であって、両図面は見る方向が異なるものである。図3は、図2のA1部分である枠体の角部を拡大した図である。図4は、実装構造体の平面図であって、蓋体を取り外して枠体の内側を示した平面図である。図5は、素子収納用パッケージの分解斜視図であって、基板、入出力端子、枠体およびシールリングを示している。図6は、枠体の分解斜視図である。
実装構造体1は、例えば、テレビ等の家電機器、携帯電話またはコンピュータ機器、パワーデバイス等の電子機器、光通信機器や無線通信機器等の通信機器に搭載されるものである。特に、マイクロ波またはミリ波等の高周波で用いられる電子機器の高周波回路に適している。
図1および図2に示すように、実装構造体1は、素子収納用パッケージ2と、この素子収納用パッケージ2に実装される素子3とを備えている。
素子収納用パッケージ2は、例えば、半導体素子、光半導体素子、トランジスタ、ダイオードもしくはサイリスタ等の能動素子、または抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子もしくはセラミックス発振子等の受動素子からなる素子3が実装されている。
素子収納用パッケージ2は、上面に素子3の実装領域Rを有する基板4と、基板4の上面の実装領域Rの外周を取り囲む枠体5と、枠体5の内外に配置された入出力端子6とを備えている。
基板4は素子3および枠体5を支持する機能を有する。本実施形態の基板4は、平面視したときの形状が、長方形状である。基板4は、四隅に位置して外方に向かい延在した延在部4aと、延在部4aに設けられた上下方向を貫通した螺子孔4bと、基板4の長辺方向における延在部4a同士の間に位置し、基板4の上面の高さを低くした段差4cとが設けられている。
基板4は、外部の部材に対して、螺子孔4bにボルトや螺子を締めて固定することができる。また、段差4cの形状は、入出力端子6の下部のリード端子10が取着されない領域の形状と対応しており、入出力端子6を段差4cに対してろう材を介して強固に接続することができる。
基板4は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、もしくはこれらの金属材料を含有する合金材料、またはこれらの複合材料で形成できる。基板4は、熱伝導率を良好にして、実装領域Rに実装した素子3から発生する熱を効率良く基板4を介して外部に放散させることができる。なお、基板4の熱伝導率は、例えば、15W/(m・K)以上450W/(m・K)以下に設定されている。基板4のヤング率は、例えば、100GPa以上500GPa以下に設定されている。基板4の熱膨張係数は、例えば、5×10−6/℃以上25×10−6/℃以下に設定されている。
また、基板4は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、例えば板状等の
所定形状に製作される。なお、延在部4aを除く基板4の長さは、例えば、長辺が10mm以上100mm以下であって、短辺が10mm以上100mm以下に設定されている。また、基板4の厚みは、例えば、0.3mm以上5mm以下に設定されている。
基板4の表面は、酸化腐食を抑制するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。基板4の実装領域Rは、基板4の上面に枠体5を接続したときに、枠体5と接続されない領域である。すなわち、基板4の実装領域Rは、平面視して枠体5に重ならない領域である。
なお、本実施形態では、基板4の形状を長方形状としているが、素子3を実装することが可能であれば、長方形状に限らず、正方形状、多角形状または楕円形状等であってもよい。
素子3は、台座3a上に実装される。台座3aは、素子収納用パッケージ2の内部の実装領域Rに配置されている。台座3aは、素子3を実装するものであって、素子3の高さ位置を調整することができる。台座3aは、絶縁材料からなり、台座3aの上面に素子3と電気的に接続される電気配線が形成されている。
枠体5は、基板4の実装領域Rの外周を取り囲むように配置され、実装領域Rに実装する素子3を外部から保護する機能を有する。また、枠体5は、側面の一部に入出力端子6が挿通される切欠きCが形成されている。すなわち、枠体5を構成する板体に切欠きCが形成されている。この切欠きCは、板体の上辺および下辺の一方にかかって形成されている。本実施形態では、切欠きCは板体の下辺にかかっている。
枠体5は外形が矩形状、具体的には長方形状である。すなわち、枠体5は、平面視したときの形状が矩形形状、具体的には長方形状であるが、これには限定されない。すなわち、多角形状、円形状、楕円形状などであってもよい。
枠体5は、ろう材等の接合材を介して基板4にろう付けされる。なお、ろう材は、例えば、銀、銅、金、アルミニウムまたはマグネシウム等で形成され、ニッケル、カドミウムまたは燐等の添加物を含有させてもよい。
図5および図6に示すように、枠体5は4枚の板体からなる。4枚の板体は、それぞれの両端に嵌合部5a,5bを有している。4枚の板体のそれぞれの嵌合部5a,5bが互いに嵌合されることで、枠体5を形成している。
具体的には、嵌合部5a,5bは、4枚の板体のうち対向する2枚の板体の両端のそれぞれが凹部5aであり、4枚の板体のうち対向する残りの2枚の板体の両端のそれぞれが凸部5bである。そして、4枚の板体は凹部5aおよび凸部5bが嵌合している。そして、凹部5aおよび凸部5bは、接合材を介して嵌合した状態で接合されている。すなわち、凹部5aおよび凸部5bの間には接合材が介在しており、この接合材を介して凹部5aおよび凸部5bは嵌合している。
また、枠体5は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、またはこれらの金属材料を含有する合金材料、もしくはこれらの複合材料で形成できる。
枠体5は、実装領域Rに素子3が実装されている状態で、素子3から発生する熱を効率良く枠体5の外部に発散させることができる。なお、枠体5の熱伝導率は、例えば、15W/(m・K)以上450W/(m・K)以下に設定されている。また、枠体5のヤング率は
、例えば、100GPa以上500GPa以下に設定されている。枠体5の熱膨張係数は、例えば、5×10−6/℃以上25×10−6/℃以下に設定されている。
平面視したときの枠体5の一辺の長さは、例えば、長辺が10mm以上100mm以下であ
って、短辺が10mm以上100mm以下に設定されている。また、平面視したときの枠体5
の内側から外側までの厚み幅は、例えば、0.3mm以上3mm以下に設定されている。さ
らに、枠体5の上下方向の厚みは、例えば、4mm以上20mm以下に設定されている。
ここで、凹部5aおよび凸部5bを接続する接合材のヤング率が、基板4のヤング率または枠体5のヤング率よりも小さくなるように、接合材の材料を選択できる。
入出力端子6にマイクロ波、ミリ波等の高周波を信号線路に伝送させた場合には、高周波に起因して信号線路から熱が発生することがある。また、実装構造体1を作動する際に素子3から熱が発生することがある。この熱によって基板4および枠体5が熱膨張を起こそうとする。
そこで、接合材のヤング率を、基板4または枠体5のヤング率よりも小さくすることで、基板4または枠体5の熱膨張による応力を接合材が変形することで緩和できる。その結果、基板4または枠体5から入出力端子6に加わる応力を低減することができ、入出力端子6にクラックが発生することを抑制することができる。なお、接合材のヤング率は、例えば、50GPa以上95GPa以下に設定されている。
ここで、枠体5の凹部5aおよび凸部5bについて説明する。凹部5aは、板体の端において、板体の外側主面、内側主面および端面を切り欠いた形状である。凹部5aは、板体の端において、上下方向の中央部分に設けられている。また、凹部5aは、枠体5を構成する4枚の板体のうち短辺に位置する板体に設けられている。凹部5aの枠体5の長辺に沿った方向の大きさは、凸部5bの枠体5の長辺方向の大きさに相当し、例えば、0.3
mm以上3mm以下に設定されている。また、凹部5aの枠体5の短辺に沿った方向の大きさは、例えば0.3mm以上3mm以下に設定されている。さらに、凹部5aの上下方向
の大きさは、例えば、2mm以上18mm以下に設定されている。
また、凸部5bは、板体の端において、板体の端面から板体の外側主面および内側主面に沿った方向に突出した形状である。また、凸部5bは凹部5aに嵌まるものである。凸部5bは、板体の端において、上下方向で中央部分に設けられている。また、凸部5bは、枠体5を構成する4枚の板体のうち長辺に位置する板体に設けられている。凸部5bの枠体5の長辺方向に沿った大きさは、凹部5aの枠体5の長辺方向に沿った大きさに相当し、例えば、0.3mm以上3mm以下に設定されている。凸部5bの枠体5の短辺方向に沿った大きさは、凹部5aの枠体5の短辺方向の大きさに相当し、例えば0.3mm以上3mm以下に設定されている。さらに、凸部5bの上下方向の大きさは、凹部5aの上下方向の大きさに相当し、例えば、2mm以上18mm以下に設定されている。
凹部5aおよび凸部5bは、枠体5の上下方向の中央部分に位置することで、枠体5としての強度を良好に維持することができる。仮に、凹部5aおよび凸部5bが、枠体5の上部分または下部分に位置していた場合には、枠体5が外部からの力や熱応力を受けると、凹部5aおよび凸部5bの嵌まり方に偏りが発生するため、凸部5bが凹部5aから外れやすい。そこで、凹部5aおよび凸部5bを枠体5の上下方向の中央部分に設けることで、凸部5bが凹部5aから外れることを抑制し、枠体5が破壊されるのを抑制することができる。
また、凸部5bは枠体5の長辺に位置する板体に設けられ、凹部5aは枠体5の短辺に
位置する板体に設けられることで、入出力端子6と基板4および枠体5との熱膨張差によって枠体5の長辺の端において上下方向に作用する力を、凹部5aと凸部5bとの嵌合部5a,5bに沿って分散できる。すなわち、凸部5bを凹部5aに嵌合することによって、枠体5の長辺の端における上下方向の移動が凹部5aで拘束され、枠体5の長辺および短辺の接合部において上下方向に作用する力が低下する。その結果、枠体5の長辺と短辺との接合部における剥がれやクラックが抑制される。さらに、枠体5の長辺に位置する板体の端面は、凸部5bを挟んで上側および下側に位置する2箇所で、枠体5の短辺に位置する板体に接合されることから、枠体5の長辺に位置する板体と短辺に位置する板体との接合強度が確保され、反りや変形が大きくなりやすい枠体5の長辺方向の膨張や収縮による接合部のクラックや剥がれを抑制できる。
また、凹部5aおよび凸部5bを接合する接合材の材料に、枠体5(板体)の材料に比べて高い熱伝導率を有する材料を選択できる。接合材の材料は、板体の材料に対応させて適宜選択すればよく、例えば、金、銀または銅などの金属材料で形成できる。
高周波に起因して信号線路から発生する熱および実装構造体1を作動する際に発生する素子3の熱は、枠体5の内側に籠りやすくなる。熱が枠体5の内側に籠ると素子3が高温になり、素子3が誤作動したり、破損したりする可能性がある。
そこで、凹部5aおよび凸部5bを接合する接合材に、枠体5の材料に比べて高い熱伝導率を有する材料を採用してもよい。これによって、枠体5の内側に籠った熱が接合材を介して外部に放散されやすくなり、枠体5の内側の温度を低下させることで、素子3が誤作動したり、破損したりすることを低減することができる。
また、凹部5aの内面および凸部5bの外面の間に接合材が介在していてもよい。
枠体5は4枚の板体を嵌合させてなるので、高周波に起因して信号線路から発生する熱および実装構造体1を作動する際に発生する素子3の熱によって、板体が熱膨張し、凹部5aおよび凸部5bに応力が加わる可能性がある。応力が加わると、凹部5aおよび凸部5bの間に隙間が発生したり、または凹部5aおよび凸部5bの嵌合が外れ、素子収納用パッケージ2の封止性が低下する可能性がある。
そこで、凹部5aの内面および凸部5bの外面の間に接合材を介在させることで、接合材によって凹部5aの内面および凸部5bの外面に隙間が発生すること、ならびに凹部5aおよび凸部5bの嵌合が外れることを低減でき、素子収納用パッケージ2の封止性の低下を抑制できる。
枠体5は、上面の高さ位置が同じ高さになるように、すなわち、上面の高さが一様になるように形成されている。枠体5は、4枚の板体からなり、凹部5aおよび凸部5bを嵌めて接合材を介して固定されている。そして、別体の4枚の板体が一体となって枠体5として機能するが、さらに上下方向の厚みが全て同じになるように設定されることで、枠体5(板体)の上面でシールリング7を位置合わせしやすくなる。
また、枠体5では、枠体5の短辺に位置する板体に、外部に位置する光ファイバからの光を枠体5で囲まれる領域にまで通す光透過性部材5cが配置されている。光透過性部材5cは、例えば、レンズ、プラスチック、ガラスまたはサファイア基板等の透光性材料からなる。
枠体5は、枠体5の長辺に位置する板体に、切欠きCが設けられている。本実施形態の切欠きCは、枠体5の下部分から枠体5の中央部分にかけて形成されている。そして、切
欠きCは段差4cと位置が対応するように設けられている。
切欠きCは、上下方向の大きさは、例えば、1mm以上20mm以下に設定されている。切欠きCは、枠体5の長辺に沿った方向の長さが、例えば、1mm以上20mm以下に設定されている。切欠きCの枠体5の長辺に直交する方向の長さは、枠体5の内側から外側までの厚み幅に相当し、例えば、0.3mm以上3mm以下に設定されている。
切欠きCに挿通され、下部が段差4cに嵌められる入出力端子6は、複数の積層された誘電体層8と、誘電体層8内を通る信号線路9と、最下層に位置する誘電体層8の下面に延在された信号線路9と電気的に接続されるリード端子10とを備えている。そして、誘電体層8には、信号線路9に対応してグランド層が設けられており、信号線路9とグランド層とで高周波伝送路として機能する。
信号線路9は、所定の電気信号を伝達する機能を有している。信号線路9は、例えば、マイクロストリップ線路またはコプレーナ線路として用いる。信号線路9は、例えば、銅、銀、金、アルミニウム、ニッケルまたはクロム等の金属材料からなる。信号線路9の線路幅は、信号線路9に伝わる信号の波長の4分の1以下であって、例えば、0.05mm以上0.5mm以下に設定されている。
信号線路9には、例えばろう材を介して、外部と接続するためのリード端子10が形成される。なお、リード端子は、外部の電子機器等と素子3とを電気的に接続するための部材である。
また、グランド層は、誘電体層8の下面の一部に形成されている。グランド層は、グランドなどの一定電位に設定されている。また、グランド層は、例えば、銅、銀、金、アルミニウム、ニッケルまたはクロム等の金属材料からなる。基板4は、金属材料からなり、グランド層と基板4とは電気的に接続されている。
誘電体層8は、絶縁性の基板であって、例えば、酸化アルミニウム、窒化アルミニウムまたは窒化珪素等の無機材料、もしくはエポキシ樹脂、ポリイミド樹脂またはエチレン樹脂等の有機材料、もしくはアルミナまたはムライト等のセラミックス材料、もしくはガラスセラミックス材料などで形成できる。または、誘電体層8は、これらの材料のうち複数の材料を混合した複合系材料で形成できる。なお、誘電体層8の上下方向の厚みは、信号線路9に伝わる信号の波長の2分の1以下であって、例えば、1mm以上20mm以下に設定されている。
また、誘電体層8には、多数のフィラーが含有されていてもよい。誘電体層8が有機材料からなる場合には、誘電体層8にフィラーが含有されていることによって、誘電体層8の硬化前の粘度を調整することができ、誘電体層8の厚み寸法を所望の値に近づけることができる。フィラーは、球状であって、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウムまたは水酸化アルミニウム等からなり、フィラーの径は、例えば、0.05μm以上6μm以下に設定されており、なお、入出力端子6の熱膨張係数は、例えば4×10−6/℃以上10×10−6/℃以下に設定されている。
また、誘電体層8に含有されるフィラーの比誘電率は、誘電体層8を構成する材料の比誘電率よりも小さく設定することができる。このように、誘電体層8の比誘電率よりも小さい低誘電率のフィラーとすることで、誘電体層8全体をさらに低誘電率化することができ、信号線路9に伝送される信号の伝送効率を向上させることができる。なお、フィラーは、絶縁性のフィラーとすることができる。フィラーを絶縁性とすることで、信号線路9に伝わる信号の特性インピーダンスへの影響を低減することができる。
リード端子10は、外部の電子機器等と素子3とを電気的に接続する機能を有する。リード端子10は、ろう材を介して入出力端子6の下面に形成された信号線路9と接続される。そして、信号線路9およびリード端子10が電気的に接続される。また、入出力端子6の下面には、複数の信号線路9が形成されており、複数の信号線路9同士は間を空けて配置されている。そして、隣接する信号線路9同士が電気的に絶縁されている。そして、それぞれのリード端子10をそれぞれの信号線路9に配置することで、隣接するリード端子10同士は、電気的に絶縁されている。なお、リード端子10は、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、もしくはこれらの金属材料を含有する合金材料で形成できる。
リード端子10は、リード端子10の一端とリード端子10の他端との間でクランク状に折れ曲がっている。すなわち、リード端子10の下面の高さ位置が、入出力端子6を段差4cに嵌めた状態で基板4の下面の高さ位置と同じになるように、リード端子10が折れ曲がっている。そして、基板4とリード端子10の両方が、外部の基板に対して、平坦に実装することができる。そして、素子収納用パッケージ2は、外部の基板に対して固定する面積を増やしつつ、外部の基板に対して傾斜しないように接続することができる。その結果、素子収納用パッケージ2は、外部の基板に対して安定して強固に接続することができる。
枠体5の上面には、ろう材等の接合材を介してシールリング7がろう付けされる。なお、ろう材は、例えば、銀、銅、金、アルミニウムまたはマグネシウム等からなり、ニッケル、カドミウムまたは燐等の添加物を含有させてもよい。
シールリング7は、平面視したとき、基板4上に設けた枠体5と重なる枠状部材である。シールリング7は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の熱伝導性の優れた緩衝材料からなる。
固形の接合材は、枠体5の上面に沿ってシールリング7と重なる箇所に設けられている。そして、接合材上にシールリング7を重ねて、シールリング7に熱を加えることで、接合材が溶けて、シールリング7と接続される。さらに、溶融した接合材が冷やされて固化することで、シールリング7が枠体5に固定される。このとき、溶融した接合材の一部は、枠体5の上面から枠体5の端に沿って流れ、4枚の板体の繋ぎ目にまで流れ込む。そして、枠体5の4つの角部において凹部5aおよび凸部5bの境界に沿って流れ、凸部5bを凹部5aに接続することができ、さらに流れた接合材が固化して凸部5bが凹部5aに嵌合された状態で固定される。このように、別体としての4枚の板体からなる枠体5を凹部5aおよび凸部5bの隙間に接合材を流し込んで、凹部5aおよび凸部5bの隙間を塞ぐことで、枠体5の封止性を良好に維持することができる。
また、シールリング7上には、蓋体11が配置されている。蓋体11は、実装領域Rに素子3が実装された状態で、シールリング7上に配置されている。蓋体11は、基板4および枠体5で囲まれる空間を封止する機能を備えている。蓋体11は、例えばろう材を介して枠体5の上面にろう付けされる。なお、蓋体11は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金材料から成る。
実装構造体1では、素子収納用パッケージ2に、素子3を半田等のバンプを介してフリップチップ実装されている。ICまたはLSI等の半導体素子を実装する場合、半導体素子の原料としては、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等から成るものを用いることができる。
本実施形態に係る素子収納用パッケージ2および実装構造体1では、両端に嵌合部5a,5bを有する4枚の板体がそれぞれの嵌合部5a,5b同士で嵌合して枠体5を形成している。これによって、高周波に起因して信号線路から発生する熱および実装構造体1を作動する際に発生する素子3の熱で、基板4、枠体5および入出力端子6が熱膨張した場合でも、枠体5の上下方向に作用する力を嵌合部5a,5bに沿って分散できるので、枠体5および基板4の接合部に加わる応力を緩和でき、枠体5が基板4から剥離することを抑制することができる。その結果、枠体5内の封止性を良好に維持することができる。
また、入出力端子6の熱を、入出力端子6と直接接続される熱伝導性の優れた基板4に伝達することで、入出力端子6の温度が高温になるのを抑制できる。
本実施形態によれば、枠体5が破壊されるのを抑制することができ、ひいては枠体5内の封止性を良好に維持することができる。このようにして、封止性に優れた素子収納用パッケージ2および実装構造体1を提供することができる。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。なお、上述した実施形態では、枠体5を構成するそれぞれの板体の両端の嵌合部5a,5bとしては、凹部5aまたは凸部5bのどちらかしか存在しない構造としたが、これに限られない。枠体5は、板体の一端には凹部5aが形成され、さらに板体の他端には凸部5bが形成されたものが4枚嵌合した構造であってもよい。
また、上記実施形態では、1枚の板体が一端に1つの嵌合部5a,5bを有しているが、これには限定されない。図7および図8は、本発明の参考例の実施形態に係る素子収納用パッケージ2を示している。この素子収納用パッケージ2では、4枚の板体がそれぞれの両端に複数の嵌合部5a,5bを有しており、4枚の板体は複数の嵌合部5a,5b同士で嵌合している。嵌合部5a,5bを増やすことによって、板体同士の接合面積が増加するので、4枚の板体をより強固に固定することができ、枠体5の強度が向上する。
なお、4枚全ての板体の両端に複数の嵌合部5a,5bを設けなくてもよい。すなわち、4枚の板体のうち隣接する2枚の板体の少なくとも一端に複数の嵌合部5a,5bを設ければよい。
図9および図10は、本発明の他の実施形態に係る素子収納用パッケージ2を示している。本実施形態では、入出力端子6が挿通される切欠きCが中央部に形成された板体は、凹部5aを有している。この凹部5aは、板体の両端における切欠きCの側方を除いた部分に位置している。
入出力端子6が挿通される切欠きCが板体に形成されることで、板体における切欠きCの両側に位置する部分が変形しやすくなる。これに対して、板体の両端において、切欠きCの側方を除いた部分に凹部5aを形成することで、高周波に起因して信号線路から発生する熱および実装構造体1を作動する際に発生する素子3の熱によって、基板4、枠体5および入出力端子6が熱膨張し、板体における切欠きCの側方の部分に応力が加わった場合でも、板体が変形することを低減できる。
また、図10に示すように、嵌合された凸部5bおよび凹部5aの間に段差部を設けている。すなわち、嵌合される凹部5aおよび凸部5bにおいて、凸部5bの一部が凹部5aの外側に位置してもよいし、凹部5aの大きさが凸部5bに比べて大きくてもよい。このようにして、段差部が形成されることで、嵌合された凸部5bおよび凹部5aの間に、段差に沿って連続的に接合材のメニスカスが形成され、接合面積が増加し、嵌合部5a,5
bの接合強度を向上できる。
図11、図12および図13は、本発明の他の実施形態に係る素子収納用パッケージ2を示している。本実施形態では、4枚の板体のうち1枚の板体は、隣接する2枚の板体に向かって折れ曲がった複数の屈曲部5dを有している。さらに、この屈曲部5dは、矩形状の枠体5の角部に位置している。
高周波に起因して信号線路から発生する熱および実装構造体1を作動する際に発生する素子3の熱によって、基板4および枠体5が熱膨張した場合に、枠体5の4個の角部には応力が集中しやすい傾向にある。さらに、枠体5の角部に入出力端子6が配置されると、枠体5および入出力端子6の熱膨張差によって生じる応力も加わるので、枠体5の角部に応力がさらに集中しやすくなる。
これに対して、板体が隣接する板体に向かって折れ曲がった屈曲部5dを有しているとともに、屈曲部5dが枠体5の角部に位置することで、板体の嵌合部5a,5bが枠体5の角部となることを避け、板体の嵌合部5a,5bに応力が集中することを抑制できる。
さらに、図11、図12および図13に示すように、入出力端子6が挿通される切欠きCを有する板体に屈曲部5dを設けることで、板体の嵌合部5a,5bが、入出力端子6が配置された枠体5の角部となることを避け、板体の嵌合部5a,5bに応力が集中することを抑制できる。
加えて、屈曲部5dを有する板体は、基板4の上面に安定して配置することができる。すなわち、屈曲部5dを有する板体は、板体の端部で屈曲部5dが支えとしても機能するので、基板4の上面に対して倒れにくくなることから、屈曲部5dを有する板体に他の板体の嵌合部5a,5bを安定して嵌合できる。
なお、本実施形態では、1枚の板体は両端部に1つずつ2つの屈曲部5dを有しているが、1つの屈曲部5dだけでもよい。また、1枚の板体が屈曲部5dを有しているが、複数の板体が屈曲部5dを有していてもよい。
また、図13に示すように、嵌合部5a,5bは、凹凸の当接面である凸部5bの外面および凹部5aの内面に傾斜部5eを有していることが好ましい。これによって、嵌合部5b,5cに加わる応力を傾斜部5eで分散することができる。
<実装構造体の製造方法>
ここで、図1または図2に示す実装構造体1および素子収納用パッケージ2の製造方法を説明する。
まず、基板4、枠体5、シールリング7、リード端子10および蓋体11のそれぞれを準備する。基板4、4枚の板体、シールリング7、リード端子10および蓋体11のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、打抜き加工法および切削加工法などの金属加工法を用いることで、所定形状に製作される。ここで、枠体5の型枠は、凹部5aまたは凸部5bが設けられる形状に製作するとともに、型枠から取り出す枠体5が所定形状となるように予め設定しておく。
次に、入出力端子6を準備する。ここでは、誘電体層8の材料が、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等の場合の、入出力端子6の作製方法について説明する。
具体的には、誘電体層8の材料が酸化アルミニウム質焼結体から成る場合、先ず、酸化アルミニウム、酸化珪素、酸化マグネシウムまたは酸化カルシウム等の原料粉末に有機バインダー、可塑剤または溶剤等を添加混合して泥漿状とする。そして、泥漿状の酸化アルミニウム質の材料をグリーンシートに成型して加工することで、焼結前の誘電体層8を作製することができる。
また、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、準備した焼結前の誘電体層8に対して、例えばスクリーン印刷法を用いて、所定箇所に信号線路9となる金属ペーストパターンを形成する。次に、複数の前駆体の誘電体層8を積層して、約1600℃の温度で焼成した後に、誘電体層8の下面の信号線路9にリード端子10をろう材で接合することにより、セラミックスからなる入出力端子6を作製することができる。
そして、準備した基板4にろう材を介して枠体5を配置し、段差4cにろう材を介して入出力端子6を配置するとともに、枠体5の切欠きCに入出力端子6を嵌める。さらに、枠体5の上面にろう材を介してシールリング7を配置する。そして、ろう材を溶融して、基板4、枠体5、入出力端子6およびシールリング7の間にろう材を流すとともに、枠体5の4個の角部の凹部5aおよび凸部5bの隙間にろう材を流し込む。
そして、ろう材を冷却して基板4、枠体5、入出力端子6、シールリング7のそれぞれを接合するとともに、枠体5における4個の角部の隙間をろう材で塞いで枠体5の封止性を良好に維持する。このようにして、素子収納用パッケージ2を作製することができる。次に、素子収納用パッケージ2に半田を介して素子3を実装し、シールリング7に蓋体11をシーム溶接によって接合することで、実装構造体1を作製することができる。
1 実装構造体
2 素子収納用パッケージ
3 素子
3a 台座
4 基板
4a 延在部
4b 螺子孔
4c 段差
5 枠体
5a 凹部(嵌合部)
5b 凸部(嵌合部)
5c 光透過性部材
5d 屈曲部
5e 傾斜部
6 入出力端子
7 シールリング
8 誘電体層
9 信号線路
10 リード端子
11 蓋体
R 実装領域
C 切欠き

Claims (7)

  1. 上面に素子の実装領域を有する基板と、
    前記基板の上面に前記実装領域の外周を取り囲むように配置された、切欠きを有する枠体と、
    前記枠体の前記切欠きに挿通された、前記枠体の内外を電気的に接続する入出力端子とを備え、
    前記枠体は、4枚の板体からなり、4枚の前記板体は、それぞれの両端に、前記板体の外側主面、内側主面および端面を切り欠いた形状の凹部または前記板体の端面から外側主面および内側主面に沿った方向に突出した形状の凸部である嵌合部を有するとともに、それぞれの前記嵌合部同士の前記凹部および前記凸部が嵌合しており、
    前記凹部および前記凸部は、接合材を介して接合され、
    嵌合された前記凹部および前記凸部の間には段差部が設けられ、該段差部に前記接合材のメニスカスが形成されており、
    4枚の前記板体のうち中央部に前記切欠きを有する前記板体は、両端において前記切欠きの側方を除いた部分に前記嵌合部を有し、前記嵌合部は前記凹部であることを特徴とする素子収納用パッケージ。
  2. 請求項1に記載の素子収納用パッケージであって、
    前記嵌合部は、4枚の前記板体のうち対向する2枚の前記板体の両端において前記凹部であり、4枚の前記板体のうち対向する残りの2枚の前記板体の両端において前記凸部であることを特徴とする素子収納用パッケージ。
  3. 請求項2に記載の素子収納用パッケージであって、
    前記枠体は外形が長方形状であって、前記凸部は前記枠体の長辺に位置する前記板体に設けられ、前記凹部は前記枠体の短辺に位置する前記板体に設けられていることを特徴とする素子収納用パッケージ。
  4. 請求項1ないし請求項3のいずれかに記載の素子収納用パッケージであって、
    前記枠体の上面に沿って連続したシールリングが配置されていることを特徴とする素子収納用パッケージ。
  5. 請求項1ないし請求項4のいずれかに記載の素子収納用パッケージであって、
    4枚の前記板体のうち隣接する2枚の前記板体は少なくとも一端に複数の前記嵌合部を有しているとともに複数の前記嵌合部同士で接合していることを特徴とする素子収納用パッ
    ケージ。
  6. 請求項1に記載の素子収納用パッケージであって、
    前記枠体は外形が矩形状であり、
    4枚の前記板体のうち少なくとも一枚の前記板体は、隣接する前記板体に向かって折れ曲がった屈曲部を有し、
    前記屈曲部は、前記枠体の角部に位置していることを特徴とする素子収納用パッケージ。
  7. 請求項1ないし請求項のいずれかに記載の素子収納用パッケージと、
    前記素子収納用パッケージの前記実装領域に実装された素子とを備えたことを特徴とする実装構造体。
JP2016253051A 2012-10-30 2016-12-27 素子収納用パッケージおよび実装構造体 Active JP6329238B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012238516 2012-10-30
JP2012238516 2012-10-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014544507A Division JP6139549B2 (ja) 2012-10-30 2013-10-29 素子収納用パッケージおよび実装構造体

Publications (2)

Publication Number Publication Date
JP2017085142A JP2017085142A (ja) 2017-05-18
JP6329238B2 true JP6329238B2 (ja) 2018-05-23

Family

ID=50627337

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014544507A Active JP6139549B2 (ja) 2012-10-30 2013-10-29 素子収納用パッケージおよび実装構造体
JP2016253051A Active JP6329238B2 (ja) 2012-10-30 2016-12-27 素子収納用パッケージおよび実装構造体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014544507A Active JP6139549B2 (ja) 2012-10-30 2013-10-29 素子収納用パッケージおよび実装構造体

Country Status (3)

Country Link
JP (2) JP6139549B2 (ja)
CN (1) CN204303794U (ja)
WO (1) WO2014069432A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6462532B2 (ja) * 2015-08-26 2019-01-30 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
JP6496028B2 (ja) * 2015-08-29 2019-04-03 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
EP3687009B1 (en) * 2017-09-19 2024-02-07 Kyocera Corporation Light emitting element-accommodating member, array member, and light emitting device
JP7050045B2 (ja) 2019-12-27 2022-04-07 日亜化学工業株式会社 パッケージ、発光装置、およびレーザ装置
EP4191657A4 (en) * 2020-08-03 2024-05-01 Nippon Telegraph & Telephone PACKAGING AND MANUFACTURING PROCESSES
KR102648997B1 (ko) * 2022-05-03 2024-03-18 (주)코스텍시스 가이드 타입 플랜지 패키지 및 가이드 타입 플랜지 패키지를 제조하기 위한 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590433A (ja) * 1991-07-08 1993-04-09 Shinko Electric Ind Co Ltd 電子部品用パツケージのメタル壁形成方法
JPH0641144U (ja) * 1992-10-29 1994-05-31 新電元工業株式会社 電子回路装置
JP2004266188A (ja) * 2003-03-04 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置用パッケージとその製造方法およびそれを用いた半導体装置
JP2005114199A (ja) * 2003-10-03 2005-04-28 Toyo Radiator Co Ltd 熱交換器のヘッダおよびその製造方法
JP2010080562A (ja) * 2008-09-25 2010-04-08 Sumitomo Metal Electronics Devices Inc 電子部品収納用パッケージ
JP2012094627A (ja) * 2010-10-26 2012-05-17 Kyocera Corp 素子収納用パッケージ、およびこれを備えた電子装置

Also Published As

Publication number Publication date
CN204303794U (zh) 2015-04-29
JPWO2014069432A1 (ja) 2016-09-08
JP6139549B2 (ja) 2017-05-31
WO2014069432A1 (ja) 2014-05-08
JP2017085142A (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
JP6329238B2 (ja) 素子収納用パッケージおよび実装構造体
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
JP2012049224A (ja) 実装構造体および実装構造体の製造方法
JP6311407B2 (ja) モジュール部品及びその製造方法
JP2015103619A (ja) 素子収納用パッケージおよび実装構造体
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP6193753B2 (ja) 撮像素子搭載用基板及び撮像装置
WO2020090882A1 (ja) 電子部品収納用パッケージおよび電子装置
JP5361663B2 (ja) 素子収納用パッケージ、並びに実装構造体
JP6075597B2 (ja) 素子収納用パッケージおよび実装構造体
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
US10388628B2 (en) Electronic component package
JP5886637B2 (ja) 冷却基板、素子収納用パッケージ、および実装構造体
JP6760788B2 (ja) 半導体パッケージ、および半導体装置
JP5725886B2 (ja) 素子収納用パッケージおよび実装構造体
JP6154272B2 (ja) 冷却基板、素子収納用パッケージおよび電子装置
JP6144578B2 (ja) 撮像素子搭載用基板及び撮像装置
JP5334746B2 (ja) 素子収納用パッケージ、並びに実装構造体
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP2017174872A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2014175559A (ja) 冷却基板、素子収納用パッケージ、および実装構造体
JP2014160697A (ja) 素子収納用パッケージ、並びに実装構造体
JP2014192165A (ja) 冷却基板、素子収納用パッケージ、および実装構造体
JP2014127589A (ja) 素子収納用パッケージおよび実装構造体
JP2012094641A (ja) 電子部品収納用パッケージおよび実装構造体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180419

R150 Certificate of patent or registration of utility model

Ref document number: 6329238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150