WO2020179937A1 - 配線基板、電子部品用パッケージおよび電子装置 - Google Patents

配線基板、電子部品用パッケージおよび電子装置 Download PDF

Info

Publication number
WO2020179937A1
WO2020179937A1 PCT/JP2020/010108 JP2020010108W WO2020179937A1 WO 2020179937 A1 WO2020179937 A1 WO 2020179937A1 JP 2020010108 W JP2020010108 W JP 2020010108W WO 2020179937 A1 WO2020179937 A1 WO 2020179937A1
Authority
WO
WIPO (PCT)
Prior art keywords
connecting portion
region
wiring board
layer
wettability
Prior art date
Application number
PCT/JP2020/010108
Other languages
English (en)
French (fr)
Inventor
俊彦 北村
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to CN202080018738.4A priority Critical patent/CN113519048A/zh
Priority to US17/436,111 priority patent/US20220165889A1/en
Priority to EP20765758.6A priority patent/EP3937223A4/en
Priority to JP2021503681A priority patent/JP7145311B2/ja
Publication of WO2020179937A1 publication Critical patent/WO2020179937A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09172—Notches between edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB

Definitions

  • This disclosure relates to wiring boards, packages for electronic components, and electronic devices.
  • Patent Document 1 An example of the prior art is described in Patent Document 1.
  • a wiring board includes a first surface, a second surface opposite to the first surface, a first side surface continuous with the first surface and the second surface, the first surface and the first side surface.
  • a dielectric substrate having a recess that is open to The first surface includes a first connection and a second connection located along the first side surface.
  • the concave portion is located between the first connecting portion and the second connecting portion, and has a first inner side surface continuous with the first connecting portion and a second inner side surface continuous with the second connecting portion.
  • the first inner surface includes a first region and a second region located closer to the bottom surface than the first region. The structure is such that the second wettability of the joint material with respect to the first region is lower than the first wettability of the joint material with respect to the first connection portion.
  • the electronic component package of the present disclosure includes a substrate and It is a configuration including the above-mentioned wiring board bonded to the substrate.
  • the electronic device of the present disclosure includes the above-mentioned electronic component package and An electronic component mounted on the base body and electrically connected to the wiring board.
  • FIG. 3 is a perspective view of the wiring board according to the first embodiment. It is a top view of the wiring board concerning a 1st embodiment. It is a partially enlarged view of the wiring board which concerns on 1st Embodiment. It is sectional drawing of the wiring board which concerns on 1st Embodiment. It is a partially enlarged view of the wiring board which concerns on 2nd Embodiment. It is sectional drawing of the wiring board which concerns on 3rd Embodiment. It is sectional drawing of the wiring board which concerns on 4th Embodiment. It is sectional drawing of the wiring board which concerns on 5th Embodiment. It is a partially enlarged view of the wiring board which concerns on 6th Embodiment. It is a perspective view of the package for electronic components and the electronic device which are other embodiments of this disclosure.
  • a joining material such as a brazing material. If the molten bonding material flows into the concave portion at the time of terminal bonding or the like, an unintended conductor will be present around the signal wiring and the terminal. This causes fluctuations in the characteristic impedance of the signal wiring and terminals, and lowers the frequency characteristics of the high-frequency signal.
  • the wiring board 1 includes a dielectric substrate 10, and the dielectric substrate 10 has a first surface 10a, a second surface 10b opposite to the first surface 10a, a first surface 10a, and a second surface 10b. It has a continuous first side surface 10c, and has a recess 11 that is open to the first surface 10a and the first side surface 10c.
  • the dielectric substrate 10 may be a laminate in which a plurality of insulating layers made of a dielectric material are laminated.
  • the dielectric substrate 10 may have a rectangular shape, a U-shape, or any other shape in a plan view, for example.
  • the dielectric material include a ceramic material such as an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body or a silicon nitride sintered body, or a glass ceramic. Materials can be used.
  • the first surface 10a includes a first terminal connection portion 12 as a first connection portion and a second terminal connection portion 13 as a second connection portion located along the first side surface 10c.
  • the first terminal connecting portion 12 is joined with a first lead terminal described later to be electrically connected
  • the second terminal connecting portion 13 is joined with a second lead terminal described below to be electrically connected.
  • the recess 11 is located between the first/second terminal connecting portions (hereinafter, the first and second terminal connecting portions will be referred to as “first/second terminal connecting portions”) 12 and 13, and the recess 11
  • the first and second terminal connection portions 12 and 13 are electrically insulated by the space formed by the above.
  • the first lead terminal is a ground terminal and the second lead terminal is a signal terminal.
  • first/second terminal connecting portions 12 and 13 are located on the first surface 10a along the first side surface 10c, and the first/second terminal connecting portions 12 and 13 are plural respectively. It may be one by one.
  • the first terminal connecting portion 12, the second terminal connecting portion 13, the second terminal connecting portion 13, and the first terminal connecting portion 12 are located in this order along the first side face 10c. Similar to the recess 11, a recess (second recess 11a) may be provided between the adjacent second terminal connection portions 13.
  • the two first terminal connecting portions 12 extend in a direction away from the first side face 10c and may be connected to each other in plan view, whereby the ground potential is stabilized. By stabilizing the ground potential, the frequency characteristics of the high frequency signal are improved.
  • the first terminal connecting portion 12 may include, for example, a metal layer (hereinafter, referred to as a first metal layer) 12a for electrically connecting to the first lead terminal.
  • the second terminal connection portion 13 may include, for example, a metal layer (hereinafter, referred to as a second metal layer) 13a for electrically connecting to the second lead terminal.
  • the first metal layer 12a and the second metal layer 13a may be metallized layers formed on the first surface 10a of the dielectric substrate 10.
  • the metallized layer is made of a metal material such as tungsten, molybdenum and manganese, and may be further nickel-plated or gold-plated.
  • the dielectric substrate 10 may include a wiring conductor and a conductor layer located between insulating layers.
  • the plurality of wiring conductors and the plurality of conductor layers may be located around the position overlapping the recess 11 and at the position overlapping the first metal layer 12a and the second metal layer 13a. Further, the plurality of wiring conductors and the plurality of conductor layers may be electrically connected by a through conductor or the like.
  • the plurality of ground wiring conductors and the plurality of ground conductor layers are electrically connected and electrically connected to the first metal layer 12a.
  • the plurality of signal wiring conductors are electrically connected to the second metal layer 13a.
  • the recess 11 includes a first inner side surface 14 continuous with the first terminal connecting portion 12, a second inner side surface 15 continuous with the second terminal connecting portion 13, and a bottom surface 16 on the second surface 10b side.
  • the recess 11 further includes a third inner surface 17 that connects to the first inner surface 14 and the second inner surface 15.
  • the shape of the recess 11 is not particularly limited, but in the present embodiment, the first inner side surface 14 and the second inner side surface 15 are rectangular parallelepiped shapes that are parallel to each other and perpendicular to the first surface 10a. Further, the recess 11 may have a tapered shape or a reverse tapered shape in which the first inner side surface 14 and the second inner side surface 15 are non-parallel.
  • the first inner side surface 14 of the recess 11 includes a first region 14a on the first surface 10a side and a second region 14b on the bottom surface 16 side.
  • the first inner side surface 14 is composed of a first region 14a and a second region 14b, and the first region 14a is connected to the first terminal connection portion 12.
  • the first region 14a is connected to the second region 14b, and the second region 14b is connected to the bottom surface 16.
  • the second wettability of the bonding material on the surface of the first region 14a is lower than the first wettability of the bonding material on the surface of the first terminal connecting portion 12.
  • the joining material used in this embodiment is, for example, a silver-copper brazing material containing silver and copper as main components, or a low-melting-point joining material (solder) in which tin is further added to silver and copper.
  • the wettability is the ease with which the molten brazing filler metal, solder or flux spreads on the base metal surface as described in JIS Z3001-3:2008.
  • the first wettability of the joining material with respect to the surface of the first terminal connecting portion 12 is the ease with which the molten liquid joining material spreads by spreading on the surface of the first terminal connecting portion 12, and joining with the surface of the first region.
  • the second wettability of the material is the ease with which the molten liquid bonding material spreads on the surface of the first region 14a.
  • solder having a melting point of 450 ° C. or higher is wax
  • solder having a melting point of less than 450 ° C. is solder.
  • the wettability of the wax can be measured using, for example, a commercially available high temperature wettability tester in accordance with the “wet test method” defined in JIS Z3191:2003.
  • the wettability of the solder can be measured by using a commercially available solder wettability tester or the like in conformity with “solder wettability” defined in JIS C60068-2-83:2014, for example.
  • the joining material When joining the first lead terminal to the first terminal connecting portion 12, the joining material is melted on the first terminal connecting portion 12, and the first lead terminal is cooled in a state of being in contact with the molten joining material, and then the joining material is joined. Solidify. If the wettability of the first inner side surface 14 of the first region 14a with respect to the joint material is lower than that of the first terminal connection portion 12, the first terminal connection portion 12 and the first region even when the melt joint material flows. It stays at the boundary with 14a, that is, the boundary where the wettability changes. Therefore, it is reduced that the bonding material crosses the boundary and flows into the first region 14a side.
  • the presence of an unintended conductor (bonding material) in the recess 11 can be reduced, fluctuations in the characteristic impedance of the lead terminal and the signal wiring conductor in the wiring substrate 1 can be reduced, and the frequency characteristics of the high frequency signal can be improved. Can be made to.
  • the wettability of the surface of the first terminal connecting portion 12 is the wettability of the surface of the first metal layer 12a
  • the wettability of the surface of the first region 14a is the dielectric material of the dielectric substrate 10.
  • the wettability of the exposed surface of the ceramic material If the wettability of the surface of the first region 14a is lower than the wettability of the surface of the first terminal connecting portion 12, the dielectric material is exposed on the surface of the first region 14a. It does not have to be.
  • a layer made of a metal or another material is located in the first region 14a, and the wettability of the surface of the layer may be lower than the wettability of the surface of the first terminal connecting portion 12.
  • the above-mentioned effect can be obtained. That is, if the surface of the first terminal connecting portion 12 is the surface of the first metal layer 12a and the surface of the first region 14a is the surface of the dielectric material of the dielectric substrate 10 exposed, Depending on the difference in the constituent materials, the above-mentioned magnitude relationship of wettability is satisfied. Therefore, even in such a case, it is possible to reduce the flow of the melt-bonded material to the first region 14a side.
  • the dielectric substrate 10 may further have a ground conductor layer 18 that covers the second region 14b of the first inner side surface 14.
  • the ground conductor layer 18 may be, for example, a metallized layer formed in the second region 14b.
  • the metallized layer is made of a metal material such as tungsten, molybdenum and manganese, and may be further nickel-plated or gold-plated.
  • the surface of the second region 14b becomes the surface of the ground conductor layer 18.
  • the second wetting property of the bonding material with respect to the surface of the first region 14a is lower than the third wetting property of the bonding material with respect to the surface of the ground conductor layer 18.
  • the grounding conductor layer 18 can further stabilize the grounding potential by being electrically connected to, for example, the grounding wiring conductor or the grounding conductor layer of the dielectric substrate 10.
  • the ground conductor layer 18 covers the second region 14b and further covers the bottom surface 16 so as to cover the bottom surface of the second recess 11a between the adjacent second terminal connection portions 13. Also covers. Furthermore, in the present embodiment, as described above, the first terminal connection portion 12, the two second terminal connection portions 13, and the first terminal connection portion 12 are arranged in this order. Therefore, in addition to the recess 11 described above, a second recess and another recess (the other recess 11) are arranged in this order between these terminal connection portions.
  • the ground conductor layer 18 extends to the other recess 11, and may cover the bottom surface 16 and the second region 14b of the other recess 11.
  • the third inner side surface 17 is formed in the thickness direction of the dielectric substrate 10 (the direction connecting the first surface 10a and the second surface 10b, more specifically, in the first surface 10a and the second surface 10b).
  • the groove portion 19 has, for example, a semicircular shape in a plan view. Alternatively, the shape may be rectangular, semi-elliptical, or the like.
  • the dielectric material of the dielectric substrate 10 is exposed on the inner surface of the groove portion 19. By providing the groove portion 19, the dielectric constant between the first terminal connecting portion 12 and the second terminal connecting portion 13 is lowered.
  • the distance between the first terminal connection portion 12 and the second terminal connection portion 13 can be reduced without changing the characteristic impedance, and the wiring board 1 can be downsized or the terminals can be made denser. It can be (multi-pin).
  • the inner surface of the groove portion 19 is continuous with the first inner side surface 14 via the third inner side surface 17 and directly with the second inner side surface 15. With such a configuration, it becomes easy to manufacture the recess 11 in which the metal layer is provided on the desired surface.
  • the first terminal connecting portion 12 may include a step portion 20 in which a part of the first side surface 10c side is located on the second side 10b side.
  • the rectangular portion 20a connected to the first side surface 10c is located closer to the second surface 10b side than the other portion by one step (e.g., one layer of the insulating layer).
  • the first metal layer 12a may also be provided on the stepped portion 20. That is, the step portion 20 has, in addition to the rectangular portion 20a, a wall surface portion 20b located between the rectangular portion 20a and another portion, and the first metal layer 12a also includes the wall portion 20b. It may be provided.
  • the area of the first terminal connecting portion 12, that is, the first metal layer 12a is when the first terminal connecting portion 12 includes the step portion 20. Since the area of is increased by the amount of the wall surface portion 20b, the ground potential is further stabilized.
  • the shape of the step portion 20 is rectangular, but the shape is not limited to this, and a polygonal shape or a semicircular shape other than the rectangular shape may be used. Even with a stepped portion having such a shape, the area of the first terminal connecting portion 12 is increased by the amount of the wall surface portion, so that the ground potential is further stabilized.
  • the second terminal connecting portion 13 further has a covering layer 21 located on the first side surface 10c side.
  • the joining material When joining the second lead terminal to the second terminal connecting portion 13, the joining material is melted on the second terminal connecting portion 13, and the second lead terminal is cooled in a state of being in contact with the molten joining material, and then the joining material is joined. Solidify. At this time, the molten bonding material is dammed at the boundary between the second metal layer 13a and the coating layer 21, and the spread of the molten bonding material on the second terminal connection portion 13 is reduced. When the spread of the molten bonding material is reduced, an appropriate fillet of the bonding material is formed, and the bonding force of the second lead terminal can be improved.
  • the material of the coating layer 21 is not limited as long as it can block the molten bonding material.
  • the coating layer 21 is similar to the dielectric material of the dielectric substrate 10, for example, an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body or a silicon nitride sintered body. Ceramic materials such as aggregates or glass ceramic materials can be used.
  • the second terminal connecting portion 13 has, for example, the second metal layer 13a, and the coating layer 21 has a second metal that has a better wettability of the bonding material with respect to the surface thereof. It will be lower than layer 13a.
  • the melt-bonded material is blocked at the boundary between the second metal layer 13a and the coating layer 21 due to the difference in wettability.
  • the dielectric material of the dielectric substrate 10 and the dielectric material of the coating layer 21 may be the same material or different materials.
  • the coating layer 21 may be a material other than the dielectric material, including a metal material.
  • the molten bonding material may be dammed by a step in which the thickness of the coating layer 21 is equal to or more than a certain level. That is, since the surface of the second metal layer 13a is located closer to the second surface 10b than the surface of the coating layer 21, a step is provided on the surface of the second terminal connecting portion 13 to block the molten bonding material. May be good.
  • the coating layer 21 is located over the entire edge portion. That is, the covering layer 21 is located over the entire length of the edge portion in the direction along the first side surface 10c.
  • the position of the coating layer 21 may be located at a part of the edge portion as long as the molten bonding material can be blocked. For example, it may be located only in the center of the edge portion, or may be located at both ends except the center.
  • the dielectric substrate 10 further includes a dielectric material layer 22 located on the ground conductor layer 18.
  • the dielectric material layer 22 may be located on the surface of the ground conductor layer 18 located at least in the second region 14b.
  • the material of the dielectric material layer 22 is similar to the dielectric material of the dielectric substrate 10, for example, aluminum oxide sintered body, mullite sintered body, silicon carbide sintered body, aluminum nitride sintered body or A ceramic material such as a silicon nitride sintered body or a glass ceramic material can be used.
  • the dielectric material layer 22 extends to the bottom surface 16 of the recess 11 and covers the ground conductor layer 18, and the dielectric material is made so that the ground conductor layer 18 is not exposed in the recess 11. Layer 22 covers the entire ground conductor layer 18. The dielectric material layer 22 is not provided in the above-mentioned second recess 11a.
  • the ground conductor layer 18 covers the entire first inner side surface 14, that is, the first region 14a and the second region 14b, and also covers the bottom face 16. Furthermore, the ground conductor layer 18 also covers the bottom surface of the second recess 11a between the second terminal connection portions 13, extends to the recess 11 on the opposite side (the other recess 11 described above), and the bottom surface 16 and the 1 also covers the entire inner surface 14. Further, the grounding conductor layer 18 is connected to the first metal layer 12a of the first terminal connecting portion 12, and by being electrically connected to the first metal layer 12a, the grounding potential can be further stabilized.
  • the dielectric material layer 22 covers the entire ground conductor layer 18 in the recess 11 so that the ground conductor layer 18 is not exposed, and is also located on the second inner side surface 15. That is, the dielectric material layer 22 is located at least on the first inner side surface 14, the second inner side surface 15, and the bottom surface 16 of the recess 11. The dielectric material layer 22 may be further located on the third inner side surface 17, or may be located on the entire inner surface of the recess 11.
  • the wettability of the surface of the first terminal connecting portion 12 is the first wettability of the surface of the first metal layer 12a, and the wettability of the surface of the first region 14a is the same as that of the first region 14a.
  • This is the second wettability of the surface of the dielectric material layer 22 located on the ground conductor layer 18. Since the material of the dielectric material layer 22 is similar to the dielectric material of the dielectric substrate 10 as described above, the second wettability of the surface of the dielectric material layer 22 depends on the dielectric material of the dielectric substrate 10. It has the same wettability as the wettability of the exposed surface.
  • the fifth embodiment of the present disclosure will be described with reference to FIG.
  • the position where the dielectric material layer 22 is provided is different from that in the fourth embodiment.
  • the ground conductor layer 18 is located in the same manner as in the fourth embodiment, whereby the ground potential can be further stabilized.
  • the dielectric material layer 22 covers the portion of the grounding conductor layer 18 located in the first region 14a of the first inner side surface 14 in the recess 11.
  • the wettability of the surface of the first terminal connecting portion 12 is the first wettability of the surface of the first metal layer 12a
  • the wettability of the surface of the first region 14a is the same as that of the first region 14a.
  • This is the second wettability of the surface of the dielectric material layer 22 located on the ground conductor layer 18. Since the material of the dielectric material layer 22 is similar to the dielectric material of the dielectric substrate 10 as described above, the second wettability of the surface of the dielectric material layer 22 depends on the dielectric material of the dielectric substrate 10. It has the same wettability as the wettability of the exposed surface.
  • the wiring board 1 is joined to the first lead terminal 31 and the second terminal connecting portion 13 which are joined to the first terminal connecting portion 12 via a joining material in addition to the above-mentioned dielectric substrate 10.
  • the 2nd lead terminal 32 joined via material is further provided.
  • the first lead terminal 31 is a ground terminal
  • the second lead terminal 32 is a signal terminal.
  • the first lead terminal 31 and the second lead terminal 32 are further connected to an external mounting board or the like.
  • the dielectric substrate 10 is manufactured as follows, for example, when a plurality of insulating layers are made of an aluminum oxide sintered body. First, an appropriate organic binder, solvent, etc. are added and mixed with raw material powders such as aluminum oxide and silicon oxide to prepare a slurry. Next, a plurality of ceramic green sheets are produced by molding the slurry into a sheet by a molding method such as a doctor blade method. At this time, a notch to be a recess 11 is formed in a part of the green sheet.
  • the dielectric substrate 10 having a desired shape can be manufactured.
  • the first metal layer 12a, the second metal layer 13a, and the ground conductor and the signal conductor are formed as follows if they are metallized layers made of a high melting point metal such as tungsten, molybdenum, or manganese. be able to. That is, first, a metal powder having a high melting point is kneaded so as to be well mixed with an organic solvent and a binder to prepare a metal paste. This metal paste is printed on a predetermined portion of the ceramic green sheet, which is the upper surface or the lower surface of the insulating layer, by a method such as screen printing. Then, the ceramic green sheets on which these metal pastes are printed are laminated and crimped, and simultaneously fired.
  • a high melting point metal such as tungsten, molybdenum, or manganese.
  • the metallization layer is deposited on the upper surface and the inner layer of the dielectric substrate 10 as the first metal layer 12a, the second metal layer 13a, and the ground conductor and the signal conductor. At this time, the metallized layer is not formed in the first region 14a of the first inner side surface 14 of the recess 11. Further, nickel plating or gold plating may be provided on the surfaces of the first metal layer 12a, the second metal layer 13a, and each conductor layer.
  • the same metal paste as that for forming each conductor layer is filled in the through holes provided in the ceramic green sheets to be a plurality of insulating layers, and the respective ceramic green sheets are laminated and pressure-bonded.
  • the through hole can be formed by, for example, a mechanical punching process using a metal pin or a drilling process such as a process using a laser beam.
  • a means such as vacuum suction may be used in combination to facilitate the filling of the metal paste.
  • the electronic component package 50 includes a base 2 and a wiring board 1 joined to the base 2.
  • the side wall body 4 is attached to the U-shaped wiring board 1 to form a frame, which is joined to the surface of the base 2.
  • the substrate 2 and the side wall 4 are made of, for example, a metal such as iron, copper, nickel, chromium, cobalt, molybdenum or tungsten, or an alloy of these metals such as copper-tungsten alloy, copper-molybdenum alloy, iron-nickel-.
  • a cobalt alloy or the like can be used.
  • the electronic device 100 includes a package 50 for electronic components, an electronic component 3, and a lid 5.
  • the electronic component 3 is mounted on the substrate 2 and electrically connected to the wiring board 1.
  • the electronic component 3 may be, for example, an optical semiconductor element such as a laser diode (LD) or a photodiode (PD).
  • LD laser diode
  • PD photodiode
  • the lid 5 is joined to the upper ends of the frame-shaped wiring board 1 and the side wall 4 so as to cover the inside of the electronic component package 50.
  • the lid 5 may be a metal such as iron, copper, nickel, chromium, cobalt, molybdenum or tungsten, or an alloy of these metals such as copper-tungsten alloy, copper-molybdenum alloy, iron-nickel-cobalt alloy and the like. Can be used. By subjecting such a metal material ingot to a metal processing method such as a rolling process or a punching process, a metal member constituting the lid 5 can be produced.
  • the electronic component 3 is mounted inside the electronic component package 50, and the electronic component 3 and the wiring board 1 are electrically connected by, for example, a bonding wire. Further, the inside is closed with the lid 5. ..
  • the electronic component package 50 and the electronic device 100 of the present embodiment include the wiring board 1 capable of improving the frequency characteristics described above, high frequency signals can be satisfactorily transmitted.
  • the present disclosure is not limited to the above-described embodiments, and combinations and various modifications of the embodiments can be made without departing from the gist of the present disclosure.
  • the stepped portion 20 of the first embodiment may be provided in another embodiment
  • the covering layer 21 of the second embodiment may be provided in another embodiment.
  • the electronic component package 50 and the electronic device 100 may include any of the above-described embodiments and the wiring board 1 in which they are combined.
  • the first region 14a is connected to the first terminal connection portion 12, but the present invention is not limited to this.
  • the edge portion of the first terminal connection portion 12 on the first inner side surface 14 side may be provided with a configuration corresponding to the coating layer 21, and the edge portion of the first region 14a on the first terminal connection portion 12 side may be provided.
  • a structure corresponding to the ground conductor layer 18 may be provided.
  • first region 14a and the second region 14b are connected to each other on the first inner side surface 14 of the recess 11, but the first region 14a and the second region 14b are connected to each other. Not limited to what you have. Another region may be located between the first region 14a and the second region 14b. All changes, etc. that belong to the scope of claims are within the scope of the present disclosure.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

誘電体基板（１０）の第１面（１０ａ）は、第１側面（１０ｃ）に沿って位置する、第１端子接続部（１２）および第２端子接続部（１３）を含んでいる。第１端子接続部（１２）と第２端子接続部（１３）との間には、凹部（１１）が位置している。凹部（１１）の、第１端子接続部（１２）に連なる第１内側面（１４）と、第２端子接続部（１３）に連なる第２内側面（１５）と、第１内側面（１４）と第２内側面（１５）との間に位置する底面（１６）とを含む。第１端子接続部（１２）の表面に対する接合材の第１ぬれ性より第１領域（１４ａ）の表面に対する接合材の第２ぬれ性が低いものとしている。

Description

配線基板、電子部品用パッケージおよび電子装置
　本開示は、配線基板、電子部品用パッケージおよび電子装置に関する。
　従来技術の一例は、特許文献１に記載されている。
国際公開ＷＯ２０１４／１９２６８７号
　本開示の配線基板は、第１面と、前記第１面と反対側の第２面と、前記第１面および前記第２面に連なる第１側面と、前記第１面および前記第１側面に開口している凹部と、を有する誘電体基板を備え、
　前記第１面は、前記第１側面に沿って位置する、第１接続部および第２接続部を含み、
　前記凹部は、前記第１接続部と前記第２接続部との間に位置しているとともに、前記第１接続部に連なる第１内側面と、前記第２接続部に連なる第２内側面と、前記第１内側面と前記第２内側面との間に位置する底面と、を含み、
　前記第１内側面は、第１領域と、該第１領域よりも前記底面に近接して位置する第２領域と、を含み、
　前記第１接続部に対する接合材の第１ぬれ性より前記第１領域に対する前記接合材の第２ぬれ性が低い構成である。
　本開示の電子部品用パッケージは、基体と、
　前記基体に接合された、上記の配線基板と、を備える構成である。
　本開示の電子装置は、上記の電子部品用パッケージと、
　前記基体に実装された、前記配線基板と電気的に接続された電子部品と、を備える構成である。
　本開示の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
第１実施形態に係る配線基板の斜視図である。 第１実施形態に係る配線基板の平面図である。 第１実施形態に係る配線基板の部分拡大図である。 第１実施形態に係る配線基板の断面図である。 第２実施形態に係る配線基板の部分拡大図である。 第３実施形態に係る配線基板の断面図である。 第４実施形態に係る配線基板の断面図である。 第５実施形態に係る配線基板の断面図である。 第６実施形態に係る配線基板の部分拡大図である。 本開示の他の実施形態である電子部品用パッケージおよび電子装置の斜視図である。
　本開示の配線基板が基礎とする構成において、携帯電話機等の普及により、電子装置では、より高速化、大容量の情報を伝送するために電気信号の高周波化がすすめられている。高周波帯での周波数特性を良好とするために、リード端子とグランド端子との間に凹部を形成した入出力端子（配線基板）が提案されている。
　リード端子およびグランド端子を配線基板に接合するには、ろう材などの接合材を用いる。端子接合時などに溶融した接合材が、凹部内に流れ込むなどすると、意図しない導電体が信号配線周辺および端子周辺に存在することになる。これは、信号配線および端子の特性インピーダンスの変動などを生じさせて、高周波信号の周波数特性を低下させる。
　以下、本開示の実施形態に係る配線基板、電子部品用パッケージおよび電子装置について、図面を参照しながら説明する。なお、以降の図において同一の構成については同一の参照符号を付して説明を省略する場合がある。
　まず、図１乃至図４を用いて、本開示の第１実施形態に係る配線基板について説明する。配線基板１は、誘電体基板１０を備えており、誘電体基板１０は、第１面１０ａと、第１面１０ａと反対側の第２面１０ｂと、第１面１０ａおよび第２面１０ｂに連なる第１側面１０ｃと、を有し、第１面１０ａおよび第１側面１０ｃに開口している凹部１１を有している。
　誘電体基板１０は、誘電体材料で構成される複数の絶縁層が積層されてなる積層体であってもよい。誘電体基板１０は、たとえば平面視において、矩形状またはＵの字形であってもよく、その他の形状であってもよい。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
　第１面１０ａには、第１側面１０ｃに沿って位置する、第１接続部としての第１端子接続部１２および第２接続部としての第２端子接続部１３を含んでいる。第１端子接続部１２は、後述の第１リード端子が接合されて電気的に接続され、第２端子接続部１３は、後述の第２リード端子が接合されて電気的に接続される。凹部１１は、第１／第２端子接続部（以下、第１および第２端子接続部を、「第１／第２端子接続部」と記す）１２，１３間に位置しており、凹部１１が形成する空間によって第１／第２端子接続部１２，１３間は電気的に絶縁されている。本実施形態では、例えば、第１リード端子は接地端子であり、第２リード端子は、信号端子である。
　なお、第１面１０ａには、第１側面１０ｃに沿って、第１／第２端子接続部１２，１３が位置していればよく、第１／第２端子接続部１２，１３がそれぞれ複数ずつであってもよい。本実施形態では、第１側面１０ｃに沿って、第１端子接続部１２、第２端子接続部１３、第２端子接続部１３、第１端子接続部１２の順に位置している。隣接する第２端子接続部１３間にも凹部１１と同様に凹部（第２凹部１１ａ）が設けられていてもよい。本実施形態では、平面視において、２つの第１端子接続部１２は、第１側面１０ｃから離れる方向に延びており、互いに接続されていてもよく、それにより、接地電位が安定する。接地電位が安定することで、高周波信号の周波数特性が向上する。
　第１端子接続部１２は、第１リード端子と電気的に接続するために、例えば、金属層（以下では、第１金属層という）１２ａを含んでいてもよい。第２端子接続部１３は、第２リード端子と電気的に接続するために、例えば、金属層（以下では、第２金属層という）１３ａを含んでいてもよい。第１金属層１２ａおよび第２金属層１３ａは、誘電体基板１０の第１面１０ａに形成されたメタライズ層であってもよい。メタライズ層は、たとえば、タングステン、モリブデンおよびマンガンなどの金属材料からなり、さらにニッケルめっきまたは金めっきなどが施されていてもよい。
　誘電体基板１０は、絶縁層間に位置する配線導体および導体層などを含んでいてもよい。例えば、平面視において、凹部１１と重なる位置の周囲ならびに第１金属層１２ａおよび第２金属層１３ａと重なる位置に、複数の配線導体および複数の導体層などが位置していてもよい。さらにこれら複数の配線導体および複数の導体層が貫通導体等で電気的に接続されていてもよい。複数の接地配線導体および複数の接地導体層は、電気的に接続されるとともに、第１金属層１２ａと電気的に接続される。複数の信号配線導体は、第２金属層１３ａと電気的に接続される。
　凹部１１は、第１端子接続部１２に連なる第１内側面１４と、第２端子接続部１３に連なる第２内側面１５と、第２面１０ｂ側の底面１６と、を含む。凹部１１は、さらに、第１内側面１４および第２内側面１５に連なる第３内側面１７を含む。凹部１１の形状は特に限定されないが、本実施形態では、第１内側面１４と第２内側面１５とが互いに平行で且つ第１面１０ａに垂直な直方体形状である。また、凹部１１は、第１内側面１４と第２内側面１５とが非平行なテーパ状、逆テーパ状などであってもよい。
　凹部１１の第１内側面１４は、第１面１０ａ側の第１領域１４ａと底面１６側の第２領域１４ｂとを含む。本実施形態は、例えば、第１内側面１４が、第１領域１４ａと第２領域１４ｂとで構成されており、第１領域１４ａは、第１端子接続部１２に連なっている。第１領域１４ａは第２領域１４ｂに連なり、第２領域１４ｂは底面１６に連なっている。
　本実施形態の誘電体基板１０では、第１端子接続部１２の表面に対する接合材の第１ぬれ性より第１領域１４ａの表面に対する接合材の第２ぬれ性が低いものとしている。本実施形態で用いられる接合材は、例えば、銀および銅を主成分とする銀銅ろう、または銀および銅にさらにスズを加えた低融点接合材（はんだ）などである。
　ここで、ぬれ性は、ＪＩＳ　Ｚ３００１－３：２００８の記載のように、溶融したろう、はんだ又はフラックスの母材面になじんでの広がり易さのことである。第１端子接続部１２の表面に対する接合材の第１ぬれ性は、溶融した液状の接合材が第１端子接続部１２の表面になじんで広がる広がり易さであり、第１領域の表面に対する接合材の第２ぬれ性は、溶融した液状の接合材が第１領域１４ａの表面になじんで広がる広がり易さである。また、融点が４５０℃以上のものがろう、融点が４５０℃未満のものがはんだである。ろうのぬれ性については、例えば、ＪＩＳ　Ｚ３１９１：２００３に規定された「ぬれ試験方法」に準拠し、市販の高温ぬれ性試験機などを用いて測定することができる。はんだのぬれ性については、例えば、ＪＩＳ　Ｃ６００６８－２－８３：２０１４に規定された「はんだぬれ性」に準拠し、市販のはんだぬれ性試験機などを用いて測定することができる。
　第１端子接続部１２に第１リード端子を接合する場合、接合材を第１端子接続部１２上で溶融させ、第１リード端子を溶融接合材に接触させた状態で、冷却して接合材を固化させる。第１内側面１４の第１領域１４ａの接合材に対するぬれ性が第１端子接続部１２よりも低いと、溶融接合材が流れた場合であっても、第１端子接続部１２と第１領域１４ａとの境界、すなわち、ぬれ性が変化する境界で留まる。そのため、接合材が該境界を超えて第１領域１４ａ側に流れ込むことが低減される。これにより、凹部１１内に意図しない導電体（接合材）が存在することを低減し、リード端子および配線基板１内の信号配線導体の特性インピーダンスの変動を低減でき、高周波信号の周波数特性を向上させることができる。
　本実施形態では、第１端子接続部１２の表面のぬれ性は、第１金属層１２ａの表面のぬれ性であり、第１領域１４ａの表面のぬれ性は、誘電体基板１０の誘電体材料、例えばセラミック材料が露出した表面のぬれ性である。なお、第１領域１４ａの表面のぬれ性が、第１端子接続部１２の表面のぬれ性より低いというぬれ性の大小関係を満たせば、第１領域１４ａの表面に誘電体材料が露出していなくてもよい。例えば、第１領域１４ａに金属またはその他の材料による層が位置し、その層の表面のぬれ性が、第１端子接続部１２の表面のぬれ性よりも低いものであればよい。なお、各表面のぬれ性の測定値などが不明な場合であっても、例えば、以下のような場合であれば、上述した効果を奏する。すなわち、第１端子接続部１２の表面が第１金属層１２ａの表面であり、第１領域１４ａの表面が、誘電体基板１０の誘電体材料が露出した表面である場合であれば、表面を構成する材料の違いによって、上述したぬれ性の大小関係を満たすこととなる。そのため、このような場合においても、溶融接合材が、第１領域１４ａ側に流れ込むことを低減することができる。
　誘電体基板１０は、さらに、第１内側面１４の第２領域１４ｂを覆う接地導体層１８を有していてもよい。接地導体層１８は、例えば、第２領域１４ｂに形成されたメタライズ層であってもよい。メタライズ層は、たとえば、タングステン、モリブデンおよびマンガンなどの金属材料からなり、さらにニッケルめっきまたは金めっきなどが施されていてもよい。
　第２領域１４ｂを接地導体層１８で覆うことで、第２領域１４ｂの表面は、接地導体層１８の表面となる。これにより、接地導体層１８の表面に対する接合材の第３ぬれ性より第１領域１４ａの表面に対する接合材の第２ぬれ性が低いものとなっている。接地導体層１８は、例えば、誘電体基板１０の接地配線導体または接地導体層と電気的に接続することで、接地電位をさらに安定させることができる。
　本実施形態では、図４に示すように、接地導体層１８は、第２領域１４ｂを覆うとともに、さらに、底面１６を覆い、隣接する第２端子接続部１３間の第２凹部１１ａの底面をも覆っている。またさらに、本実施形態においては、上述したように、第１端子接続部１２、２つの第２端子接続部１３、第１端子接続部１２が順に並んでいる。そのため、これらの端子接続部間には、上述した凹部１１に加えて、第２凹部、もう１つの凹部（他方の凹部１１）が順に並んでいる。ここで、接地導体層１８は、他方の凹部１１にまで延びており、この他方の凹部１１の底面１６および第２領域１４ｂを覆っていてもよい。
　凹部１１において、第３内側面１７は、誘電体基板１０の厚さ方向（第１面１０ａと第２面１０ｂとを結ぶ方向、より具体的には、第１面１０ａおよび第２面１０ｂに垂直な方向）に延びる溝部１９を有していてもよい。溝部１９は、平面視において、例えば、半円状である。他にも、矩形状、半楕円状等であってもよい。溝部１９の内面は、誘電体基板１０の誘電体材料が露出している。溝部１９を設けることで、第１端子接続部１２と第２端子接続部１３との間の誘電率が低くなる。誘電率が低くなることで、例えば、特性インピーダンスを変動させずに第１端子接続部１２と第２端子接続部１３との距離を小さくして、配線基板１を小型化または端子を高密度化（多ピン化）することができる。
なお、本実施形態では、溝部１９の内面は、第１内側面１４とは第３内側面１７を介して連なっており、第２内側面１５とは直接連なっている。このような構成にすることで、所望の面に金属層を設けた凹部１１の製造が容易となる。
　また、本実施形態では、第１端子接続部１２は、その第１側面１０ｃ側の一部が、第２面１０ｂ側に位置する段差部２０を含んでいてもよい。例えば、第１端子接続部１２のうち、第１側面１０ｃに連なる矩形状部分２０ａが、他の部分より一段（例えば、絶縁層の一層分に相当）第２面１０ｂ側に近い位置にある。このような段差部２０を含む場合、第１金属層１２ａは、この段差部２０にも設けられてよい。すなわち、段差部２０は、矩形状部分２０ａ以外に、この矩形状部分２０ａと他の部分との間に位置する壁面部分２０ｂを有しており、第１金属層１２ａは、壁面部分２０ｂにも設けられてよい。第１端子接続部１２が段差部２０を含まない場合と、段差部２０を含む場合とを比較すると、段差部２０を含む場合に、第１端子接続部１２の面積、すなわち第１金属層１２ａの面積が、壁面部分２０ｂの分だけ大きくなるので、接地電位がさらに安定する。
　なお、本実施形態では、段差部２０の形状を矩形状としているが、これに限らず、矩形状以外の多角形状または半円形状などであってもよい。このような形状の段差部であっても、壁面部分の分だけ第１端子接続部１２の面積が大きくなるので、接地電位がさらに安定する。
　次に、図５を用いて、本開示の第２実施形態について説明する。本実施形態では、第２端子接続部１３は、第１側面１０ｃ側に位置する被覆層２１をさらに有する。
　第２端子接続部１３に第２リード端子を接合する場合、接合材を第２端子接続部１３上で溶融させ、第２リード端子を溶融接合材に接触させた状態で、冷却して接合材を固化させる。このときに溶融接合材は、第２金属層１３ａと被覆層２１との境界で堰き止められて、溶融接合材の、第２端子接続部１３上での広がりが低減される。溶融接合材の広がりが低減されると、適度な接合材のフィレットが形成され、第２リード端子の接合力を向上させることができる。
　被覆層２１は、溶融接合材を堰き止められるのであれば、材料は限定されない。被覆層２１は、誘電体基板１０の誘電体材料と同様に、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。このような場合、前述のように第２端子接続部１３は、例えば、第２金属層１３ａを有しており、被覆層２１の方が、その表面に対する接合材のぬれ性が、第２金属層１３ａより低いものとなる。溶融接合材は、第２金属層１３ａと被覆層２１との境界で、ぬれ性の違いにより堰き止められる。なお、誘電体基板１０の誘電体材料と、被覆層２１の誘電体材料とは、同じ材料であってもよく、異なる材料であってもよい。被覆層２１は、金属材料を含む、誘電体材料以外の材料であってもよい。このような場合、第２金属層１３ａと被覆層２１とのぬれ性によらず、被覆層２１の厚さを一定以上とした段差によって、溶融接合材を堰き止めればよい。すなわち、第２金属層１３ａの表面が被覆層２１の表面よりも第２面１０ｂ側に位置することで、第２端子接続部１３の表面に段差を設けることで、溶融接合材を堰き止めてもよい。
　本実施形態では、被覆層２１は、縁部分の全体にわたって位置している。すなわち、縁部分のうち、第１側面１０ｃに沿う方向における全長に亘って被覆層２１が位置している。しかしながら、被覆層２１の位置は、溶融接合材を堰き止められるのであれば、縁部分の一部に位置していてもよい。例えば、縁部分の中央にのみ位置していてもよく、中央を除く両端に位置していてもよい。
　図６を用いて、本開示の第３実施形態について説明する。本実施形態では、誘電体基板１０は、接地導体層１８上に位置する誘電体材料層２２をさらに有する。誘電体材料層２２は、少なくとも第２領域１４ｂに位置する接地導体層１８の表面上に位置するものであればよい。誘電体材料層２２の材料は、誘電体基板１０の誘電体材料と同様に、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
　本実施形態では、誘電体材料層２２は、凹部１１の底面１６にまで延びて、接地導体層１８を被覆しており、凹部１１内においては、接地導体層１８が露出しないように誘電体材料層２２が接地導体層１８全体を被覆している。なお、誘電体材料層２２は、前述した第２凹部１１ａ内には設けられていない。
　図７を用いて、本開示の第４実施形態について説明する。本実施形態では、接地導体層１８および誘電体材料層２２の設けられる位置が、第３実施形態と異なっている。具体的には、本実施形態では、接地導体層１８は、第１内側面１４全体、すなわち第１領域１４ａおよび第２領域１４ｂを覆うとともに、底面１６を覆っている。またさらに、接地導体層１８は、第２端子接続部１３間の第２凹部１１ａの底面をも覆い、反対側の凹部１１（前述の他方の凹部１1）にまで延びて、その底面１６および第１内側面１４全体をも覆っている。また、接地導体層１８は、第１端子接続部１２の第１金属層１２ａに連なっており、第１金属層１２ａと電気的に接続することで、接地電位をさらに安定させることができる。
　そして、誘電体材料層２２は、凹部１１内において、接地導体層１８が露出しないように接地導体層１８全体を被覆しており、さらに、第２内側面１５にも位置している。すなわち、誘電体材料層２２は、少なくとも凹部１１の第１内側面１４、第２内側面１５および底面１６に位置している。誘電体材料層２２は、さらに第３内側面１７に位置していてもよく、凹部１１の内面全体に位置していてもよい。
　本実施形態では、第１端子接続部１２の表面のぬれ性は、第１金属層１２ａの表面の第１ぬれ性であり、第１領域１４ａの表面のぬれ性は、第１領域１４ａに位置する接地導体層１８上に位置する誘電体材料層２２の表面の第２ぬれ性である。誘電体材料層２２の材料は、上記のように誘電体基板１０の誘電体材料と同様であるので、誘電体材料層２２の表面の第２ぬれ性は、誘電体基板１０の誘電体材料が露出した表面のぬれ性と同様のぬれ性である。
　図８を用いて、本開示の第５実施形態について説明する。本実施形態では、誘電体材料層２２の設けられる位置が、第４実施形態と異なっている。接地導体層１８は、第４実施形態と同様に位置しており、これにより、接地電位をさらに安定させることができる。
　誘電体材料層２２は、凹部１１内において、接地導体層１８のうち、第１内側面１４の第１領域１４ａに位置する部分を被覆する。本実施形態では、第１端子接続部１２の表面のぬれ性は、第１金属層１２ａの表面の第１ぬれ性であり、第１領域１４ａの表面のぬれ性は、第１領域１４ａに位置する接地導体層１８上に位置する誘電体材料層２２の表面の第２ぬれ性である。誘電体材料層２２の材料は、上記のように誘電体基板１０の誘電体材料と同様であるので、誘電体材料層２２の表面の第２ぬれ性は、誘電体基板１０の誘電体材料が露出した表面のぬれ性と同様のぬれ性である。
　図９を用いて、本開示の第６実施形態について説明する。本実施形態では、配線基板１は、上記の誘電体基板１０に加えて、第１端子接続部１２に接合材を介して接合される第１リード端子３１と、第２端子接続部１３に接合材を介して接合される第２リード端子３２と、をさらに備える。前述のとおり、第１リード端子３１は接地端子であり、第２リード端子３２は信号端子である。第１リード端子３１および第２リード端子３２は、さらに外部の実装基板などに接続される。凹部１１内に接合材が流れ込んだ場合、意図しない導電体によって、高周波信号を伝送する第２リード端子３２の特性インピーダンスなどが変動してしまう。本実施形態では、上記のように凹部１１内への接合材の流れ込みを低減することで、この特性インピーダンスの変動を低減でき、高周波特性を向上させている。
　以下に、配線基板１の製造例について説明する。誘電体基板１０は、たとえば複数の絶縁層が酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作される。まず、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび溶剤等を添加混合してスラリーを作製する。次に、スラリーをドクターブレード法等の成形法でシート状に成形することにより複数枚のセラミックグリーンシートを作製する。このとき、グリーンシートの一部に凹部１１となる切欠きが形成されている。
　その後、上記のセラミックグリーンシートを積層して、圧着する。最後にこの積層されたセラミックグリーンシートを還元雰囲気中において焼成するとともに、切断加工や打ち抜き加工により適当な形状とすることによって所望の形状からなる誘電体基板１０を作製することができる。
　第１金属層１２ａ、第２金属層１３ａならびに接地導体および信号導体は、たとえば、タングステンやモリブデン、マンガン等の高融点の金属からなるメタライズ層からなる場合であれば、次のようにして形成することができる。すなわち、まず高融点の金属の粉末を有機溶剤およびバインダとともによく混ざるように練って金属ペーストを作製する。この金属ペーストを、絶縁層の上面や下面となるセラミックグリーンシートの所定部位にスクリーン印刷等の方法で印刷する。その後、これらの金属ペーストが印刷されたセラミックグリーンシートを積層するとともに圧着し、同時焼成する。以上の工程によって、誘電体基板１０の上面および内層に、メタライズ層が第１金属層１２ａ、第２金属層１３ａならびに接地導体および信号導体として被着される。このとき、凹部１１の第１内側面１４の第１領域１４ａには、メタライズ層を形成しないようにする。また、第１金属層１２ａ、第２金属層１３ａおよび各導体層の表面には、ニッケルめっきまたは金めっきを設けてもよい。
　貫通導体は、たとえば複数の絶縁層となるセラミックグリーンシートに設けられた貫通孔内に、各導体層を形成するのと同様の金属ペーストを充填し、それぞれのセラミックグリーンシートを積層するとともに圧着し、同時焼成することによって設けることができる。貫通孔は、たとえば金属ピンを用いた機械的な打ち抜き加工、またはレーザ光を用いた加工等の孔あけ加工によって形成することができる。金属ペーストの貫通孔への充填の際には、真空吸引等の手段を併用して金属ペーストの充填を容易なものとしてもよい。
　次に、図１０を用いて、本開示の他の実施形態である電子部品用パッケージおよび電子装置を説明する。電子部品用パッケージ５０は、基体２と、基体２に接合された配線基板１と、を備える。本実施形態では、Ｕ字状の配線基板１に側壁体４を取り付けて枠状にしたものを、基体２の表面に接合している。基体２および側壁体４は、たとえば、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、たとえば銅－タングステン合金、銅－モリブデン合金、鉄－ニッケル－コバルト合金などを用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、基体２および側壁体４を構成する金属部材を作製することができる。
　電子装置１００は、電子部品用パッケージ５０と、電子部品３と、蓋体５と、を備えている。電子部品３は、基体２に実装されて、配線基板１と電気的に接続されている。
　電子部品３は、例えば、レーザーダイオード（ＬＤ）またはフォトダイオード（ＰＤ）等の光半導体素子であってもよい。ＬＤの場合には、側壁体４に貫通孔４０を設けて該貫通孔４０に光ファイバを取り付けてもよい。蓋体５は、枠状の配線基板１および側壁体４の上端に、電子部品用パッケージ５０の内部を覆うように接合される。蓋体５は、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、たとえば銅－タングステン合金、銅－モリブデン合金、鉄－ニッケル－コバルト合金などを用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、蓋体５を構成する金属部材を作製することができる。
　電子部品用パッケージ５０の内部に電子部品３を搭載し、例えば、ボンディングワイヤなどで電子部品３と配線基板１とを電気的に接続する。さらに、蓋体５で内部を密閉する。　
　本実施形態の電子部品用パッケージ５０および電子装置１００は、上述した周波数特性を向上させることができる配線基板１を備えるため、高周波信号を良好に伝送することができる。
　以上、本開示は上述の実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において、各実施形態の組み合わせおよび種々の変更等が可能である。例えば、第１実施形態の段差部２０は、他の実施形態において設けてもよく、第２実施形態の被覆層２１は、他の実施形態において設けてもよい。そして、電子部品用パッケージ５０および電子装置１００は、上述の各実施形態およびこれらを組み合わせた配線基板１のいずれを備えていてもよい。
　また、上記の実施形態では、第１領域１４ａが、第１端子接続部１２に連なっている構成であるが、これに限らない。例えば、第１端子接続部１２の第１内側面１４側の縁部分に被覆層２１に相当する構成が設けられていてもよく、第１領域１４ａの第１端子接続部１２側の縁部分に接地導体層１８に相当する構成が設けられていてもよい。
　さらに、上記の実施形態では、凹部１１の第１内側面１４において、第１領域１４ａと第２領域１４ｂとが連なっている構成であるが、第１領域１４ａと第２領域１４ｂとは連なっているものに限らない。第１領域１４ａと第２領域１４ｂとの間に他の領域が位置していてもよい。なお、請求の範囲に属する変更等は全て本開示の範囲内のものである。
　１　　　配線基板
　２　　　基体
　３　　　電子部品
　４　　　側壁体
　５　　　蓋体
　１０　　誘電体基板
　１０ａ　第１面
　１０ｂ　第２面
　１０ｃ　第１側面
　１１　　凹部
　１１ａ　第２凹部
　１２　　第１端子接続部
　１２ａ　第１金属層
　１３　　第２端子接続部
　１３ａ　第２金属層
　１４　　第１内側面
　１４ａ　第１領域
　１４ｂ　第２領域
　１５　　第２内側面
　１６　　底面
　１７　　第３内側面
　１８　　接地導体層
　１９　　溝部
　２０　　段差部
　２０ａ　矩形状部分
　２０ｂ　壁面部分
　２１　　被覆層
　２２　　誘電体材料層
　３１　　第１リード端子
　３２　　第２リード端子
　４０　　貫通孔
　５０　　電子部品用パッケージ
　１００　電子装置

Claims (13)

  1. 　第１面と、前記第１面と反対側の第２面と、前記第１面および前記第２面に連なる第１側面と、前記第１面および前記第１側面に開口している凹部と、を有する誘電体基板を備え、
    　前記第１面は、前記第１側面に沿って位置する、第１接続部および第２接続部を含み、
    　前記凹部は、前記第１接続部と前記第２接続部との間に位置しているとともに、前記第１接続部に連なる第１内側面と、前記第２接続部に連なる第２内側面と、前記第１内側面と前記第２内側面との間に位置する底面と、を含み、
    　前記第１内側面は、第１領域と、該第１領域よりも前記底面に近接して位置する第２領域と、を含み、
    　前記第１接続部に対する接合材の第１ぬれ性より前記第１領域に対する前記接合材の第２ぬれ性が低い、配線基板。
  2. 　前記第１接続部と前記第１領域とが連なっている、請求項１記載の配線基板。
  3. 　前記第２ぬれ性は、前記第２領域に対する前記接合材の第３ぬれ性より低い、請求項１または２に記載の配線基板。
  4. 　前記第１接続部は金属層であり、
    　前記第１領域は、前記誘電体基板の誘電体材料が位置している、請求項１～３のいずれか１つに記載の配線基板。
  5. 　前記第１接続部の前記第1側面に近接して位置する第１端部は、前記第２面に向かって凹んだ段差部を含む、請求項１～４のいずれか１つに記載の配線基板。
  6. 　前記第２接続部の前記第１側面に近接して位置する第２端部は、被覆層で被覆されている、請求項１～５のいずれか１つに記載の配線基板。
  7. 　前記凹部は、前記第１内側面および前記第２内側面に連なる第３内側面を含み、
    　前記第３内側面は、前記誘電体基板の厚さ方向に延びる溝部を有する、請求項１～６のいずれか１つに記載の配線基板。
  8. 　前記誘電体基板は、前記第１内側面の少なくとも一部を被覆する接地導体層をさらに有する、請求項１～７のいずれか１つに記載の配線基板。
  9. 　前記誘電体基板は、前記接地導体層上に位置する、誘電体材料層をさらに有する、請求項８記載の配線基板。
  10. 　前記第１接続部に前記接合材を介して接合される第１端子と、前記第２接続部に前記接合材を介して接合される第２端子と、をさらに備える、請求項１～９のいずれか１つに記載の配線基板。
  11. 　第１面と、前記第１面と反対側の第２面と、前記第１面および前記第２面に連なる第１側面と、前記第１面および前記第１側面に開口している凹部と、を有する誘電体基板を備え、
    　前記第１面は、前記第１側面に沿って位置する、第１接続部および第２接続部を含み、
    　前記凹部は、前記第１接続部と前記第２接続部との間に位置し、前記第１接続部に連なる第１内側面と、前記第２接続部に連なる第２内側面と、前記第１内側面と前記第２内側面との間に位置する底面と、を含み、
    　前記第１内側面は、第１領域と、該第１領域よりも前記底面に近接して位置する第２領域と、を含み、
    　前記第１端子接続部は金属層を含み、前記第１端子接続部の前記表面は前記金属層の表面であり、
    　前記第１領域は、前記誘電体基板の誘電体材料が位置している、配線基板。
  12. 　基体と、
    　前記基体に接合された、請求項１～１１のいずれか１つに記載の配線基板と、を備える電子部品用パッケージ。
  13. 　請求項１２に記載の電子部品用パッケージと、
    　前記基体に実装された、前記配線基板と電気的に接続された電子部品と、を備える電子装置。
PCT/JP2020/010108 2019-03-07 2020-03-09 配線基板、電子部品用パッケージおよび電子装置 WO2020179937A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080018738.4A CN113519048A (zh) 2019-03-07 2020-03-09 布线基板、电子部件用封装体以及电子装置
US17/436,111 US20220165889A1 (en) 2019-03-07 2020-03-09 Wiring board, electronic component package, and electronic apparatus
EP20765758.6A EP3937223A4 (en) 2019-03-07 2020-03-09 WIRING BOARD, ELECTRONIC COMPONENT BOX AND ELECTRONIC DEVICE
JP2021503681A JP7145311B2 (ja) 2019-03-07 2020-03-09 配線基板、電子部品用パッケージおよび電子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-042056 2019-03-07
JP2019042056 2019-03-07

Publications (1)

Publication Number Publication Date
WO2020179937A1 true WO2020179937A1 (ja) 2020-09-10

Family

ID=72337803

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/010108 WO2020179937A1 (ja) 2019-03-07 2020-03-09 配線基板、電子部品用パッケージおよび電子装置

Country Status (5)

Country Link
US (1) US20220165889A1 (ja)
EP (1) EP3937223A4 (ja)
JP (1) JP7145311B2 (ja)
CN (1) CN113519048A (ja)
WO (1) WO2020179937A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145651A1 (ja) * 2022-01-28 2023-08-03 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249584A (ja) * 2002-02-25 2003-09-05 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2006179839A (ja) * 2004-11-29 2006-07-06 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2010171572A (ja) * 2009-01-21 2010-08-05 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
WO2014192687A1 (ja) 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015012405A1 (ja) * 2013-07-26 2015-01-29 京セラ株式会社 素子収納用パッケージおよび実装構造体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828038B (zh) * 2011-07-25 2016-07-06 京瓷株式会社 布线基板、电子装置及电子模块
KR102046988B1 (ko) * 2012-05-25 2019-11-20 삼성전자 주식회사 낮은 삽입력을 갖는 인쇄회로기판(ｐｃｂ), 그 제조방법, 및 그 ｐｃｂ를 포함하는 시스템
US9107316B2 (en) * 2013-09-11 2015-08-11 Eastman Kodak Company Multi-layer micro-wire substrate structure
JP2016115736A (ja) * 2014-12-12 2016-06-23 京セラ株式会社 半導体素子パッケージおよび半導体装置
JP2016146439A (ja) * 2015-02-09 2016-08-12 Ｎｇｋエレクトロデバイス株式会社 高周波用半導体素子収納用パッケージ
WO2016186128A1 (ja) * 2015-05-20 2016-11-24 京セラ株式会社 半導体素子パッケージ、半導体装置および実装構造体
US10791632B1 (en) * 2019-09-20 2020-09-29 Raytheon Company Extremely low profile electrical interconnect for printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249584A (ja) * 2002-02-25 2003-09-05 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2006179839A (ja) * 2004-11-29 2006-07-06 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2010171572A (ja) * 2009-01-21 2010-08-05 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
WO2014192687A1 (ja) 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015012405A1 (ja) * 2013-07-26 2015-01-29 京セラ株式会社 素子収納用パッケージおよび実装構造体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3937223A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145651A1 (ja) * 2022-01-28 2023-08-03 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Also Published As

Publication number Publication date
EP3937223A4 (en) 2023-02-01
JPWO2020179937A1 (ja) 2020-09-10
EP3937223A1 (en) 2022-01-12
US20220165889A1 (en) 2022-05-26
CN113519048A (zh) 2021-10-19
JP7145311B2 (ja) 2022-09-30

Similar Documents

Publication Publication Date Title
JP6923431B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
CN109863591B (zh) 高频基体、高频封装件以及高频模块
JP7021041B2 (ja) 配線基板、電子部品パッケージおよび電子装置
WO2020179937A1 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP7350902B2 (ja) 絶縁基体、半導体パッケージおよび半導体装置
JP4969490B2 (ja) 基板保持部材及びパッケージ、並びに電子装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JPWO2017170389A1 (ja) 高周波基板、高周波パッケージおよび高周波モジュール
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
WO2020218608A1 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP7230251B2 (ja) 配線基板、電子部品パッケージおよび電子装置
JP4210207B2 (ja) 高周波用配線基板
JP3810334B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP3696817B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4164011B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP5528484B2 (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2021082731A (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20765758

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021503681

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2020765758

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2020765758

Country of ref document: EP

Effective date: 20211007