JP4627891B2 - セラミック回路基板 - Google Patents

セラミック回路基板 Download PDF

Info

Publication number
JP4627891B2
JP4627891B2 JP2001023169A JP2001023169A JP4627891B2 JP 4627891 B2 JP4627891 B2 JP 4627891B2 JP 2001023169 A JP2001023169 A JP 2001023169A JP 2001023169 A JP2001023169 A JP 2001023169A JP 4627891 B2 JP4627891 B2 JP 4627891B2
Authority
JP
Japan
Prior art keywords
circuit board
recess
conductor film
ceramic
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001023169A
Other languages
English (en)
Other versions
JP2002232099A (ja
Inventor
忠 村上
浩幸 有川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001023169A priority Critical patent/JP4627891B2/ja
Publication of JP2002232099A publication Critical patent/JP2002232099A/ja
Application granted granted Critical
Publication of JP4627891B2 publication Critical patent/JP4627891B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、表面実装可能なセラミック回路基板に関するものである。
【0002】
【従来の技術】
近年、電子機器は小型軽量化、多機能化の要求に応えるため、各種電子回路をセラミック回路基板に実装し、このセラミック回路基板を1つの複合型の電子部品として取り扱うようになっている。そして、このセラミック回路基板の端面には、マザー基板上に表面実装されるように端子電極が形成されていた。
【0003】
このようなセラミック回路基板の表面には、所定回路網を形成し、所定動作を行なうための電子部品素子等が配置されている。特に、高周波動作を行なう回路や外来の電磁ノイズを低減するために、セラミック基板の表面には、シールドケースが取着されていた。尚、このようなセラミック回路基板は、各種電子回路が複合化され、特定の機能を導出するようにしているため、表面実装用のモジュールとしても使用される。
【0004】
また、セラミック回路基板は、回路網を高密度に形成するため、また、インダクタ成分や容量成分を有する機能素子を内層化するために、積層基板を用いていた。
【0005】
このようなセラミック回路基板の製造方法は、実質的に従来の多層回路基板と同様の製造方法で形成されている。
【0006】
即ち、複数のセラミック回路基板が抽出できるセラミックグリーンシートを形成する。そして、このグリーンシートに所定回路網を形成するビアホール導体または端面の端子電極となる貫通孔を形成し、このビアホール導体となる貫通孔内に導体ペーストを充填するに、端子電極となる貫通孔の内壁面に導体膜を導体ペーストの印刷により被着する。その後、各グリーンシート上に内部配線導体となる導体膜、必要に応じて表面配線導体となる導体膜を導体ペーストの印刷により被着形成する。
【0007】
その後、各グリーンシートを積層基板の積層順序に応じて積層し、大型積層基板を形成する。その後、焼成処理を行なう。この焼成処理により、グリーンシートや各種導体(膜)に含有する有機成分を除去し、また、各セラミック成分やガラス成分が焼結し、さらに、導体中の金属成分を焼結する。即ち、基板に所定強度が得られ、導体と一体化し、導体の低抵抗化が達成されることになる。
【0008】
その後、焼成された大型セラミック基板の各基板領域の表面には、各種膜(抵抗体膜、コンデンサ誘電体膜、絶縁保護膜など)を形成し、チップ部品や能動素子などの電子部品素子を搭載する。
【0009】
その後、大型積層基板を回路基板領域毎に分割または切断して、大型積層基板から抽出する。具体的には、各回路基板領域の境界部分をあらかじめ分割溝を形成しておき、スナップ機により分割したり、またダイシングなどにより切断する。
【0010】
これにより、大型基板の端子電極となる貫通孔は、実質的と半割された凹部となり、その内壁面には、導体膜が形成されていることになる。
【0011】
その後、各回路基板後に、シールドケースを取着する。具体的には、図7に示すように、シールドケース5の一部(延出部5a)を上述の端子電極(グランド電位の端子電極)30となる凹部12に挿入するとともに、シールドケース5の一部5aと凹部12の内壁の導体膜13を半田などで接合することにより行なわれる。
【0012】
ここで、半田接合されるグランド電位の端子電極が形成される凹部12の形状は、シールドケース5の一部5aが挿入され易いことと、回路基板1の表面部分の面積を最大限広くすることから、基板の境界線方向が長径となる概略長円形状であり、実際の切断、または分割された回路基板の表面側の形状は、概略長円形状を長径で半割した概略横長の半長円状開口を有する凹部12が現れることになる。
【0013】
【発明が解決しようとする課題】
しかし、このシールドケース5と回路基板1との接合は、凹部12内の導体膜13に接合しており、実際に、シールドケース5の一部5aの内面側で接合されることになる。しかし、この、凹部12内の導体膜13が凹部12の中央部分のみ形成されているため、シールドケース5の固定状態が非常に不安定となる。このシールドケース5と回路基板1との接合箇所が少ないと不安定が顕著となり、セラミック回路基板の外観不良が発生してしまう。
【0014】
また、上述の端子電極30となる導体膜13を導電性ペーストの印刷により形成には、その凹部12の中央領域のみに塗布されるように細心の注意を払う必要がある。例えば、導体膜13が基板1の切断または分割される領域にまで形成されていると、切断・分割時に、導体膜の一部がはがれてしてしまう。また、仮に、はがれが発生しなくとも、ダイシングカットのホイールとの摩擦や分割時の機械的応力が導体膜に付与され、接合強度が極端に低下してしまう。尚、スクリーン製版の制御により、基板が切断、分割される領域に導体膜が付着しないように制御しても、印刷塗布のバラツキ、ペースト量の偏り、吸引に偏りなどにより、貫通孔の内面でペーストが広がり、結果として、導体膜が切断、分割される直下の領域にまで広がる場合がある。
【0015】
これを防止するために、端子電極30の導体膜13の形成領域(導体幅)を、凹部12の開口幅に比較して狭くすることが考えられる。しかし、シールドケース5の一部5aとの接合面積が低下してしまい、その結果、シールドケース5との接合強度が低下してしまう。これは、シールドケース5を取着する構造に限らず、例えば、マザーホードなどにこのセラミック回路基板を接合する場合に場合においても同様である。
【0016】
尚、上述のシールドケース5が不安定に取着される原因の1つとして、凹部12となる長円形状の貫通孔に導体ペーストを塗布した場合、曲率の大きい角部(長径から短径に変化る部位)付近に導体ペーストが集中してしまう。その結果、端子電極となる凹部12両端部付近の導体膜13の厚みが特に厚くなり、一方部側のみの角部に偏って厚くなってしまうなど原因がある。本発明は上述の課題に鑑みて案出したものであり、その目的は、導体膜のはがれがなく、また、回路基板とマザーボードやシールドケースとの接合強度が低下することがなく、また、所定形状の端子電極が容易に形成できるセラミック回路基板を提供することにある
【0017】
【課題を解決するための手段】
本発明は、上および下面に開口する凹部が端面に設けられたセラミック基板と、該セラミック基板の上面および下面の前記凹部の周囲に形成された表面導体膜、ならびに前記凹部の内壁に形成された、前記セラミック基板の厚み方向に延びる端面導体膜を有する端子電極とを備えたセラミック回路基板であって、前記凹部は、前記セラミック基板の厚み方向に延びる底面と、該底面の両側方に位置する両側面と、前記底面および前記両側面の間に位置して前記セラミック基板の厚み方向に延びる溝部とを有し、前記端面導体膜は、前記底面および前記溝部の内面に形成されており、前記凹部の前記両側面には形成されていないことを特徴とするセラミック回路基板である。
【0018】
また、前記セラミック基板の上面または下面に、前記端子電極の端子導体膜及び表面導体膜に接合されるシールドケースが取着されていることが好ましい
【0031】
【発明の実施の形態】
以下、本発明のセラミック回路基板を図面に基づいて詳説する。
【0032】
図1は参考例のセラミック回路基板の分解斜視図であり、図2は参考例のセラミック回路基板の端子電極部分の外観斜視図である。
【0033】
図において、10はセラミック回路基板であり、1はセラミック基板であり、3は端子電極であり、5はシールドケースであり、7は各種電子部品である。
尚、端子電極3は、凹部2、凹部2の内壁に形成された導体膜3a、3cとから構成されている。また、各端子電極3のうち、シールドケースと接合する端子電極3は、凹部2、凹部2の内壁に形成された導体膜3b、3d及び凹部2の開口周囲に形成された表面導体膜3Zとから構成されている。
【0034】
セラミック基板1は、セラミック、ガラスセラミック、ガラスエポキシ基板などからなり、基板1の表面には、各種電子回路網を構成する表面配線導体膜が形成され、さらに、各種電子部品7が搭載されている。尚、セラミック基板1が積層構造である場合、この基板内1内には、所定内部配線及びビアホール導体などが形成されている。
【0035】
また、セラミック基板1の端面には、外部配線基板(マザーボード)と接続する端子電極3が形成されている。端子電極3のうち、例えばグランド電位となる端子電極や電気的な動作に作用してない端子電極3には、セラミック基板1の表面の各種電子部品7や表面配線導体などの回路網を外部からの電磁ノイズから保護し、またこの回路網から外部に電磁ノイズを放射することを防止するシールドケース5が被覆・接合されている。
【0036】
このシールドケース5は、一面が開口した金属材料からなり、シールドケース5の側面から下方に延びた延出部5aが形成されている。
【0037】
この延出部5aは、上述のグランド電位などの端子電極(例えば導体膜3b、3dを有する端子電極)に半田などの導電性接着材S、Sを介して接合される。これにより、シールドケース5はセラミック回路基板10に強固に固定される。ここで、端子電極3は、特にグランド電位またはシールドケース5が接合される端子電極3は、凹部2の内壁の中央部領域に形成された端面導体膜3dと、凹部2の表面開口周囲に形成された表面導体膜3zとから構成されている。即ち、図2に示すように、凹部2は長円形状の貫通孔を長径方向に2分してなっている。そして、基板側の内壁の中央部領域に、基板の厚み方向に全体にわたり端面導体膜3dが形成されている。また、凹部2の表面開口周囲には、この端面導体膜3dの稜線で接続する表面導体3zが形成されている。そして、表面導体膜3は、端面導体膜3dと接続する稜線部分から、さらに、凹部2の開口の両端側に広がるように形成されている。即ち、表面導体膜3の導体距離開口周囲の距離が、端面導体膜3dと接続する稜線長さよりも長くなっている。尚、図2は、基板の上面側の表面のみ示しているが、下面側にも同様の表面導体膜を形成することが望ましい。
【0038】
次に、基板1に搭載した電子部品7などを被覆するシールドケース5と、基板1との接合状態を図3で説明する。まず、端子電極3の凹部2にあらかじめ半田クリームなどの導電性接着材を塗布または供給する。具体的には、凹部2の中央部領域に形成された端面導体膜3d上、及び凹部2の開口周囲に表面配線導体3z上に夫々塗布する。次に、この凹部2にシールドケース5の延出部5aを挿入し、この導電性接着材で接合する。例えば、導電性接着材が半田である場合、半田の溶融硬化により、また、導電性樹脂接着材であれば、熱硬化により行う。
【0039】
これにより、シールドケース5の延出部5aの内面側は、実質的に端子電極3うち、凹部2の内壁に形成された端面導体膜3dに導電性接着材Sを介して接続する。同時に、延出部5aの基板表面付近の内面側及び厚み部分は、基板1の表面の導体膜3zとの間で導電性接着材S‘によって接合される。
【0040】
即ち、シールドケース5の延出部5aは、内面側及び厚み部分(延出部5aの側面側)の3方向から強固に接合されることになる。これにより、従来に比較して、非常に強固な接合が達成される上、特に、表面導体膜3zと延出部5aとの接合(例えばメニスカスの形成)により、仮にシールドケース5が凹部2内に歪んで挿入されたとしても、自己補正が働き、セラミック回路基板の外観のばらつきも防止できる。
【0041】
このようなセラミック回路基板10の製造方法を説明する。
【0042】
複数のセラミック基板1が抽出できる大型セラミック回路基板を形成する。この大型セラミック基板1の各層となるセラミックグリーンシートを公知形成方法にて製造する。即ち、グリーンシート上に、基板のビアホール導体となる貫通孔を形成する。その後、この貫通孔の内部に導体を充填するとともに、各シートの表面に所定形状の表面配線導体や内部配線導体となる導体パターンを形成する。同時に、大型セラミック回路基板の上下面の表面側となるシート表面に、端子電極3の凹部2の周囲となる領域に表面導体膜3zとなる導体膜を形成する。
【0043】
この表面配線導体や内部配線導体、表面導体膜3zとなる導体パターン、ビアホール導体となる導体は、導電性ペーストの印刷または印刷充填及び乾燥により形成する。尚、端子電極3の表面導体膜となるパターンは、隣接しあう回路基板に跨がって、表面導体膜の外形形状を考慮した長円形状に、さらに表面導体膜を考慮してドーナッツ状に形成する。
【0044】
その後、上述のグリーンシートを各積層順に積層圧着処理を行う。
【0045】
次に、未焼成状態の大型積層基板において、各回路基板の端子電極3が形成される凹部2として、貫通孔20をプレスなにより形成する。この貫通孔20の形成により、貫通孔の周囲には、隣接しあう基板の端子電極3の表面導体膜3zとなる導体パターンが形成されることになる。実際には、外形形状は上述の導体パターンの形成により決定され、この工程では、内径形状が規定されることになる。
【0046】
次に、図4に示すように、この貫通孔20の一方の開口(基板下面側の開口)から吸引処理して、貫通孔20の他方の開口(基板上面側の開口)から、この貫通孔20の一方及び他方の基板側の内壁面の中央領域4部分のみに、導電性ペーストが塗布できる製版を利用して、端子電極3の端面導体膜3dとなる導体膜を形成する。この工程により、端面導体膜3dとなる導体膜の上下側に稜線部分で、先に形成した表面導体膜3zとなる導体パターンと導通を図ることができる。
【0047】
尚、上述までの工程で、例えば、大型セラミック回路基板をスナップ装置などで分割する場合、各回路領域の形状に応じて、未焼成状態の積層基板にプレス処理により分割溝を
形成する。この分割溝の形成は、端子電極3の表面導体膜3zとなる導体パターンを形成した後であれば、どの工程で行っても構わない。
【0048】
次に、このように形成された未焼成状態の積層基板を焼成処理する。これにより、大型セラミック回路基板が形成される。
【0049】
次に、必要に応じて、大型セラミック回路基板の各回路基板領域の表面に各種膜(絶縁膜、導体膜、抵抗体膜、誘電体膜)などを形成し、さらに、各種電子部品7を搭載し接合する。
【0050】
次に、この大型セラミック回路基板の各回路基板領域を、分割溝にそって分割したり、または、境界部分をダイシングソーなどによって切断処理を行う。これにより、セラミック回路基板10を抽出する。
【0051】
上述のように、このようなセラミック回路基板10においては、端子電極3の構造が重要になる。まず、端子電極3の内壁に形成される導体膜3a〜3dは、所定位置、例えば中央領域4に安定して形成しないと、従来のように切断や分割の際、分離される一方のセラミック回路基板1側に取られてしまう。
【0052】
さらに、シールドケース5を接合する端子電極3においては、凹部2に安定して配置することが困難となる。
【0053】
端子電極3、特に、シールドケース5が接合する端子電極3の構造は、図4のように、大型セラミック基板で各セラミック基板の境界部分(図では点線)に該略長円形状の貫通孔20が形成される。即ち、この貫通孔20は、点線部分で2分した凹部2となる。
【0054】
ここで、表面導体膜3zとなる導体パターンは、貫通孔20の略全周にわたり形成されている。しかし、製造工程上、この導体パターンは、分割処理する大型セラミック回路基板であっても、分割溝などを形成する前に形成されるため、導電性ペーストが分割溝などに沿って流れるなどの問題は一切発生しない。
【0055】
このように、結果として、凹部2の周囲に形成された表面導体膜3zによって、上のようにシールドケース5を接合する場合でも、また、実装用基板のッド電極に接合する場合でも、強固に機械的な接合ができ、しかも、安定して電気的な接続が達成されることになる。
【0056】
また、端子電極3の凹部2の内壁面の中央領域4に形成された導体膜3dは、てこの内壁面の中央領域4の両端側の部位には、端面導体膜が形成されていないこのため、大型積層基板を点線に沿って切断、または分割したところで、従来の他の基板側への引きとられや破損などを防止している。図4の中央領域4に端面導体膜3dを塗布する手段としては、例えば一方側の貫通孔20の開口側からの空気の流れをこの中央領域4となる部位に集中させ、且つ、他方の開口側からの導電性ペーストの印刷領域を中央領域4のみになるように設定することにより達成している。
【0057】
この他の構造として、図5に示すように、凹部2を構成する貫通孔20の内面に、さらに、一段と窪んだ第2の凹部(窪み部)21を形成し、この窪み部21の内壁面を端面導体膜3dが形成される中央領域とする。尚、実際のセラミック回路基板では、図中の点線で分割または切断され、この貫通孔20が2分されて凹部2となる。
【0058】
このような構造では、凹部2内に、窪み部21を形成するため、これらの交差部分に内径を部分的に広げる形の段差が存在することになる。この段差部4a、4bの内側は曲率R(凹部2の曲率に比較して当然大きくなる)となっている。
【0059】
従って、窪み部21の内面に塗布付着された導体ペーストは、曲率R2の段差部4a、4bに引かれるように、窪み部21の内面に広がることになる。その結果、窪み部21の奥行き面に塗布された導体ペーストからなる導体膜3dは、その内面に均一の厚みで塗布されるのではなく、両側の段差部4aに引かれる形で、2つの段差部4a、4bに囲まれた第2の凹部4の奥行き面のみに形成され、これ以上、即ち、凹部2の両端側の領域に導体膜3dが広がることがない。これは、段差部4a、4bの中央領域4側の曲率Rが全体の凹部2の曲率に比較して大きいため、表面張力が大きくなり、その結果、窪み部21に塗布した導電性ペーストが段差部4a、4bに引かれることになる。
【0060】
本発明のセラミック回路基板の一態様によれば、図6に示すように、凹部2を構成する貫通孔20の内面に、端面導体膜3dが形成される中央領域4を規定する基板の厚み方向に延びる溝部8a、8bを形成する。尚、実際のセラミック回路基板では、図中の点線で分割または切断され、この貫通孔20が2分されて凹部2となる。
【0061】
上述の溝部8a、8bとして、例えば、凹部2の開口幅が2mm、基板の端面から奥行き面までの深さ0.3mmである場合、この溝部8a、8bとしては、その開口幅、深さ方向ともに、0.15〜0.2mm程度となっている。
【0062】
従って、この溝部8a、8bに挟まれた中央領域に導電性ペーストを塗布しても、この中央領域4のみに、端子面電極3dとなる導体膜を維持形成できる。仮に、溝部8a、8bを越えて、凹部2の両端側に導電性ペーストが広がろうとしても、この溝部8a、8b内にペーストが滞留し、表面張力により、この溝部8a、8bの表面に盛り上がるだけで、凹部2の両端側に導電性ペーストが広がらない。
【0063】
そして、従って、凹部2の内壁の中央領域4に端面導体膜3dとなる導体膜を安定して形成できることになる。仮に、この内壁に溝部8a、8b部分に導電性ペーストの盛り上がりによる導体膜の突条部が形成してしまう。しかし、この突条部は、例えば端子電極3とシールドケース5との接合において、延出部5aの内面側と接触して、端面導体膜3d部分とシールドケース5の延出部5aの間隙を形成し、この間隙内に半田などの導電性接着材Sが充填され得るため、この部分における接合が強固になり、好適であるといえる。尚、図6では、溝部は中央領域4の両端部を規定するために、基板1の厚み方向に、且つ互いに平行に形成されているが、例えば、中央領域4内に基板1の厚み方向に形成された第3の溝部を形成しても構わない。
【0064】
尚、この溝部8a、8bは、図6に示したように平断面形状が円形以外に、三角形状であっても構わない。
【0065】
図6の形状では、溝部8a、8bの形成により、端面導体膜3dと実質的に表面導体膜3Zとが接続する稜線を長くできるため、両者の接続がより確実となる。
【0066】
また、上述の実施例では、シールドケース5の一部が接合するグランド電位の端子電極を用いて説明したが、通常の電源供給端子電極、信号電位の端子電極にもこの構造を用いても構わない。
【0067】
【発明の効果】
以上のように、端子電極の凹部の上面、下面である表面開口周囲の表面導体膜の導体の周回距離が、凹部の内壁面における中央部領域の端面導体膜の幅よりも長くなって形成されている。また、端面導体膜が凹部の両端部まで到達されないため、端面導体膜がはがれたり、破損したりすることが一切ない。
【0068】
このため、この端子電極に接合するシールドケースやマザーボードとの接合信頼性が向上する。
【0069】
また、安定して端面導体膜を容易、且つ確実に形成することができる。
【図面の簡単な説明】
【図1】参考例のセラミック回路基板の分解斜視図である。
【図2】参考例の回路基板の端子電極の部分斜視図である
【図3】参考例の端子電極部分にシールドケースを被着した状態の部分斜視図である。
【図4】参考例のセラミック回路基板の端子電極部分の製造工程における部分平面図である。
【図5】参考例の他のセラミック回路基板の端子電極部分の製造工程における部分平面図である。
【図6】本発明のセラミック回路基板の端子電極部分の製造工程における部分平面図である。
【図7】従来のセラミック回路基板の分解斜視図である。
【符号の説明】
1・・・セラミック基板
2・・・凹部
3・・・端子電極
3b、3d・・・端面導体膜
3z・・・表面導体膜
4・・・中央領域
21・・・窪み部
8a、8b・・・溝部

Claims (4)

  1. および下面に開口する凹部が端面に設けられたセラミック基板と、該セラミック基板の上面および下面の前記凹部の周囲に形成された表面導体膜、ならびに前記凹部の内壁に形成された、前記セラミック基板の厚み方向に延びる端面導体膜を有する端子電極とを備えたセラミック回路基板であって、
    前記凹部は、前記セラミック基板の厚み方向に延びる底面と、該底面の両側方に位置する両側面と、前記底面および前記両側面の間に位置して前記セラミック基板の厚み方向に延びる溝部とを有し、
    前記端面導体膜は、前記底面および前記溝部の内面に形成されており、前記凹部の前記両側面には形成されていないことを特徴とするセラミック回路基板。
  2. 前記セラミック基板の上面または下面に、前記端子電極の前記端面導体膜及び前記表面導体膜に接合されるシールドケースが取着されていることを特徴とする請求項1記載のセラミック回路基板。
  3. 前記溝部の内面に形成された前記端面導体膜が、突条部を形成していることを特徴とする請求項1記載のセラミック回路基板。
  4. 前記底面に、前記セラミック基板の厚み方向に形成された第3の溝部をさらに備えたことを特徴とする請求項1記載のセラミック回路基板。
JP2001023169A 2001-01-31 2001-01-31 セラミック回路基板 Expired - Fee Related JP4627891B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001023169A JP4627891B2 (ja) 2001-01-31 2001-01-31 セラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001023169A JP4627891B2 (ja) 2001-01-31 2001-01-31 セラミック回路基板

Publications (2)

Publication Number Publication Date
JP2002232099A JP2002232099A (ja) 2002-08-16
JP4627891B2 true JP4627891B2 (ja) 2011-02-09

Family

ID=18888484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001023169A Expired - Fee Related JP4627891B2 (ja) 2001-01-31 2001-01-31 セラミック回路基板

Country Status (1)

Country Link
JP (1) JP4627891B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247980A (ja) * 2003-02-14 2004-09-02 Hitachi Ltd 伝送線路の接続構造及び方法
CN100411155C (zh) * 2004-01-27 2008-08-13 株式会社村田制作所 层叠型电子元器件及其制造方法
JP2006005035A (ja) * 2004-06-16 2006-01-05 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ
JP4911914B2 (ja) * 2005-04-18 2012-04-04 株式会社オーディオテクニカ コンデンサーマイクロホン
JP5352851B2 (ja) * 2009-11-26 2013-11-27 コーア株式会社 低温焼成セラミックス多層基板の側面電極およびその形成方法
JP2014127678A (ja) * 2012-12-27 2014-07-07 Kyocera Corp 配線基板および電子装置
JP5800064B2 (ja) * 2014-06-12 2015-10-28 株式会社大真空 恒温槽型圧電発振器
TW201709776A (zh) * 2015-08-28 2017-03-01 斐成企業股份有限公司 電路板、電子元件的殼體及濾波器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328903A (ja) * 1991-04-27 1992-11-17 Murata Mfg Co Ltd 発振器及びその製造方法
JPH09181557A (ja) * 1995-12-25 1997-07-11 Murata Mfg Co Ltd 電子部品
JPH09307261A (ja) * 1996-03-14 1997-11-28 Tdk Corp 高周波モジュール
JP2000114715A (ja) * 1998-09-24 2000-04-21 Lucent Technol Inc 汚染の低減された周辺低インダクタンス相互接続部の製作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467995A (en) * 1987-09-08 1989-03-14 Seiko Keiyo Kogyo Kk Manufacture of printed circuit board with side face electrode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328903A (ja) * 1991-04-27 1992-11-17 Murata Mfg Co Ltd 発振器及びその製造方法
JPH09181557A (ja) * 1995-12-25 1997-07-11 Murata Mfg Co Ltd 電子部品
JPH09307261A (ja) * 1996-03-14 1997-11-28 Tdk Corp 高周波モジュール
JP2000114715A (ja) * 1998-09-24 2000-04-21 Lucent Technol Inc 汚染の低減された周辺低インダクタンス相互接続部の製作方法

Also Published As

Publication number Publication date
JP2002232099A (ja) 2002-08-16

Similar Documents

Publication Publication Date Title
JP6417056B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
US8315060B2 (en) Electronic component module and method of manufacturing the electronic component module
JP4760930B2 (ja) Ic搭載基板、多層プリント配線板、及び製造方法
JP5064210B2 (ja) 電子モジュール及びその製造方法
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US6509531B2 (en) Monolithic ceramic electronic component, method for manufacturing the same, and electronic device
US20050039946A1 (en) Electronic circuit unit and method of manufacturing same
KR970067892A (ko) 고주파 집적회로장치 및 그 제조방법
EP1519641B1 (en) Module and method of manufacturing a module
US10453617B2 (en) Composite electronic component and resistance element
JP4627891B2 (ja) セラミック回路基板
JP2002015939A (ja) 積層型電子部品およびその製法
JP2002353071A (ja) 複合電子部品及びその製造方法
JP2004247334A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物
JP2001332859A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
WO2021049111A1 (ja) 端子構造、パッケージ、および、端子構造の製造方法
JP2001284166A (ja) レーザートリマブルコンデンサ
JP3257531B2 (ja) 積層電子部品
JP3493291B2 (ja) 多層回路基板
JP3935833B2 (ja) 電子装置
JP2003282795A (ja) 配線基板
JP2002076629A (ja) 複合多層配線基板
JP6321477B2 (ja) 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法
JPH01283809A (ja) チップ形電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4627891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees