JP5352851B2 - 低温焼成セラミックス多層基板の側面電極およびその形成方法 - Google Patents

低温焼成セラミックス多層基板の側面電極およびその形成方法 Download PDF

Info

Publication number
JP5352851B2
JP5352851B2 JP2009268707A JP2009268707A JP5352851B2 JP 5352851 B2 JP5352851 B2 JP 5352851B2 JP 2009268707 A JP2009268707 A JP 2009268707A JP 2009268707 A JP2009268707 A JP 2009268707A JP 5352851 B2 JP5352851 B2 JP 5352851B2
Authority
JP
Japan
Prior art keywords
layer
multilayer substrate
glass
low
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009268707A
Other languages
English (en)
Other versions
JP2011114130A (ja
Inventor
功 登内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2009268707A priority Critical patent/JP5352851B2/ja
Publication of JP2011114130A publication Critical patent/JP2011114130A/ja
Application granted granted Critical
Publication of JP5352851B2 publication Critical patent/JP5352851B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、低温焼成セラミックス多層基板(LTCC基板)に係り、特にその側面の凹部に設けた側面電極(キャスタレーション電極)およびその形成方法に関する。
従来から、半導体素子等の電子回路素子が搭載されるセラミックス多層基板の側面電極として、該多層基板の側面に凹部(キャスタレーション)を設け、該凹部に内部電極や配線パターンと接続するキャスタレーション電極(キャスタレーション導体層)を設けることが知られている(特許文献1,2参照)。
しかしながら、このキャスタレーション電極においては、該多層基板の母体基板(プリント基板等)への実装に際して、キャスタレーション導体層であるAg導体層と低温焼成セラミックス基板とハンダとの熱膨張係数の差により、該多層基板のキャスタレーション電極周辺にクラックが生じ易いという課題が存在していた。
特開2008−294246号公報 特開2008−153441号公報
上記電極の形成方法では、キャスタレーション導体層(Ag)の表面にNi,Au等のメッキ層を形成するが、その時、低温焼成セラミックス多層基板の表面が、酸やアルカリのメッキ液により溶解し、その表面が荒れてしまい、上記クラックの起因になり得る。クラックはキャスタレーション導体層であるAg導体層の断線の起因となり、キャスタレーション電極の強度を損ない、低温焼成セラミックス多層基板の信頼性を低下させることになる。
本発明は上述した事情に基づいてなされたもので、低温焼成セラミックス多層基板のキャスタレーション電極周辺におけるクラックの発生を防止し、信頼性の高い低温焼成セラミックス多層基板(LTCC基板)を提供することを目的とする。
本発明の低温焼成セラミックス多層基板の側面電極は、該多層基板の側面に形成した凹部と、該凹部の底面に形成したAg導体層と、該凹部の底面の両側の円弧状壁面に、その端部が前記Ag導体層の端部を被覆するように形成したガラスコート層と、前記Ag導体層の前記ガラスコート層に被覆された両端部分以外の表面に被着したメッキ層と、を備えたことを特徴とする。
また、本発明の低温焼成セラミックス多層基板の側面電極の形成方法は、ガラス粉末とセラミックス粉末とを主成分としたセラミックスグリーンシートを形成し、前記グリーンシートを複数の個片基板に切断する分割線に跨るように、分割線の直交方向に長さm、分割線に沿って長さnのスルーホールを形成し、該スルーホールにAgペーストを充填してAgペースト充填層を形成し、前記分割線に跨るように、分割線に沿って長さn’(但し、n’>n)のスルーホールまたはスルーホール群を形成し、該スルーホールまたはスルーホール群にガラスペーストを充填してガラスペースト充填層を形成し、前記分割線に跨るように、分割線の直交方向に長さm’(但し、m’<m)、分割線に沿って長さn’’(但し、n’’<n’)のスルーホールまたはスルーホール群を形成し、これにより、該スルーホールまたはスルーホール群の中央部の壁面にAgペースト層と、その両側の壁面に前記Agペースト層の端部を被覆するようにガラスペースト層を形成し、前記グリーンシートを複数層積層および圧着してセラミックスグリーンブロックを形成し、焼成し、前記分割線に沿って分割し、ガラスコート層に被覆されていない部分のAg導体層にメッキ層を形成する、ことを特徴とする。
本発明によれば、ガラスコート層を凹部の両端の円弧状壁面にAg導体層の端部を被覆するように配置しているので、セラミックス多層基板の表面がAg導体層との界面近傍において完全にガラスコート層により被覆される。これにより、メッキ層の形成時に、メッキ液の酸やアルカリがAg導体層近傍でセラミックス多層基板の表面に接触せず、メッキ液の酸やアルカリによるAg導体層との界面近傍におけるセラミックス多層基板の表面の荒れ(微細な凹凸形成)を防止できる。これにより、ハンダ実装時のクラックを抑制することができ、キャスタレーション電極のセラミックス多層基板への接合強度を向上させ、製品信頼性を向上させることができる。
本発明の実施例1の低温焼成セラミックス多層基板の一部に設けた側面電極を示し、(a)は上面図であり、(b)は正面図である。 上記側面電極の斜視図である。 (a)−(e)は、本発明の実施例1の上記側面電極の形成方法を工程順に示す断面図である。 (a)−(f)は、本発明の実施例2の上記側面電極の形成方法を工程順に示す断面図である。 (a)−(f)は、本発明の実施例3の上記側面電極の形成方法を工程順に示す断面図である。 (a)−(f)は、本発明の実施例4の上記側面電極の形成方法を工程順に示す断面図である。 上記基板の裏面図である。
以下、本発明の実施形態について、図1乃至図7を参照して説明する。なお、各図中、同一または相当する部材または要素には、同一の符号を付して説明する。
図1および図2は、本発明の実施例1の低温焼成セラミックス多層基板のキャスタレーション電極を示す。多層基板1は、1層あたり50−200μmの厚さを有する複数層のセラミックス基板が積層されたものであり、アルミナ粉末とホウケイ酸ガラス粉末とを主成分とした大判のセラミックスグリーンシートを作成し、所要のビアを形成し、Ag導体ペーストからなる配線パターンをスクリーン印刷したグリーンシートを積層し、Ag導体の融点未満である900℃程度の比較的低温で焼成し、大判の基板を個々の基板に分割することにより製造した低温焼成セラミックス多層基板(LTCC基板)である。
この多層基板1には、その側面1aに長円形のスルーホールを半割した断面形状の凹部2を備え、凹部2の底面2aにAg導体層12を有するキャスタレーション電極3が配置されている。すなわち、凹部2はその中央部分に略直線状の底面2aを備え、その両端に曲線状でC字形の円弧状壁面2bを備え、円弧状壁面2bにガラスコート層13が形成されている。そして、ガラスコート層13の端部がAg導体層12の端部12aを被覆し、Ag導体層12のガラスコート層13に被覆された両端部12a,12a以外のAg導体層12の表面にメッキ層15が被着されている。メッキ層15は例えばNiメッキ層とAuメッキ層とからなり、Niメッキ層はAg導体層12のハンダくわれを防止し、Auメッキ層は実装時のハンダ接合性を良好にする。
ここで、Ag導体層12はAg導体ペーストを凹部2の底面2aに配置して焼成することで形成した導体層である。ガラスコート層13はホウケイ酸ガラスを主成分とした絶縁層であり、ガラス材料ペーストを凹部2の両端の円弧状壁面2bにその端部がAg導体層12の端部12aを被覆するように配置して焼成することで形成した絶縁層である。Ag導体層の端部12aを被覆するガラスコート層13は、Ag導体層の端部12aの上に一部、乗り上げている。すなわち、乗り上げて重なった部分はAg導体層の端部12aとガラスコート層13により二層が形成されている。
係る構成のキャスタレーション電極によれば、ガラスコート層13を凹部2の両端の円弧状壁面2bにAg導体層12の端部12aを被覆するように配置しているので、セラミックス多層基板1の凹部2の壁面の全体がAg導体層12とガラスコート層13により完全に被覆され、基板1が露出していない。
低温焼成セラミックス多層基板1はアルミナ粉末とホウケイ酸ガラス粉末とを混合・分散して焼成により形成したものであるが、セラミックス燒結体中には、メッキ液により溶解しやすい一部のガラスと、メッキ液に溶解しにくいアルミナが混在して存在している。メッキ層15の形成段階で、多層基板1の表面が直接メッキ液に接すると、メッキ液に含まれる酸やアルカリにより、基板成分のガラスの一部がエッチングされてしまうので、溶解しにくいアルミナとの間で、表面に荒れ(微細な凹凸)が生じる。
ところで、セラミックス多層基板の熱膨張係数は5.5×10−6/K程度であり、キャスタレーション導体層(Ag)の熱膨張係数は19.6×10−6/Kであるので、実装時には母体基板にハンダ接合するため温度上昇し、キャスタレーション導体層(Ag)がセラミックス多層基板よりも大きく膨張する。しかしながら、キャスタレーション導体層(Ag)はセラミックス多層基板に接合しているので、セラミックス多層基板との接合面に応力が印加され、この応力はキャスタレーション導体層(Ag)の端部で最大になり、この部分でセラミックス多層基板にクラックが生じ易い傾向がある。
本発明者はこのクラックが生じる原因として、上述した低温焼成セラミックス多層基板表面の荒れ(微細な凹凸)が起因すると着想した。すなわち、表面の荒れ(微細な凹凸)が存在するとこれが原因となりクラックが生じ易く、表面の荒れ(微細な凹凸)が存在しないとクラックが生じ難いと着想した。
低温焼成セラミックス多層基板のキャスタレーション電極において、凹部2内においてセラミックス多層基板1の表面がAg導体層12との界面近傍において露出している場合(例えば、特許文献1のキャスタレーション導体15に被覆されない露出壁面13aを有する場合(0018欄および図1参照))には、メッキ液によりセラミックス多層基板1の露出表面に荒れが形成され、実装時にこの荒れを起因としてクラックが生じると考えられる。従って、その端部がAg導体層12の端部12aを被覆するように形成したガラスコート層13を設けることで、クラックが生じ易いAg導体層12との界面近傍においてメッキ液との接触を無くし、表面の荒れ形成を無くすことで、クラックの発生を低減し、低温焼成セラミックス多層基板の信頼性を高めることが可能となる。
クラックはセラミックス多層基板1の内方に向かうものに限らず、Ag導体層12のセラミックス多層基板1との接合面に沿ったものも考えられる。係るクラックが生じると、Ag導体層12のセラミックス多層基板1への接合強度を弱め、断線が生じ易く、キャスタレーション電極の強度を損ない、信頼性を低下させる。
従って、上記構成のキャスタレーション電極によれば、ガラスコート層13を凹部2の底面2aの両端の円弧状壁面2bにAg導体層12の端部12aを被覆するように配置しているので、セラミックス多層基板1の表面がAg導体層12との界面近傍において完全に被覆され、メッキ層15の形成時に、酸やアルカリのメッキ液によるAg導体層12との界面近傍におけるセラミックス多層基板1の表面の荒れ(微細な凹凸形成)を防止できる。これにより、ハンダ実装時のクラックを抑制することができ、上述したようにキャスタレーション電極のセラミックス多層基板への接合強度を向上させ、製品信頼性を向上できる。
次に、本発明の実施例1のキャスタレーション電極の形成方法について、図3を参照して説明する。まず、アルミナ等のセラミックス粉末とホウケイ酸ガラス等のガラス粉末とを主成分とし、これに、樹脂、可塑剤、分散剤などを加えたスラリーを用いてドクターブレード等の方法でセラミックスグリーンシート21を作成する。なお、グリーンシート21は大判の多数個取りのシートで、分割線xにより最終的に個々の製品基板に分割される。
そして、打ち抜き型やパンチングマシンを使用して分割線xに跨るように長穴状の第1スルーホール22を形成する(図3(a)参照)。このスルーホール22は、分割線の直交方向の長さ(短径)をmとし、分割線に沿っての長さ(長径)をnとする。なお、内部配線に必要なスルーホールもこの段階で形成しておくことが好ましい。次に、スルーホール22にAgペーストをメタルマスク等を用いて充填し、乾燥して、Agペースト充填ホール23を形成する(図3(b)参照)。なお、内部配線パターンをグリーンシート21上に形成しておくことが必要であれば、この段階でスクリーン印刷等により形成することが好ましい。
そして、Agペーストが充填された長穴状のスルーホール22の長辺方向の両端部に円形状の第2スルーホール24を再度打ち抜き型やパンチングマシンを使用して形成する(図3(c)参照)。2つの第2スルーホール24の両端間の距離(分割線xに沿った長さ)n’は第1スルーホール22の分割線xに沿った長さnよりも大である。
この際、第2スルーホール24の直径oは長穴状の第1スルーホール22の短径mと等しいか、短径mよりも少し大きくしておくことが好ましい。ここでいう短径とは、楕円の二つの軸のうち短い方の軸をいう。これにより、長穴状の中央部にはAgペーストを充填したAgペースト充填ホール23と、その両端部に第1スルーホール22の短径を実質的に拡張した円形状の第2スルーホール24が形成される。
次に、円形状の第2スルーホール24にメタルマスク等を用いてガラスペーストを充填して乾燥し、ガラスペースト充填ホール25を形成する(図3(d)参照)。そして、Agペースト充填ホールとガラスペースト充填ホールとにより形成された長円状の充填ホール23,25の内側に元の両スルーホール外周から5−50μm程度離隔して、短径m’、長径n”の長穴の第3スルーホール26を形成する。実施例1におけるスルーホールを短径と長径で大きさを比較すると、m’<m、n<n’、n”<n’という関係にある。
これにより、長穴状の第1スルーホール22の直線状の凹部の底面2aに沿ってAgペースト層28と、円形状の第2スルーホール24の円弧状壁面2bに沿ってガラスペースト層29とが形成される(図2(e)参照)。この時、Agペースト層28の両端がガラスペースト層29により被覆される。
そして、上記手順により製作した複数層のグリーンシート21を積層し、一軸プレスや静水圧プレスなどにより圧着してセラミックスグリーンブロックを形成する。そして、分割線xに沿ってハーフカットを形成し、900℃程度の温度で焼成する。これにより、積層したグリーンシート21が図1に示すセラミックス多層基板1となり、Agペースト層28がAg導体層12となり、ガラスペースト層29がガラスコート層13となる。
次に、個片となったセラミックス多層基板1の裏面の電極パッド5(図7参照)以外をガラスコートし、無電解メッキを行うことで、凹部2の底面2aに配置されたAg導体層12および電極パッド5上にNiメッキ層およびAuメッキ層からなるメッキ層15を形成する。この際、凹部2の壁面の全体がガラスコート層13とAg導体層12とにより完全に被覆されているので、低温焼成セラミックス多層基板1の凹部2の壁面における表面の荒れ(微細な凹凸)が防止される。
これにより、図1に示すように、セラミックス多層基板1の側面1aに形成した凹部2の底面2aに形成したAg導体層12と、このAg導体層12の両側に、その端部がAg導体層12の端部を被覆するように円弧状壁面2bに形成したガラスコート層13と、Ag導体層12のガラスコート層13に被覆された部分12a以外に被着したメッキ層15とを備えたキャスタレーション電極3が形成される。
次に、図4を参照して実施例2の製造方法について説明する。なお、実施例2−4においては、第1−第3のスルーホールの形状がそれぞれ異なるが、実施例1で示した凹部2の底面に形成したAg導体層12と、該凹部の底面の両側の円弧状壁面に、その端部がAg導体層12の端部12aを被覆するように形成したガラスコート層13とを備えた、キャスタレーション電極3であるという点で一致する。
実施例2においては、分割線xの直交方向の長さ(長径)をmとし、分割線に沿っての長さ(短径)をnとする縦長の楕円形の第1スルーホール32を形成する(図4(a)参照)。そして、これにAgペーストを充填し、Agペースト充填ホール33を形成する(図4(b)参照)。次に、分割線xの直交方向の長さ(短径)をmよりも小とし、分割線に沿っての長さ(長径)をnよりも大きいn’とする横長の楕円形の第2スルーホール34を形成する(図4(c)参照)。そして、これにガラスペーストを充填し、ガラスペースト充填ホール35を形成する(図4(d)参照)。
次に、分割線xに沿っての長さ(長径)をn”とするn’よりも5−50μm程度小さい(ガラス層の厚さを形成する)横長の楕円形の第3スルーホール36を形成する(図4(e)参照)。そして、分割線xの直交方向の長さ(長径)m’をmよりも5−50μm程度小さい(Ag導体層の厚さを形成する)第4スルーホール37を形成する。
このグリーンシートを複数層積層および圧着してセラミックスグリーンブロックを形成し、焼成し、分割線xに沿って分割することで、図1に示す凹部2の底面に形成したAg導体層12と、該凹部の底面の両側の円弧状壁面に、その端部がAg導体層12の端部12aを被覆するように形成したガラスコート層13とを備えた、キャスタレーション電極3が形成される。
次に、図5を参照して実施例3の製造方法について説明する。実施例3においては、分割線xの直交方向の長さをmとし、分割線に沿っての長さをnとする円形(m=n)の第1スルーホール42を形成する(図5(a)参照)。そして、これにAgペーストを充填し、Agペースト充填ホール43を形成する(図5(b)参照)。次に、分割線xに沿ってAgペースト充填ホール43の両端部にこれをはみ出す円形の第2スルーホール44,44を形成する(図5(c)参照)。この第2スルーホール44,44の両端間の分割線xに沿っての長さn’はnよりも大である。そして、これにガラスペーストを充填し、円形のガラスペースト充填ホール45,45を形成する(図5(d)参照)。
次に、円形のガラスペースト充填ホール45,45のそれぞれの内周に、半径が5−50μm程度小さい(ガラス層の厚さを形成する)円形の第3スルーホール46,46を形成する(図5(e)参照)。なお、両スルーホール46,46の両端間の分割線xに沿った長さn’’は、n’’<n’となる。そして、直径mの円形のAgペースト充填ホール43の内周に直径m’をmよりも5−50μm程度小さい(Ag導体層の厚さを形成する)第4スルーホール47を形成する(図5(f)参照)。
これにより、分割線xを跨るスルーホール群の中央部の壁面にAgペースト層28と、その両側の壁面にAgペースト層の端部を被覆するようにガラスペースト層29が形成される。このグリーンシートを複数層積層および圧着してセラミックスグリーンブロックを形成し、焼成し、分割線xに沿って分割することで、図1に示す凹部2の底面に形成したAg導体層12と、該凹部の底面の両側の円弧状壁面に、その端部がAg導体層12の端部12aを被覆するように形成したガラスコート層13とを備えた、キャスタレーション電極3が形成される。
次に、図6を参照して実施例4の製造方法について説明する。実施例4においては、分割線xの直交方向の長さ(短径)をmとし、分割線に沿っての長さ(長径)をnとする横長の楕円形の第1スルーホール52を形成する(図6(a)参照)。そして、これにAgペーストを充填し、Agペースト充填ホール53を形成する(図6(b)参照)。次に、分割線xに沿ってAgペースト充填ホール53の両端部にこれをはみ出す円形の第2スルーホール54,54を形成する(図6(c)参照)。この第2スルーホール54,54の両端間の分割線xに沿っての長さn’はnよりも大である。そして、これにガラスペーストを充填し、円形のガラスペースト充填ホール55,55を形成する(図6(d)参照)。
次に、分割線xの直交方向の長さ(短径)m’をmよりも5−50μm程度小さい(Ag導体層の厚さを形成する)横長の楕円形の第3スルーホール56をAgペースト充填ホール53の内周側に形成する(図6(e)参照)。そして、円形のガラスペースト充填ホール55,55のそれぞれの内周に、半径が5−50μm程度小さい(ガラス層の厚さを形成する)円形の第4スルーホール57,57を形成する(図6(f)参照)。なお、両スルーホール57,57の両端間の分割線xに沿った長さn’’は、n’’<n’となる。
これにより、分割線xを跨るスルーホール群の中央部の壁面にAgペースト層28と、その両側の壁面にAgペースト層の端部を被覆するようにガラスペースト層29が形成される。このグリーンシートを複数層積層および圧着してセラミックスグリーンブロックを形成し、焼成し、分割線xに沿って分割することで、図1に示す凹部2の底面に形成したAg導体層12と、該凹部の底面の両側の円弧状壁面に、その端部がAg導体層12の端部12aを被覆するように形成したガラスコート層13とを備えた、キャスタレーション電極3が形成される。
図7は、上記各実施例に共通する低温焼成セラミックス多層基板1の裏面1bにおける電極配置例を示す。多層基板1の裏面1bにはその側面に多数の上記構造のキャスタレーション電極3を備え、該キャスタレーション電極3が多層基板1の裏面1bに配置された電極パッド5に接続され、該電極パッド5が樹脂基板等の母体基板にハンダ接合等により接続・固定される。その際、キャスタレーション電極3にはハンダフィレットが形成され、母体基板の電極パッドに直接或いは電極パッド5を介して接続される。
上記キャスタレーション電極3はAg導体層12との界面近傍において多層基板1に表面の荒れ(微細な凹凸)が存在しないので、実装時にクラックが生じ難く、低温焼成セラミックス多層基板の信頼性を高めることが可能となる。
なお、凹部2内で円弧状の壁面2bにガラスコート層13が形成されているが、ガラスコート層13はホウケイ酸ガラスを主成分としたもので、性質が多層基板1に近く、分割線xに跨って形成しても、切断または分割の支障とはならない。また、本発明の構造においては、Agペースト充填ホールの両側に第2スルーホールを設け、そこにガラスを充填したガラスペースト充填ホールと、その内周を打ち抜く第3スルーホールを形成することにより、Ag導体層の両端で円弧状壁面2bとなるガラスコート層13を配置しているが、スルーホールの組合せによる側面凹部の曲線部が、実装時の基板内に生じる応力を緩和させることが可能である。
なお、メッキ層15は、Ni/Auメッキ層の例について説明したが、Ni/Pd/Auメッキ層等の他の構成のメッキ層としてもよい。また、メッキ方法は無電解方法に限るものではない。
これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。
本発明は、低温焼成セラミックス多層基板の側面に形成するキャスタレーション電極の界面近傍におけるクラック発生を抑制でき、低温焼成セラミックス多層基板の信頼性を高めることができる。従って、キャスタレーション電極を備えた低温焼成セラミックス多層基板に好適に利用可能である。
1・・多層基板
1a・・側面
2・・凹部
2a・・凹部2の底面
2b・・円弧状壁面
3・・キャスタレーション電極
5・・電極パッド
12・・Ag導体層
12a・・Ag導体層の端部
13・・ガラスコート層
15・・メッキ層
21・・グリーンシート
22,32,42,52・・第1スルーホール
23,33,43,53・・Agペースト充填ホール
24,34,44,54・・第2スルーホール
25,35,45,55・・ガラスペースト充填ホール
26,36,46,56・・第3スルーホール
28・・Agペースト層
29・・ガラスペースト層
37,47,57・・第4スルーホール

Claims (7)

  1. 低温焼成セラミックス多層基板の側面に形成した凹部と、
    該凹部の底面に形成したAg導体層と、
    該凹部の底面の両側の円弧状壁面に、その端部が前記Ag導体層の端部を被覆するように形成したガラスコート層と、
    前記Ag導体層の前記ガラスコート層に被覆された両端部分以外の表面に被着したメッキ層と、を備えた低温焼成セラミックス多層基板の側面電極。
  2. 前記ガラスコート層は、前記Ag導体層の端部の上に一部乗り上げて重なっている、請求項1に記載の低温焼成セラミックス多層基板の側面電極。
  3. 前記凹部は長円を半割した断面形状であり、中央部分に略直線状の前記底面を備え、その両端に前記円弧状壁面を備えた、請求項1に記載の低温焼成セラミックス多層基板の側面電極。
  4. 前記ガラスコート層は、ホウケイ酸ガラスを主成分とした層である、請求項1に記載の低温焼成セラミックス多層基板の側面電極。
  5. 前記低温焼成セラミックス多層基板は、アルミナからなるセラミックス粉末とホウケイ酸ガラスからなるガラス粉末とを主成分としたセラミックス基板である、請求項1に記載の低温焼成セラミックス多層基板の側面電極。
  6. ガラス粉末とセラミックス粉末とを主成分としたセラミックスグリーンシートを形成し、
    前記グリーンシートを複数の個片基板に切断する分割線に跨るように、分割線の直交方向に長さm、分割線に沿って長さnのスルーホールを形成し、
    該スルーホールにAgペーストを充填してAgペースト充填層を形成し、
    前記分割線に跨るように、分割線に沿って長さn’(但し、n’>n)のスルーホールまたはスルーホール群を形成し、
    該スルーホールまたはスルーホール群にガラスペーストを充填してガラスペースト充填層を形成し、
    前記分割線に跨るように、分割線の直交方向に長さm’(但し、m’<m)、分割線に沿って長さn’’(但し、n’’<n’)のスルーホールまたはスルーホール群を形成し、これにより、該スルーホールまたはスルーホール群の中央部の壁面にAgペースト層と、その両側の壁面に前記Agペースト層の端部を被覆するようにガラスペースト層を形成し、
    前記グリーンシートを複数層積層および圧着してセラミックスグリーンブロックを形成し、焼成し、前記分割線に沿って分割し、
    ガラスコート層に被覆されていない部分のAg導体層にメッキ層を形成する、低温焼成セラミックス多層基板の側面電極の形成方法。
  7. 前記ガラスペースト層は、前記Agペースト層の端部の上に一部乗り上げて重なっている、請求項6に記載の低温焼成セラミックス多層基板の側面電極の形成方法。
JP2009268707A 2009-11-26 2009-11-26 低温焼成セラミックス多層基板の側面電極およびその形成方法 Expired - Fee Related JP5352851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009268707A JP5352851B2 (ja) 2009-11-26 2009-11-26 低温焼成セラミックス多層基板の側面電極およびその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009268707A JP5352851B2 (ja) 2009-11-26 2009-11-26 低温焼成セラミックス多層基板の側面電極およびその形成方法

Publications (2)

Publication Number Publication Date
JP2011114130A JP2011114130A (ja) 2011-06-09
JP5352851B2 true JP5352851B2 (ja) 2013-11-27

Family

ID=44236238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009268707A Expired - Fee Related JP5352851B2 (ja) 2009-11-26 2009-11-26 低温焼成セラミックス多層基板の側面電極およびその形成方法

Country Status (1)

Country Link
JP (1) JP5352851B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2689972B2 (ja) * 1995-12-27 1997-12-10 日本電気株式会社 印刷配線板の製造方法
JP4627891B2 (ja) * 2001-01-31 2011-02-09 京セラ株式会社 セラミック回路基板
JP4583121B2 (ja) * 2004-09-27 2010-11-17 京セラ株式会社 ガラスセラミック基板
JP4784689B2 (ja) * 2008-03-07 2011-10-05 株式会社村田製作所 電子部品およびその製造方法

Also Published As

Publication number Publication date
JP2011114130A (ja) 2011-06-09

Similar Documents

Publication Publication Date Title
TWI570753B (zh) 晶片零件構造體及製造方法
JP5104932B2 (ja) 多層配線基板及びその製造方法
CN111508707B (zh) 陶瓷器件、器件装置和制造陶瓷器件的方法
WO2013180247A1 (ja) 配線基板および電子装置
JP7142080B2 (ja) 電子部品搭載用パッケージ、電子装置および電子モジュール
JPWO2006027876A1 (ja) チップ型電子部品を搭載したセラミック基板の製造方法
JP2019004080A (ja) 電子部品、電子装置、及び電子部品の製造方法
JP6133901B2 (ja) 配線基板、電子装置および発光装置
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2009071299A (ja) 配線基板
JP2014127678A (ja) 配線基板および電子装置
WO2015016289A1 (ja) 配線基板および電子装置
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP2007173626A (ja) コンデンサの製造方法及びコンデンサ
JP2009010103A (ja) 多数個取りセラミック基板
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
JP5352851B2 (ja) 低温焼成セラミックス多層基板の側面電極およびその形成方法
JP2007049099A (ja) セラミック電子部品およびその製造方法
JP4486583B2 (ja) 発光素子実装用配線基板
JP6605973B2 (ja) 電子部品搭載用パッケージ、電子装置および電子モジュール
JP2007067364A (ja) チップ型電子部品を搭載したセラミック基板及びその製造方法
JP2006332320A (ja) 発光素子実装用配線基板
JP4510851B2 (ja) 配線基板集合体の製造方法
JP6108734B2 (ja) 電子部品素子収納用パッケージ
JP2012174814A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Ref document number: 5352851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees