JPH10200008A - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法

Info

Publication number
JPH10200008A
JPH10200008A JP9000329A JP32997A JPH10200008A JP H10200008 A JPH10200008 A JP H10200008A JP 9000329 A JP9000329 A JP 9000329A JP 32997 A JP32997 A JP 32997A JP H10200008 A JPH10200008 A JP H10200008A
Authority
JP
Japan
Prior art keywords
laminate
main surface
circuit board
multilayer circuit
mother
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9000329A
Other languages
English (en)
Other versions
JP3227648B2 (ja
Inventor
Norio Sakai
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP00032997A priority Critical patent/JP3227648B2/ja
Priority to US09/002,660 priority patent/US6151775A/en
Publication of JPH10200008A publication Critical patent/JPH10200008A/ja
Application granted granted Critical
Publication of JP3227648B2 publication Critical patent/JP3227648B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/4979—Breaking through weakened portion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49792—Dividing through modified portion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 マザー積層体からブレークする際に、キャビ
ティ側壁に欠損が生じない小形の多層回路基板を提供す
る。 【解決手段】 多層回路基板１０は、内部回路要素（図
示せず）を介在させた状態で複数の絶縁性シートが積層
されてなる積層体１１を備える。積層体１１の一方主面
には、集積回路等の電子部品（図示せず）が搭載される
キャビティ１２が形成される。また、積層体１１の例え
ば４つの側面の各々には、積層体１１の上半分１１１と
下半分１１２との境界に段部１３が形成される。すなわ
ち、段部１３により、高さｈ２の下半分１１２が高さｈ
１の上半分１１１より飛び出すような形状になってい
る。さらに、積層体１１の他方主面には、スクリーン印
刷により、外部電極（図示せず）が形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、内部回路要素を内
部に配置した多層回路基板に関する。
【０００２】
【従来の技術】従来の多層回路基板を図８に示す。多層
回路基板５０は、内部回路要素（図示せず）を介在させ
た状態で複数の絶縁性シートが積層されてなる積層体５
１を備える。積層体５１の表面にはキャビティ５２が設
けられる。また、多層回路基板５０の側面には凹部が設
けられる。そして、その凹部には導電材が付与され、実
装基板（図示せず）に実装される際に、その実装基板上
の電極と、リフロー半田付等によって接続される外部電
極５３を形成する。
【０００３】
【発明が解決しようとする課題】ところが、上記の従来
の多層回路基板においては、小形化のために、キャビテ
ィ側壁の厚みｗ´（図８）を薄くする、例えば１．０ｍ
ｍ以下にする必要が生じる。しかしながら、キャビティ
側壁を薄くすると、マザー積層体からブレークする際
に、キャビティ側壁が欠損するという問題が発生する。
【０００４】本発明は、このような問題点を解決するた
めになされたものであり、マザー積層体からブレークす
る際に、キャビティ側壁に欠損が生じない小形の多層回
路基板を提供することを目的とする。
【０００５】
【課題を解決するための手段】上述する問題点を解決す
るため本発明は、内部回路要素を介在させた状態で複数
の絶縁性シートが積層されてなり、対向する一方主面及
び他方主面からなる両主面、該両主面を連結する側面及
び前記一方主面に設けられるキャビティを有する積層体
と、前記内部回路要素に電気的に接続され、かつ前記積
層体の外表面に形成された外部電極とを備える多層回路
基板であって、前記積層体の側面は、前記一方主面側の
一方半部及び前記他方主面側の他方半部との境界に段部
有することを特徴とする。
【０００６】また、所定の切断線に沿って切断すること
によって複数の多層回路基板が得られるものであって、
前記切断線によって区画される各領域に個々の前記多層
回路基板のための内部回路要素を分布させるように、該
内部回路要素を介在させた状態で複数のマザー絶縁性シ
ートが積層されてなり、かつ一方主面にキャビティが、
他方主面に前記内部回路要素に電気的に接続される外部
電極が設けられたマザー積層体を準備する工程と、前記
切断線に沿って前記マザー積層体の一方主面に溝を形成
する工程と、前記溝が形成された前記マザー積層体を前
記溝の位置において分割する工程とを備えることを特徴
とする。
【０００７】本発明の多層回路基板によれば、積層体側
面の一方半部と他方半部との境界に段部を有しているた
め、マザー積層体からブレークする際に、キャビティ側
壁の欠損が生じない。
【０００８】また、本発明の多層回路基板の製造方法に
よれば、マザー積層体の一方主面に溝を形成した後、そ
の溝の位置においてマザー積層体をブレークするため、
キャビティ側壁の欠損が生じない。
【０００９】
【発明の実施の形態】図１及び図２に、本発明に係る多
層回路基板の一実施例の斜視図を示す。なお、図１は多
層回路基板を一方主面側、すなわちキャビティを有する
主面側から見た斜視図、図２は多層回路基板を他方主面
側、すなわち実装する際に回路基板側になる主面側から
見た斜視図である。
【００１０】多層回路基板１０は、内部回路要素（図示
せず）を介在させた状態で複数の絶縁性シートが積層さ
れてなる積層体１１を備える。積層体１１の一方主面に
は、集積回路等の電子部品（図示せず）が搭載されるキ
ャビティ１２が形成される。また、積層体１１の例えば
４つの側面の各々には、積層体１１の一方主面側の一方
半部、すなわち上半分１１１と他方主面側の他方半部、
すなわち下半分１１２との境界に段部１３が形成され
る。すなわち、段部１３により、高さｈ２の下半分１１
２が高さｈ１の上半分１１１より飛び出すような形状に
なっている。さらに、積層体１１の他方主面には、スク
リーン印刷により、外部電極１４が形成される。
【００１１】以上のような構造の多層回路基板１０を得
るため、図３に示すようなマザー積層体１５が用意され
る。マザー積層体１５は、所定の切断線１６（一点鎖
線）に沿って切断することにより複数の多層回路基板１
０を与えるものである。また、マザー積層体１５は、切
断線１６によって区画される各領域に個々の多層回路基
板１０のための内部回路要素（図示せず）を分布させる
ように、これら内部回路要素を介在させた状態で複数の
マザー絶縁性シート１７、１８が積層されてなるもので
ある。さらに、マザー積層体１５の一方主面には、キャ
ビティ１２（図１）となるべき開口部１９が形成され、
他方主面には、図示しない内部回路要素と電気的に接続
される外部電極１４（図２）が形成される。
【００１２】以上のようなマザー積層体１５を得るた
め、例えば、以下のような工程が実施される。なお、こ
の実施例では、マザー絶縁性シート１７、１８はセラミ
ックシートで構成される。
【００１３】まず、ドクターブレード法などによりシー
ト成形を行い、マザー絶縁性シート１７、１８となるべ
きセラミックグリーンシートを得る。これらセラミック
グリーンシートの特定のものには、シートを厚み方向の
電気的導通を可能にするため、ビアホールがパンチング
等により形成される。また、マザー絶縁性シート１７と
なるべきセラミックグリーンシートには、キャビティ１
２（図１）となるべき開口部１９が形成される。
【００１４】次いで、セラミックグリーンシートの上に
は、内部回路要素となるべき導体膜や抵抗膜が印刷され
る。この際、すでに形成されたビアホールの内周面上
に、導電材が層状に形成される。次いで、マザー絶縁性
シート１７、１８が積み重ねられ、プレスされ、他方主
面に、外部電極１４（図２）が形成される。これによっ
て、マザー積層体１５が得られる。
【００１５】次いで、図４に示すように、マザー積層体
１５には、切断線１６（図３）に沿って、溝２０が例え
ばダイシングソーによって形成される。この際、好まし
くは、溝２０の底面とそれに対向するマザー積層体１５
の他方主面とに、それぞれスリット２１、２２が設けら
れる。スリット２１、２２は、いずれか一方が省略され
てもよい。
【００１６】次いで、マザー積層体１５は、マザー絶縁
性シート１７、１８を構成するセラミックグリーンシー
トを焼結させるため、焼成される。その後、必要に応じ
て、マザー積層体１５の表面及びキャビティ１２の底面
に、導電膜や抵抗膜が形成され、オーバーコートが施さ
れ、また、ソルダーレジストが付与される。また、必要
に応じて、外部電極１４や他の導電膜にめっきが施され
る。
【００１７】次いで、機械的に独立した複数の多層回路
基板１０を得るために、マザー積層体１５は、切断線１
６（図３）、すなわち溝２０（図４）に沿って完全に切
断される。この切断は、チョコレートを割るように、マ
ザー積層体１５を溝２０に沿って割ることによって容易
に達成される。この際、前述したスリット２１、２２
は、このような分割をより容易にする。
【００１８】このようにして、図１及び図２に示した段
部１３を有する多層回路基板１０が得られる。以上のべ
た説明からもわかるように、段部１３は、溝２０の形成
の結果もたらされたものである。また、積層体１１を、
段部１３によって一方主面側の上半分１１１と他方主面
側の下半分１１２とに区別したとき、キャビティ１２は
上半分１１１においてのみ存在する。
【００１９】次いで、多層回路基板１０は、必要に応じ
てケーシングされる。このケーシングは、多層回路基板
１０のキャビティ１２に実装された他の部品を覆うもの
である。
【００２０】以上、この発明を図１〜図４に図示した実
施例に沿って説明したが、この発明の範囲内において、
その他いくつかの変形例が可能である。
【００２１】例えば、図１の多層回路基板１０では、外
部電極１４が、積層体１１の他方主面、すなわち下面の
みに形成されたが、図５に示した多層回路基板１０ａの
ように、外部電極１４ａが、積層体１１ａの下面の２組
の相対する端部近傍、すなわち４ヶ所の端部近傍に形成
されてもよい。
【００２２】また、図６に示した多層回路基板１０ｂの
ように、外部電極１４ｂが、積層体１１ｂの下面から側
面にかけて連続して形成されてもよい。この多層回路基
板１０ｂを得るためには、個々の独立した積層体１１ｂ
を得てから、下面の外部電極１４ｂに対応する側面の部
分に、スクリーン印刷等で電極を形成すればよい。
【００２３】さらに、図１の多層回路基板１０では、段
部１３が、２組の相対する側面、すなわち４つの側面に
形成されたが、図７に示した多層回路基板１０ｃのよう
に、相対する２つの側面にのみ段部１３ｃを形成しても
よい。この多層回路基板１０ｃを得るためには、段部を
設ける側面にのみ溝２０（図４）を設け、それ以外の側
面になる箇所にはスリットのみを設け、切断線に沿って
一挙に切断すればよい。
【００２４】以上のように、上述の実施例では、多層回
路基板として、積層体側面の上半分と下半分との境界に
形成される段部を有しているため、マザー積層体からブ
レークする際に、キャビティ側壁の欠損が生じない。し
たがって、キャビティ側壁の幅を薄くすることができる
ため、多層回路基板を小形にすることができる。
【００２５】また、積層体の下半分が上半分より大きい
ため、個々の独立した多層回路基板にした後の測定時、
テーピング時、輸送時、マウント時の多層回路基板の姿
勢が安定する。したがって、多層回路基板の破損等を発
生しないようにすることができる。
【００２６】さらに、マザー積層体の一方主面に溝を形
成した後、その溝の位置においてマザー積層体をブレー
クするため、キャビティ側壁の欠損が生じない。したが
って、キャビティ側壁の幅を薄くすることができるた
め、多層回路基板を小形にすることができる。
【００２７】なお、溝やスリットの形成は、マザー積層
体の焼成後に行ってもよい。さらに、焼成後の積層体の
導電膜や抵抗膜の形成またはめっきの効率を考慮しない
ならば、切断線に沿う切断を焼成前に行い、機械的に分
離された状態で、多層回路基板の焼成を行ってもよい。
【００２８】また、マザー絶縁性シートはセラミックグ
リーンシートに限らず、他の材料からなるものに置き換
えられてもよい。
【００２９】
【発明の効果】請求項１の多層回路基板によれば、積層
体側面の一方半部と他方半部との境界に形成される段部
を有しているため、マザー積層体からブレークする際
に、キャビティ側壁の欠損が生じない。したがって、キ
ャビティ側壁の幅を薄くすることができるため、多層回
路基板を小形にすることができる。
【００３０】また、段部により、積層体の他方主面側が
一方主面より大きいため、個々の独立した多層回路基板
にした後の測定時、テーピング時、輸送時、マウント時
の多層回路基板の姿勢が安定する。したがって、多層回
路基板の破損等を発生しないようにすることができる。
【００３１】請求項２の多層回路基板の製造方法によれ
ば、マザー積層体の一方主面に溝を形成した後、その溝
の位置においてマザー積層体をブレークするため、キャ
ビティ側壁の欠損が生じない。したがって、キャビティ
側壁の幅を薄くすることができるため、多層回路基板を
小形にすることができる。
【図面の簡単な説明】
【図１】本発明の多層回路基板に係る一実施例を示す一
方主面側から見た斜視図である。
【図２】図１の多層回路基板を他方主面側から見た斜視
図である。
【図３】図１に示した多層回路基板を得るために準備さ
れるマザー積層体を示す一部分解斜視図である。
【図４】図２に示したマザー積層体に溝が形成された状
態を示す拡大斜視図である。
【図５】図１の多層回路基板の変形例を示す斜視図であ
る。
【図６】図１の多層回路基板の別の変形例を示す斜視図
である。
【図７】図１の多層回路基板のさらに別の変形例を示す
斜視図である。
【図８】従来の多層回路基板を示す図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０ｃ 多層回路基板 １１、１１ａ、１１ｂ、１１ｃ 積層体 １１１、１１１ａ、１１１ｂ、１１１ｃ 一方半部
（上半分） １１２、１１２ａ、１１２ｂ、１１２ｃ 他方半部
（下半分） １２、１２ｃ キャビティ １３、１３ａ、１３ｂ、１３ｃ 段部 １４、１４ａ、１４ｂ 外部電極 １５ マザー積層体 １６ 切断線 １７、１８ マザー絶縁性シート ２０ 溝

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 内部回路要素を介在させた状態で複数の
    絶縁性シートが積層されてなり、対向する一方主面及び
    他方主面からなる両主面、該両主面を連結する側面及び
    前記一方主面に設けられるキャビティを有する積層体
    と、前記内部回路要素に電気的に接続され、かつ前記積
    層体の外表面に形成された外部電極とを備える多層回路
    基板であって、 前記積層体の側面は、前記一方主面側の一方半部及び前
    記他方主面側の他方半部との境界に段部を有することを
    特徴とする多層回路基板。
  2. 【請求項２】 所定の切断線に沿って切断することによ
    って複数の多層回路基板が得られるものであって、 前記切断線によって区画される各領域に個々の前記多層
    回路基板のための内部回路要素を分布させるように、該
    内部回路要素を介在させた状態で複数のマザー絶縁性シ
    ートが積層されてなり、かつ一方主面にキャビティが、
    他方主面に前記内部回路要素に電気的に接続される外部
    電極が設けられたマザー積層体を準備する工程と、 前記切断線に沿って前記マザー積層体の一方主面に溝を
    形成する工程と、 前記溝が形成された前記マザー積層体を前記溝の位置に
    おいて分割する工程とを備えることを特徴とする多層回
    路基板の製造方法。
JP00032997A 1997-01-06 1997-01-06 多層回路基板及びその製造方法 Expired - Lifetime JP3227648B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP00032997A JP3227648B2 (ja) 1997-01-06 1997-01-06 多層回路基板及びその製造方法
US09/002,660 US6151775A (en) 1997-01-06 1998-01-05 Multilayer circuit board and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00032997A JP3227648B2 (ja) 1997-01-06 1997-01-06 多層回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10200008A true JPH10200008A (ja) 1998-07-31
JP3227648B2 JP3227648B2 (ja) 2001-11-12

Family

ID=11470873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00032997A Expired - Lifetime JP3227648B2 (ja) 1997-01-06 1997-01-06 多層回路基板及びその製造方法

Country Status (2)

Country Link
US (1) US6151775A (ja)
JP (1) JP3227648B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903440A (en) * 1998-01-30 1999-05-11 Delco Electronics Corporaiton Method of forming assemblies of circuit boards in different planes
SE515104C2 (sv) * 1999-02-12 2001-06-11 Aamic Ab Metod för att framställa en formkropp samt en formkropp sålunda framställd
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
KR101089962B1 (ko) * 2009-11-27 2011-12-05 삼성전기주식회사 디스플레이용 어레이 기판 및 디스플레이용 기판의 제조 방법
JP5305042B2 (ja) * 2010-07-22 2013-10-02 Ｔｄｋ株式会社 積層型電子部品の製造方法
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
CN113727528B (zh) * 2021-09-03 2022-10-25 中国振华集团云科电子有限公司 一种薄壁连襟多级台阶腔体htcc电路板及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563140A (ja) * 1991-09-03 1993-03-12 Soshin Denki Kk 混成集積回路の構造
DE69315907T2 (de) * 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
JPH08241827A (ja) * 1995-03-03 1996-09-17 Murata Mfg Co Ltd 積層電子部品及びその製造方法

Also Published As

Publication number Publication date
US6151775A (en) 2000-11-28
JP3227648B2 (ja) 2001-11-12

Similar Documents

Publication Publication Date Title
JP2870371B2 (ja) 積層電子部品、その製造方法およびその特性測定方法
JP2976049B2 (ja) 積層電子部品
JP4138211B2 (ja) 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
JP3147666B2 (ja) 積層電子部品およびその製造方法
JP3223708B2 (ja) 積層電子部品およびその製造方法
JPH10289837A (ja) 積層電子部品
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
WO2007060788A1 (ja) 多層セラミック基板の製造方法
JP3227648B2 (ja) 多層回路基板及びその製造方法
JP3257532B2 (ja) 積層電子部品の製造方法およびその特性測定方法
JP2000196240A (ja) 積層回路基板
JP3425711B2 (ja) 積層電子部品の製造方法
JPH10335823A (ja) 積層セラミック回路基板及びその製造方法
JPH03181191A (ja) 配線基板
JP3855798B2 (ja) 積層セラミック電子部品およびその製造方法
JPH113836A (ja) 積層電子部品
JP3301188B2 (ja) 積層電子部品、その製造方法およびその特性測定方法
JP3257531B2 (ja) 積層電子部品
JPH10200257A (ja) 多層回路基板及びその製造方法
JPH08241827A (ja) 積層電子部品及びその製造方法
JP2004103607A (ja) 多層セラミック基板
US6924707B2 (en) Resonator
JP2000164451A (ja) 積層セラミックコンデンサ
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP2000068149A (ja) 積層電子部品及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 12

EXPY Cancellation because of completion of term