KR20060003491A - 저온 동시소성 세라믹 다층 기판 모듈 제조방법 및 저온동시소성 세라믹 다층 기판 모듈 - Google Patents

저온 동시소성 세라믹 다층 기판 모듈 제조방법 및 저온동시소성 세라믹 다층 기판 모듈 Download PDF

Info

Publication number
KR20060003491A
KR20060003491A KR1020040052390A KR20040052390A KR20060003491A KR 20060003491 A KR20060003491 A KR 20060003491A KR 1020040052390 A KR1020040052390 A KR 1020040052390A KR 20040052390 A KR20040052390 A KR 20040052390A KR 20060003491 A KR20060003491 A KR 20060003491A
Authority
KR
South Korea
Prior art keywords
hole
low temperature
temperature cofired
cofired ceramic
multilayer substrate
Prior art date
Application number
KR1020040052390A
Other languages
English (en)
Inventor
오태성
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020040052390A priority Critical patent/KR20060003491A/ko
Priority to PCT/KR2005/002172 priority patent/WO2006004381A1/en
Publication of KR20060003491A publication Critical patent/KR20060003491A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

저온 동시소성 세라믹 기술을 이용하여 다층 기판 모듈을 제조하는 저온 동시소성 세라믹 다층 기판 모듈의 제조방법 및 저온 동시소성 세라믹 다층 기판 모듈이 개시된다. 상기 저온 동시소성 세라믹 다층 기판 모듈의 제조방법 및 저온 동시소성 세라믹 다층 기판 모듈은 커팅홀과 인식홀 및 고정홀을 동시에 형성하고, 인식홀과 고정홀을 동시에 도체로 인쇄하므로 제조공정이 단축되어 원가가 절감된다. 또한, 고정홀이 톱니바퀴 형상으로 형성되되, 상하로 인접하는 그린시트에 형성된 고정홀은 그린시트가 상하로 적층되었을 때, 상호 어긋나게 배치되도록 형성되므로 그린시트 사이의 접촉면적이 넓어져 층간 결합력이 향상된다.

Description

저온 동시소성 세라믹 다층 기판 모듈 제조방법 및 저온 동시소성 세라믹 다층 기판 모듈 {METHOD FOR FABRICATING MODULE OF LOW TEMPERATURE COFIRED CERAMIC MULTI-LAYER BOARD AND MODULE OF LOW TEMPERATURE COFIRED CERAMIC MULTI-LAYER BOARD}
도 1은 종래의 저온 동시소성 세라믹 다층 기판 모듈의 제조방법을 보인 도.
도 2는 종래의 방법에 의해 제조된 저온 동시소성 세라믹 다층 기판 모듈의 사시도.
도 3은 본 발명의 일 실시예에 따른 저온 동시소성 세라믹 다층 기판 모듈의 제조방법을 보인 도.
도 4는 도 3에 도시된 그린시트의 확대 사시도.
도 5는 본 발명의 일 실시예에 따른 방법에 의하여 제조된 저온 동시소성 세라믹 다층 기판 모듈의 사시도.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 저온 동시소성 세라믹 다층 기판 모듈
110 : 저온 동시소성 세라믹 다층 기판
111a,111b,111c,111d : 그린시트 113 : 고정홀
118 : 커팅홀 119 : 인식홀
120 : 금속뚜껑
본 발명은 저온 동시소성 세라믹 기술을 이용하여 다층 기판 모듈을 제조하는 저온 동시소성 세라믹 다층 기판 모듈의 제조방법 및 저온 동시소성 세라믹 다층 기판 모듈에 관한 것이다.
저온 동시소성 세라믹(Low Temperatuer Cofired Ceramic) 기술은 800∼1000℃ 정도의 저온에서 세라믹과 금속의 동시 동시소성 방법을 이용하여 기판을 형성하는 기술이다. 그리고, 저온 동시소성 세라믹 다층 기판이란 서로 다른 역활을 하는 회로가 형성된 다수의 시트를 적층시켜서 회로를 구성하는 것으로, 대용량의 데이터 통신 뿐만 아니라 소형화 및 경량화도 가능하다.
도 1은 종래의 저온 동시소성 세라믹 다층 기판 모듈의 제조방법을 보인 도로써, 이를 설명한다.
도시된 바와 같이, 단계(S10)에서는 그린시트를 건조하고, 단계(S12)에서는 상기 그린시트에 커팅홀 및 인식홀을 형성한다. 단계(S14)에서는 상기 인식홀을 도체로 인쇄하고, 단계(S16)에서는 상기 그린시트에 패턴을 형성한다. 단계(S18)에서는 상기 그린시트에 장공 형태의 고정홀을 형성하고, 단계(S20)에서는 상기 고정홀을 도체로 인쇄한다. 그리고, 단계(S22) 및 단계(S24)에서는 다수의 상기 그린시트를 상호 적층 및 라미네이팅(Laminting)한다. 그후, 단계(S26)에서는 라미네이팅된 상기 그린시트를 상기 커팅홀을 따라서 커팅하는데, 이때, 상기 고정홀도 이등분된다. 그리고, 단계(S28)에서는 커팅된 상기 그린시트를 800∼1000℃에서 동시소성하여 저온 동시소성 세라믹 다층 기판을 완성하고, 단계(S30)에서는 상기 저온 동시소성 세라믹 다층 기판의 고정홀에 금속뚜껑을 납땜으로 고정하면 모듈이 완성된다.
상기와 같은 종래의 제조방법은 상기 커팅홀 및 상기 인식홀의 형성작업과 별도로 상기 고정홀을 형성하여 상기 고정홀에 상기 도체를 인쇄하므로 제조공정이 복잡하여 원가가 상승하는 단점이 있다.
또한, 도 2에 도시된 바와 같이, 상기와 같은 종래의 방법으로 제조된 저온 동시소성 세라믹 다층 기판 모듈(10)은 고정홀(21)이 그린시트(20)에 장공 형태로 형성되므로 인해 다음과 같은 단점이 있다. 첫째, 고정홀(21)에 도체(23) 페이스트(Paste)를 인쇄할 때, 다량의 도체(23)가 고정홀(21)을 따라 흘러내리므로 재료가 낭비되는 단점이 있다. 둘째, 다량의 도체(23)가 고정홀(21)을 따라 흘러내리므로 고정홀(21)의 주위에 많은 도체(23)가 뭉쳐있게 되고, 이로인해, 그린시트(20)를 적층하여 라미네이팅할 때, 고정홀(21)의 주위에 뭉쳐있는 도체(23)로 인하여 그린시트(20)가 상호 견고하게 접합되지 않는 단점이 있다. 미설명 부호 30은 금속뚜껑이다.
본 발명은 상기와 같은 종래 기술의 문제점을 해소하기 위하여 안출된 것으로, 본 발명의 목적은 제조공정을 단축하여 원가를 절감할 수 있는 저온 동시소성 세라믹 다층 기판 모듈 제조방법을 제공함에 있다.
본 발명의 다른 목적은 고정홀에 인쇄되는 도체가 많이 흘러내리지 않도록 고정홀을 구성하여 재료를 절감할 수 있을 뿐만 아니라 그린시트를 상호 견고하게 접합할 수 있는 저온 동시소성 세라믹 다층 기판 모듈을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 저온 동시소성 세라믹 다층 기판 모듈의 제조방법은 건조된 그린시트(Green Sheet)의 테두리부측을 따라 커팅홀을 형성하고, 상호 대향하는 상기 커팅홀을 연결하였을 때 형성되는 사각형의 블록의 내측에 인식홀을 각각 형성하며, 상기 사각형의 블록의 모서리부측에 고정홀을 각각 형성하는 단계; 상기 인식홀 및 상기 고정홀을 도체로 인쇄하는 단계; 상기 그린시트의 일면에 패턴을 형성하는 단계; 상기 패턴이 형성된 그린시트를 다수개 적층한 후, 라미네이팅하는 단계; 상기 라미네이팅된 그린시트를 상기 커팅홀을 따라 커팅한 후 동시소성하는 단계; 상기 고정홀에 금속뚜껑을 고정하는 단계를 수행한다.
상기 목적을 달성하기 위한 본 발명에 따른 저온 동시소성 세라믹 다층 기판 모듈은 중앙부측에는 도체가 인쇄된 인식홀이 형성되고 모서리부측에는 도체가 인쇄된 고정홀이 형성되며 일면에는 패턴이 형성된 다수의 그린시트(Green Sheet)를 적층시켜 접합한 저온 동시소성 세라믹 다층 기판, 상기 고정홀에 납땜되는 고정돌기를 가지면서 상기 저온 동시소성 세라믹 다층 기판에 고정되는 금속뚜껑을 구비하는 저온 동시소성 세라믹 다층 기판 모듈에 있어서,
상기 고정홀은 톱니바퀴 형상으로 형성되고, 상기 그린시트중 상하로 인접하는 상기 그린시트에 형성된 고정홀은 가상의 직교좌표를 중심으로 상호 다른 각도로 형성되어 상호 어긋나게 배치된다.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 저온 동시소성 세라믹 다층 기판의 제조방법을 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 저온 동시소성 세라믹 다층 기판 모듈의 제조방법을 보인 도이고, 도 4는 도 3에 도시된 그린시트의 확대 사시도이다.
도시된 바와 같이, 단계(S100)에서는 그린시트(Green Sheet)를 건조하여 수분을 제거하고, 단계(S110)에서는 그린시트(111)에 홀(Hole)을 형성한다. 상기 홀은 그린시트(111)의 테두리부측을 따라 형성된 다수의 커팅홀(118), 상호 대향하는 커팅홀(118)을 연결하였을 때 형성되는 사각형의 블록의 내측에 각각 형성된 다수의 인식홀(119) 및 상호 대향하는 커팅홀(118)을 연결하였을 때 형성되는 사각형의 블록의 모서리부측에 각각 형성되는 톱니바퀴 형상의 고정홀(113) 등을 포함한다. 이때, 상호 대향하는 커팅홀(118)을 연결하였을 때 형성되는 사각형의 블록 중, 상호 인접하는 사각형의 블록(116a,116b)에 형성된 고정홀(113)은 가상의 직교좌표를 중심으로 상호 다른 각도를 이루게 형성된다. 그리고, 단계(S120)에서는 인식홀(119) 및 고정홀(113)을 도체로 인쇄하고, 단계(S130)에서는 그린시트(111)의 일면에 패턴을 인쇄한다. 단계(S140)에서는 상기 패턴이 형성된 그린시트(111)를 다수개 적층하고, 단계(S150)에서는 적층된 그린시트(111)를 220∼400㎏f/㎠의 압력으로 라미네이팅(Laminting)한다. 그후, 단계(S160)에서는 라미네이팅된 그린시트 (111)를 커팅홀(118)을 따라 커팅한 후, 단계(S170)에서는 커팅된 그린시트(111)를 800∼1000℃에서 동시소성한다. 그러면, 저온 동시소성 세라믹 다층 기판이 완성된다. 마지막으로, 상기 저온 동시소성 세라믹 다층 기판의 고정홀에 금속뚜껑을 납땜하여 고정한다.
본 실시예에 따른 저온 동시소성 세라믹 다층 기판 모듈의 제조방법은 커팅홀(118)과 인식홀(119) 및 고정홀(113)을 동시에 형성하고, 인식홀(119)과 고정홀(113)을 동시에 도체로 인쇄하므로 제조공정이 단축된다. 그리고, 고정홀(113)이 톱니바퀴 형상으로 형성되므로 고정홀(113)을 도체 페이스트(Paste)로 인쇄할 때, 도체가 고정홀(113)을 따라 흘러내리는 것이 최소화되어 재료가 절감된다.
도 5는 본 발명의 일 실시예에 따른 방법에 의하여 제조된 저온 동시소성 세라믹 다층 기판 모듈의 사시도이다
도시된 바와 같이, 저온 동시소성 세라믹 다층 기판(110)은 적층되어 접합된 다수의 그린시트(111a,111b,111c,111d)로 구성되고, 그린시트(111)의 모서리부에는 톱니바퀴 형상의 고정홀(113)이 각각 형성된다. 이때, 상하로 인접하는 그린시트(111a,111b)에 형성된 고정홀(113)은 가상의 직교좌표를 중심으로 상호 다른 각도를 이루게 형성되어 그린시트(111a,111b)가 상하로 적층되었을 때, 상호 어긋나게 배치된다. 즉, 하측에 위치된 그린시트(111a)의 고정홀(113a)의 요(凹) 부위가 상측에 위치된 그린시트(111b)의 고정홀(113b)의 철(凸) 부위에 위치되게 배치된다. 그러면, 그린시트(111)가 적층되었을 때, 고정홀(113)이 형성된 그린시트(111) 부위의 접촉면적이 넓어지므로 적층되어 접합된 그린시트(111)의 층간 결합력이 커 진다.
미설명부호 100은 저온 동시소성 세라믹 다층 기판 모듈이고, 120은 저온 동시소성 세라믹 다층 기판(110)에 형성된 회로를 보호함과 동시에 저온 동시소성 세라믹 다층 기판(110)의 특성을 안정화시키기 위한 금속뚜껑이며, 121은 고정홀(113)에 납땜으로 고정되는 고정돌기이다.
이상에서 설명한 바와 같이, 본 발명에 따른 저온 동시소성 세라믹 다층 기판 모듈의 제조방법 및 저온 동시소성 세라믹 다층 기판 모듈은 커팅홀과 인식홀 및 고정홀을 동시에 형성하고, 인식홀과 고정홀을 동시에 도체로 인쇄하므로 제조공정이 단축되어 원가가 절감된다.
또한, 고정홀이 톱니바퀴 형상으로 형성되되, 상하로 인접하는 그린시트에 형성된 고정홀은 그린시트가 상하로 적층되었을 때, 상호 어긋나게 배치되도록 형성되므로 그린시트 사이의 접촉면적이 넓어져 층간 결합력이 향상된다.
이상에서는, 본 발명의 일 실시예에 따라 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 변경 및 변형한 것도 본 발명에 속함은 당연하다.

Claims (3)

  1. 건조된 그린시트(Green Sheet)의 테두리부측을 따라 커팅홀을 형성하고, 상호 대향하는 상기 커팅홀을 연결하였을 때 형성되는 사각형의 블록의 내측에 인식홀을 각각 형성하며, 상기 사각형의 블록의 모서리부측에 고정홀을 각각 형성하는 단계;
    상기 인식홀 및 상기 고정홀을 도체로 인쇄하는 단계;
    상기 그린시트의 일면에 패턴을 형성하는 단계;
    상기 패턴이 형성된 그린시트를 다수개 적층한 후, 라미네이팅하는 단계;
    상기 라미네이팅된 그린시트를 상기 커팅홀을 따라 커팅한 후 동시소성하는 단계;
    상기 고정홀에 금속뚜껑을 고정하는 단계를 수행하는 것을 특징으로 하는 저온 동시소성 세라믹 다층 기판 모듈의 제조방법.
  2. 제 1 항에 있어서,
    상기 고정홀은 톱니바퀴 형상으로 형성되고,
    상기 사각형의 블록 중, 상호 인접하는 상기 사각형의 블록에 형성된 상기 고정홀은 가상의 직교좌표를 중심으로 상호 다른 각도로 형성된 것을 특징으로 하는 저온 동시소성 세라믹 다층 기판 모듈의 제조방법.
  3. 중앙부측에는 도체가 인쇄된 인식홀이 형성되고 모서리부측에는 도체가 인쇄된 고정홀이 형성되며 일면에는 패턴이 형성된 다수의 그린시트(Green Sheet)를 적층시켜 접합한 저온 동시소성 세라믹 다층 기판, 상기 고정홀에 납땜되는 고정돌기를 가지면서 상기 저온 동시소성 세라믹 다층 기판에 고정되는 금속뚜껑을 구비하는 저온 동시소성 세라믹 다층 기판 모듈에 있어서,
    상기 고정홀은 톱니바퀴 형상으로 형성되고,
    상기 그린시트중 상하로 인접하는 상기 그린시트에 형성된 고정홀은 가상의 직교좌표를 중심으로 상호 다른 각도로 형성되어 상호 어긋나게 배치된 것을 특징으로 하는 저온 동시소성 세라믹 다층 기판 모듈 기판.
KR1020040052390A 2004-07-06 2004-07-06 저온 동시소성 세라믹 다층 기판 모듈 제조방법 및 저온동시소성 세라믹 다층 기판 모듈 KR20060003491A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040052390A KR20060003491A (ko) 2004-07-06 2004-07-06 저온 동시소성 세라믹 다층 기판 모듈 제조방법 및 저온동시소성 세라믹 다층 기판 모듈
PCT/KR2005/002172 WO2006004381A1 (en) 2004-07-06 2005-07-06 Method for fabricating module of low temperature cofired ceramic multi-layer board and module of low temperature cofired ceramic multi-layer board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040052390A KR20060003491A (ko) 2004-07-06 2004-07-06 저온 동시소성 세라믹 다층 기판 모듈 제조방법 및 저온동시소성 세라믹 다층 기판 모듈

Publications (1)

Publication Number Publication Date
KR20060003491A true KR20060003491A (ko) 2006-01-11

Family

ID=35783141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040052390A KR20060003491A (ko) 2004-07-06 2004-07-06 저온 동시소성 세라믹 다층 기판 모듈 제조방법 및 저온동시소성 세라믹 다층 기판 모듈

Country Status (2)

Country Link
KR (1) KR20060003491A (ko)
WO (1) WO2006004381A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112099A (ja) * 1992-09-25 1994-04-22 Murata Mfg Co Ltd 電子部品の製造方法および電子部品
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
JPH0738217A (ja) * 1993-07-22 1995-02-07 Nec Corp セラミック基板
JP2000332378A (ja) * 1999-05-24 2000-11-30 Kyocera Corp 配線基板の製造方法
JP2001053443A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd 電子回路基板の製造方法，電子回路基板の製造装置及び電子回路基板
JP4138211B2 (ja) * 2000-07-06 2008-08-27 株式会社村田製作所 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
JP3855798B2 (ja) * 2002-02-27 2006-12-13 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
WO2006004381A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
EP1315305B1 (en) multiband high-frequency switching module
EP1873826B1 (en) Electronic component module
WO2009128598A1 (en) Printed circuit board removing bonding sheet around signal transmission line
JP3969453B1 (ja) ケース付き多層モジュール
EP2965596B1 (en) The invention relates to a method for producing a printed circuit board with multilayer sub-areas in sections
US6788545B2 (en) Composite electronic component and method of producing same
US20090008134A1 (en) Module
KR20060003491A (ko) 저온 동시소성 세라믹 다층 기판 모듈 제조방법 및 저온동시소성 세라믹 다층 기판 모듈
JPH05218653A (ja) セラミック多層回路基板
US7440256B2 (en) Laminated ceramic substrate and manufacturing method therefor
JPH10223994A (ja) 電子回路基板
JPH0537271A (ja) チツプ部品の電極形成方法
US9236845B2 (en) Ceramic multilayer component
KR20060114562A (ko) 저온동시소성세라믹 기판의 내장 캐패시터 및 그 제조방법
JP4434754B2 (ja) 電子デバイス及びその中間製品
JP4844260B2 (ja) 電子部品およびその製造方法
CN116249288A (zh) 一种用于嵌入芯片结构的多层PCB板Cavity制作方法
JPH11261124A (ja) 圧電装置、及び該圧電装置の製造方法
KR100449622B1 (ko) 다층 세라믹 전자부품 및 그 제조방법
KR20050094187A (ko) Ｌｔｃｃ 모듈
JP3779642B2 (ja) 実装型電子回路部品及びその製造方法
KR100896599B1 (ko) 세라믹 다층 기판 및 그 제조 방법
JPH0590754A (ja) 多層回路基板の製造方法
KR20050081931A (ko) 저온 소성 세라믹 다층 기판의 제조방법
JP4018676B2 (ja) 表面実装用基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid