JP2019114607A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2019114607A
JP2019114607A JP2017245302A JP2017245302A JP2019114607A JP 2019114607 A JP2019114607 A JP 2019114607A JP 2017245302 A JP2017245302 A JP 2017245302A JP 2017245302 A JP2017245302 A JP 2017245302A JP 2019114607 A JP2019114607 A JP 2019114607A
Authority
JP
Japan
Prior art keywords
substrates
layer
substrate
electrodes
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017245302A
Other languages
English (en)
Inventor
利彦 高畑
Toshihiko Takahata
利彦 高畑
厚司 水谷
Koji Mizutani
厚司 水谷
山田　英雄
Hideo Yamada
英雄 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017245302A priority Critical patent/JP2019114607A/ja
Publication of JP2019114607A publication Critical patent/JP2019114607A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/8009—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】基板の剥離を抑制することができる半導体装置およびその製造方法を提供する。【解決手段】複数の基板が積層された構成の半導体装置は、複数の基板のうち隣り合う２つの基板１０、２０の表面に形成されたシリコン酸化膜１１、２１およびＣｕ電極１２、２２と、Ｃｕ電極１２の表面に形成されたＴｉ層１３と、を備える。２つの基板１０、２０は、Ｃｕ電極１２、２２がＴｉ層１３を介して電気的に接続されるように積層されている。【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関するものである。
近年、半導体装置の高密度な集積化のために、半導体ウェハあるいは半導体チップを複数積層する技術が提案されている。このような構成の半導体装置については、Ｓｉ（シリコン）等で構成される２つの基板を、Ｃｕ（銅）ポストおよびはんだを用いて接合する方法が主に用いられている。しかしながら、Ｃｕ、はんだ、Ｓｉの間に線膨張係数の差があるため、熱変形による基板の剥離を抑制するために２つの基板の間にアンダーフィルを充填することが必要であり、製造コストが増加する。
製造コストの低い接合方法としては、基板の表面に形成されたＣｕ電極を研磨した後にＣｕ電極同士を接合する方法が提案されている（例えば、非特許文献１参照）。
Chih Chen, Chien-Min Liu, Han-wen Lin, Yi-Sa Huang, Yi-Cheng Chu, Dian-Rong Lyu, Kuan-Neng Chen, K. N. Tu, "LOW-TEMPERATURE AND LOW-PRESSURE DIRECT COPPER-TO-COPPER BONDING BY HIGHLY (111)-ORIENTED NANOTWINNED CU", 2016 Pan Pacific Microelectronics Symposium (Pan Pacific)
しかしながら、非特許文献１に記載の方法では、基板の位置合わせの精度が低いと、Ｃｕ電極の位置ずれによって、Ｃｕ電極同士で接合されない箇所が生じる。特に、パッシベーション膜としてはＳｉＯ２膜（シリコン酸化膜）が用いられることが多いが、ＳｉＯ２はＣｕと接合されないので、Ｃｕ電極とＳｉＯ２が接触する部分から基板が剥離するおそれがある。
本発明は上記点に鑑みて、基板の剥離を抑制することができる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、複数の基板が積層された構成の半導体装置であって、複数の基板のうち隣り合う２つの基板（１０、２０）の表面に形成されたシリコン酸化膜（１１、２１）およびＣｕ電極（１２、２２）と、２つの基板のうち少なくとも一方のＣｕ電極の表面に形成されたＴｉ層（１３、２３）と、を備え、２つの基板は、２つの基板のＣｕ電極がＴｉ層を介して電気的に接続されるように積層されている。
これによれば、Ｃｕ電極の表面にＴｉ（チタン）層が形成されている。そのため、Ｃｕ電極の位置ずれが生じても、シリコン酸化膜のうちＴｉ層と接触する部分にシリサイドが形成され、２つの基板が強固に接合される。したがって、基板の剥離を抑制することができる。
また、請求項６に記載の発明では、複数の基板が積層された構成の半導体装置の製造方法であって、２つの基板（１０、２０）を用意することと、２つの基板の表面にシリコン酸化膜（１１、２１）およびＣｕ電極（１２、２２）を形成することと、２つの基板のうち少なくとも一方のＣｕ電極の表面にＴｉ層（１３、２３）を形成することと、２つの基板のＣｕ電極がＴｉ層を介して電気的に接続されるように、２つの基板を積層することと、を備える。
これによれば、Ｃｕ電極の表面にＴｉ層が形成される。そのため、Ｃｕ電極の位置ずれが生じても、シリコン酸化膜のうちＴｉ層と接触する部分にシリサイドが形成され、２つの基板が強固に接合される。したがって、基板の剥離を抑制することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
第１実施形態にかかる半導体装置の断面図である。 図１のII部分の拡大図である。 第１実施形態にかかる半導体装置の製造工程を示す断面図である。 図３に続く製造工程を示す断面図である。 図４に続く製造工程を示す断面図である。 Ｔｉ層のＵＰＳ（紫外光電子分光法）による分析結果を示す図である。 Ｔｉ層のＸＰＳ（Ｘ線光電子分光法）による分析結果を示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。本実施形態の半導体装置は、回路が形成された複数の基板を積層することにより集積回路が形成された構成のものであり、図１に示すように、積層された２つの基板１０、２０を備えている。基板１０、２０は、例えば、Ｓｉ等の半導体ウェハや、半導体チップに含まれる基板等である。
基板１０、２０には、図示しない貫通電極および配線層によって回路が形成されており、基板１０、２０の表面には、配線層等を保護するためのパッシベーション膜であるＳｉＯ２膜１１、２１が形成されている。また、基板１０、２０の表面には、貫通電極および配線層等に接続されたＣｕ電極１２、２２が形成されている。
基板１０、２０は、Ｃｕ電極１２、２２が電気的に接続されるように積層されている。詳細には、図１、図２に示すように、基板１０、２０は、基板１０のうちＳｉＯ２膜１１およびＣｕ電極１２が形成された側の面と、基板２０のうちＳｉＯ２膜２１およびＣｕ電極２２が形成された側の面とが対向するように積層されている。
そして、図２に示すように、Ｃｕ電極１２、２２の表面には、Ｃｕ電極１２、２２を覆うようにＴｉ層１３、２３が形成されており、Ｔｉ層１３、２３が接合されることで、Ｃｕ電極１２、２２はＴｉ層１３、２３を介して電気的に接続されている。
さらに詳細には、Ｔｉ層１３とＴｉ層２３の間には、Ｃｕ電極１２、２２を構成するＣｕがＴｉ層１３、２３に拡散して形成された拡散Ｃｕ層３０が存在しており、Ｃｕ電極１２、２２はＴｉ層１３、２３および拡散Ｃｕ層３０を介して電気的に接続されている。
なお、通常、基板１０、２０は、Ｃｕ電極１２、２２の位置が一致するように積層されるが、基板１０、２０の位置合わせの精度によっては、Ｃｕ電極１２、２２の位置ずれが生じる。図１および図２では、このような位置ずれが生じた場合について図示しており、Ｃｕ電極１２、２２およびＴｉ層１３、２３の位置ずれによって、Ｔｉ層１３の一部はＳｉＯ２膜２１に接触しており、Ｔｉ層２３の一部はＳｉＯ２膜１１に接触している。そして、ＳｉＯ２膜２１のうちＴｉ層１３と接触する部分、および、ＳｉＯ２膜１１のうちＴｉ層２３と接触する部分には、シリサイドが形成されている。
本実施形態の半導体装置の製造方法について説明する。図３に示す工程では、基板１０、２０を用意し、基板１０、２０に図示しない貫通電極および配線層等を形成する。そして、基板１０、２０の表面に熱酸化等によりＳｉＯ２膜１１、２１を形成し、図示しないマスクを用いたエッチングにより、ＳｉＯ２膜１１、２１のうちＣｕ電極１２、２２に対応する部分を除去する。
図４に示す工程では、基板１０、２０の表面のうちＳｉＯ２膜１１、２１から露出した部分に、ＣＶＤ（Chemical Vapor Deposition）等によりＣｕ電極１２、２２を形成する。そして、ＳｉＯ２膜１１、２１およびＣｕ電極１２、２２の表面を研磨する。これにより、ＳｉＯ２膜１１、２１およびＣｕ電極１２、２２の表面が平坦化され、基板１０と基板２０との接合が容易になる。
図５に示す工程では、Ｃｕ電極１２、２２の表面にＣＶＤ等を用いてＴｉ層１３、２３を形成する。このとき、Ｔｉが酸化されてＴｉＯｘが形成される。
図５に示す工程の後、Ｃｕ電極１２、２２が電気的に接続されるように基板１０、２０を積層することで、図１に示すような半導体装置が製造される。詳細には、Ｃｕ電極１２、２２がＴｉ層１３、２３を介して電気的に接続されるように、真空プロセスでＴｉ層１３、２３を接合する。
このとき、基板１０、２０を加熱することにより、図５に示す工程で形成されたＴｉＯｘが分解される。また、Ｃｕ電極１２、２２を構成するＣｕがＴｉ層１３、２３に拡散し、図２に示すように、Ｔｉ層１３、２３の間に拡散Ｃｕ層３０が形成される。そして、Ｔｉ層１３、２３は拡散Ｃｕ層３０を介して接合され、Ｃｕ電極１２、２２は、Ｔｉ層１３、２３および拡散Ｃｕ層３０を介して電気的に接続される。
なお、基板１０、２０を積層する際には、Ｃｕ電極１２とＣｕ電極２２の位置が一致するように基板１０、２０の位置合わせを行う。このとき、位置合わせの精度が十分に高ければ、ＳｉＯ２膜１１とＳｉＯ２膜２１との接合、および、Ｔｉ層１３とＴｉ層２３との接合によって、基板１０、２０が接合される。一方、位置合わせの精度が十分に高くない場合、Ｃｕ電極１２、２２の位置ずれが生じて、Ｃｕ電極１２の表面に形成されたＴｉ層１３の一部はＳｉＯ２膜２１に接触し、Ｃｕ電極２２の表面に形成されたＴｉ層２３の一部はＳｉＯ２膜１１に接触する。そして、ＳｉＯ２膜２１のうちＴｉ層１３と接触する部分、および、ＳｉＯ２膜１１のうちＴｉ層２３と接触する部分にシリサイドが形成され、これにより基板１０、２０が接合される。
強固なシリサイドを形成し、基板１０、２０を良好に接合するためには、Ｔｉ層１３、２３の表面近傍のＴｉ成分が多く、ＴｉＯｘ成分が少ないことが望ましい。そして、真空下での加熱によるＴｉ層表面の組成の変化については、１８０℃でＴｉＯ２の分解が始まり、３３０℃〜４００℃でＴｉＯが形成され、４００℃以上になるとＴｉＯｘが分解されてＴｉ層表面にＴｉが拡散することが知られている。
また、本発明者らが行った実験において、図５に示す工程の後に基板１０、２０を接合する際の温度を４００℃とすると、基板１０と基板２０とが良好に接合された。
また、本発明者らは、基板１０、２０を加熱するアニール処理によるＴｉ層１３、２３の表面近傍の組成の変化を調べた。その結果を図６に示す。図６の縦軸に示す強度が大きいほどＴｉ層１３、２３の表面近傍のＴｉ成分が多く、図６から、基板１０、２０の温度が４００℃以上のときに、Ｔｉ層１３、２３の表面近傍のＴｉ成分が多くなることがわかる。
また、本発明者らは、基板１０、２０の温度を４００℃とした状態におけるＴｉ層１３、２３の表面近傍の組成の時間変化を調べた。その結果を図７に示す。図７から、基板１０、２０の温度を４００℃とした状態である程度の時間、例えば２時間が経過すると、Ｔｉ層１３、２３の表面近傍のＴｉＯｘが分解され、Ｔｉ成分が多くなることがわかる。
このように、基板１０、２０を積層する際に、ＴｉＯｘを十分に分解し、また、強固なシリサイドを形成するためには、基板１０、２０の温度を例えば４００℃以上とすることが望ましい。
また、基板１０、２０の温度を、半導体装置を構成する材料の融点未満とすることが望ましく、例えば配線の一部にアルミニウム等の金属層が含まれる場合には、この温度を５００℃以下とすることが望ましい。
Ｔｉ層１３、２３を形成せずＣｕ電極同士を接合する方法を用いると、基板１０、２０の位置合わせの精度が低くＣｕ電極１２、２２の位置ずれが生じたときに、Ｃｕ電極１２の一部がＳｉＯ２膜２１に接触し、Ｃｕ電極２２の一部がＳｉＯ２膜１１に接触する。そして、ＳｉＯ２はＣｕと接合されないので、Ｃｕ電極１２とＳｉＯ２膜２１が接触する部分、および、Ｃｕ電極２２とＳｉＯ２膜１１が接触する部分から基板１０、２０が剥離するおそれがある。
これに対して、本実施形態では、Ｃｕ電極１２、２２を覆うようにＴｉ層１３、２３が形成されている。そのため、Ｃｕ電極１２、２２の位置ずれが生じても、上記のようにシリサイドが形成され、基板１０、２０が強固に接合される。したがって、基板１０、２０の剥離を抑制することができる。
（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第１実施形態では、ＳｉＯ２膜１１、２１を形成した後にＣｕ電極１２、２２を形成したが、Ｃｕ電極１２、２２を形成した後にＳｉＯ２膜１１、２１を形成してもよい。
また、上記第１実施形態では、ＳｉＯ２膜１１、２１およびＣｕ電極１２、２２を研磨した後にＴｉ層１３、２３を形成したが、Ｃｕ電極１２、２２の表面にＴｉ層１３、２３を形成した後にＳｉＯ２膜１１、２１およびＴｉ層１３、２３を研磨してもよい。
また、基板１０についての図３〜図５に示す工程と、基板２０についての図３〜図５に示す工程のうち、一方の工程を他方の工程より先に行ってもよいし、両方の工程を並行して進めてもよい。
また、Ｔｉ層１３、２３のうち一方のみを形成してもよい。Ｔｉ層１３のみを形成する場合には、Ｔｉ層１３を介してＣｕ電極１２、２２が接続される。そして、ＳｉＯ２膜２１のうちＴｉ層１３に接触する部分にシリサイドが形成されることで、基板１０、２０の剥離が抑制される。同様に、Ｔｉ層２３のみを形成する場合には、Ｔｉ層２３を介してＣｕ電極１２、２２が接続される。そして、ＳｉＯ２膜１１のうちＴｉ層２３に接触する部分にシリサイドが形成されることで、基板１０、２０の剥離が抑制される。
また、３つ以上の基板が積層された構成の半導体装置に本発明を適用してもよい。この場合に、Ｃｕ電極の表面にＴｉ層を形成して２つの基板を接合する方法を、３つ以上の基板のうち一部の基板についてのみ用いてもよいし、すべての基板について用いてもよい。
１０ 基板
１１ ＳｉＯ２膜
１２ Ｃｕ電極
１３ Ｔｉ層
２０ 基板
２１ ＳｉＯ２膜
２２ Ｃｕ電極
２３ Ｔｉ層

Claims (11)

  1. 複数の基板が積層された構成の半導体装置であって、
    前記複数の基板のうち隣り合う２つの基板（１０、２０）の表面に形成されたシリコン酸化膜（１１、２１）およびＣｕ電極（１２、２２）と、
    前記２つの基板のうち少なくとも一方の前記Ｃｕ電極の表面に形成されたＴｉ層（１３、２３）と、を備え、
    前記２つの基板は、前記２つの基板の前記Ｃｕ電極が前記Ｔｉ層を介して電気的に接続されるように積層されている半導体装置。
  2. 前記２つの基板のうち一方の基板の前記Ｔｉ層の一部は、他方の基板の前記シリコン酸化膜に接触しており、
    該他方の基板の前記シリコン酸化膜のうち該一方の基板の前記Ｔｉ層に接触する部分には、シリサイドが形成されている請求項１に記載の半導体装置。
  3. 前記Ｔｉ層は、前記２つの基板の両方の前記Ｃｕ電極の表面に形成されており、
    前記２つの基板は、前記２つの基板の前記Ｔｉ層が接合されるように積層されている請求項１に記載の半導体装置。
  4. 前記２つの基板の前記Ｔｉ層の間に、前記Ｃｕ電極を構成するＣｕの拡散層（３０）が形成されており、
    前記２つの基板の前記Ｃｕ電極は、前記Ｔｉ層および前記拡散層を介して電気的に接続されている請求項３に記載の半導体装置。
  5. 前記２つの基板のうち一方の基板の前記Ｔｉ層の一部は、他方の基板の前記シリコン酸化膜に接触しており、
    該他方の基板の前記Ｔｉ層の一部は、該一方の基板の前記シリコン酸化膜に接触しており、
    該一方の基板の前記シリコン酸化膜のうち該他方の基板の前記Ｔｉ層に接触する部分、および、該他方の基板の前記シリコン酸化膜のうち該一方の基板の前記Ｔｉ層に接触する部分には、シリサイドが形成されている請求項３または４に記載の半導体装置。
  6. 複数の基板が積層された構成の半導体装置の製造方法であって、
    ２つの基板（１０、２０）を用意することと、
    前記２つの基板の表面にシリコン酸化膜（１１、２１）およびＣｕ電極（１２、２２）を形成することと、
    前記２つの基板のうち少なくとも一方の前記Ｃｕ電極の表面にＴｉ層（１３、２３）を形成することと、
    前記２つの基板の前記Ｃｕ電極が前記Ｔｉ層を介して電気的に接続されるように、前記２つの基板を積層することと、を備える半導体装置の製造方法。
  7. 前記２つの基板を積層することでは、
    前記２つの基板のうち一方の基板の前記Ｔｉ層の一部が他方の基板の前記シリコン酸化膜に接触し、
    該他方の基板の前記シリコン酸化膜のうち該一方の基板の前記Ｔｉ層に接触する部分にシリサイドが形成されるように、前記２つの基板を積層する請求項６に記載の半導体装置の製造方法。
  8. 前記Ｔｉ層を形成することでは、前記２つの基板の両方の前記Ｃｕ電極の表面にＴｉ層（１３、２３）を形成し、
    前記２つの基板を積層することでは、前記２つの基板の前記Ｔｉ層が接合されるように、前記２つの基板を積層する請求項６に記載の半導体装置の製造方法。
  9. 前記２つの基板を積層することでは、前記２つの基板の前記Ｔｉ層の間に前記Ｃｕ電極を構成するＣｕを拡散させて拡散層（３０）を形成する請求項８に記載の半導体装置の製造方法。
  10. 前記２つの基板を積層することでは、
    前記２つの基板のうち一方の基板の前記Ｔｉ層の一部が他方の基板の前記シリコン酸化膜に接触し、
    該他方の基板の前記Ｔｉ層の一部が、該一方の基板の前記シリコン酸化膜に接触し、
    該一方の基板の前記シリコン酸化膜のうち該他方の基板の前記Ｔｉ層に接触する部分、および、該他方の基板の前記シリコン酸化膜のうち該一方の基板の前記Ｔｉ層に接触する部分にシリサイドが形成されるように、前記２つの基板を積層する請求項８または９に記載の半導体装置の製造方法。
  11. 前記２つの基板を積層することでは、前記２つの基板を４００℃以上として前記２つの基板を接合する請求項６ないし１０のいずれか１つに記載の半導体装置の製造方法。
JP2017245302A 2017-12-21 2017-12-21 半導体装置およびその製造方法 Pending JP2019114607A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017245302A JP2019114607A (ja) 2017-12-21 2017-12-21 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017245302A JP2019114607A (ja) 2017-12-21 2017-12-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2019114607A true JP2019114607A (ja) 2019-07-11

Family

ID=67222801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017245302A Pending JP2019114607A (ja) 2017-12-21 2017-12-21 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2019114607A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023163223A1 (ja) * 2022-02-28 2023-08-31 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023163223A1 (ja) * 2022-02-28 2023-08-31 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US11715752B2 (en) Semiconductor device and method for production of semiconductor device
US10090351B2 (en) Semiconductor device having gaps within the conductive parts
JP6014354B2 (ja) 半導体装置の製造方法
WO2014184988A1 (ja) 半導体装置及びその製造方法
US6822336B2 (en) Semiconductor device
US20170301646A1 (en) Method of bonding semiconductor substrates
JP2011054637A (ja) 半導体装置およびその製造方法
US20190088618A1 (en) Method of manufacturing a semiconductor device
JP4383274B2 (ja) 半導体装置および半導体ウエハの製造方法
JP2018049938A (ja) 半導体装置
JP2019114607A (ja) 半導体装置およびその製造方法
JP6903612B2 (ja) 半導体装置
JP4007317B2 (ja) 半導体装置及びその製造方法
KR20230160811A (ko) 반도체 장치의 제조 방법, 반도체 장치, 집적 회로 요소, 및, 집적 회로 요소의 제조 방법
TW202329248A (zh) 半導體結構的製造方法
JP2020047792A (ja) 半導体装置