CN112420512A - 一种键合结构中的薄膜晶圆和剩余晶圆的分离方法 - Google Patents

一种键合结构中的薄膜晶圆和剩余晶圆的分离方法 Download PDF

Info

Publication number
CN112420512A
CN112420512A CN202011323060.9A CN202011323060A CN112420512A CN 112420512 A CN112420512 A CN 112420512A CN 202011323060 A CN202011323060 A CN 202011323060A CN 112420512 A CN112420512 A CN 112420512A
Authority
CN
China
Prior art keywords
wafer
positioning edge
basket
bonding structure
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011323060.9A
Other languages
English (en)
Inventor
欧欣
陈阳
黄凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinsi polymer semiconductor Co.,Ltd.
Original Assignee
Shanghai New Micro Technology Group Co ltd
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai New Micro Technology Group Co ltd, Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai New Micro Technology Group Co ltd
Priority to CN202011323060.9A priority Critical patent/CN112420512A/zh
Publication of CN112420512A publication Critical patent/CN112420512A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本申请公开了一种键合结构中的薄膜晶圆和剩余晶圆的分离方法，包括：获取包括第一晶圆和第二晶圆，注入离子到第二晶圆，从而在第二晶圆的内部形成缺陷层；沿第二晶圆的注入面与第一晶圆进行键合，形成键合结构；将键合结构置于晶圆花篮中，第一晶圆位于第二晶圆的上方；未键合区域由晶圆花篮的悬臂支撑，第二晶圆中与未键合区域同侧的一端依靠与第一晶圆的键合力悬空，键合结构中与未键合区域相对的一端由晶圆花篮的卡槽支撑；将晶圆花篮和键合结构进行整体退火处理；键合结构沿第二晶圆的缺陷层所在的位置完成薄膜晶圆和剩余晶圆的分离。本申请涉及的分离方法避免了第一晶圆和第二晶圆之间的相对滑动对薄膜晶圆表面的损伤，从而提高了产品的质量与良率。

Description

一种键合结构中的薄膜晶圆和剩余晶圆的分离方法
技术领域
本申请涉及薄膜半导体材料制备技术领域，具体涉及一种键合结构中的薄膜晶圆和剩余晶圆的分离方法。
背景技术
离子束剥离加键合转移技术在半导体材料领域是一种常用的制备薄膜半导体材料的方法，如今也被广泛用于其他薄膜材料的制备。其基本流程如下：(1)首先对待转移晶圆材料进行离子注入，通常离子注入的种类为原子量较小的H或者He，在晶圆下表面一定深度引入离子注入缺陷层，该缺陷层的深度由离子注入的能量决定。(2)然后将离子注入过的晶圆沿离子注入面与支撑层衬底材料键合，键合通常通过亲水性键合完成；(3)键合完成后，注入晶圆与衬底晶圆组成的键合结构在一定温度下进行退火；在退火过程中，离子注入引入的缺陷层会发生聚集，从而在材料内部引入空体积缺陷并形成微裂纹；在注入剂量足够的条件下，会形成贯穿整个晶圆的平行于表面的裂纹，从而使薄膜材料转移至衬底晶圆完成薄膜材料的制备。
在传统做法中，退火完成后，键合结构重新变成两片独立的晶圆，在将两片晶圆分开的过程中，很难避免两片晶圆之间的相对滑动。两片晶圆之间的相对滑动，有较大概率会在转移完成的薄膜材料上引入划伤等缺陷，从而对薄膜造成不可挽回的损伤。
申请内容
针对背景技术中的技术问题，本申请提供了一种键合结构中的薄膜晶圆和剩余晶圆的分离方法，能够避免两片晶圆之间的相对滑动对薄膜表面的损伤，从而可以提高产品的质量与良率。
本申请是通过以下技术方案实现的：
一种键合结构中的薄膜晶圆和剩余晶圆的分离方法，包括：获取包括第一晶圆和第二晶圆；对所述第二晶圆进行离子注入，从而在所述第二晶圆的内部形成缺陷层；沿所述离子注入的注入面将所述第一晶圆和所述第二晶圆键合形成键合结构；所述第一晶圆包括第一晶圆主定位边，所述第二晶圆包括第二晶圆副定位边和用于与所述第一晶圆主定位边重合的第二晶圆主定位边；所述第一晶圆包括未键合区域；所述未键合区域为在所述第二晶圆主定位边与所述第一晶圆主定位边重合后，所述第一晶圆上从所述第二晶圆副定位边伸出于重合部分的区域；将所述键合结构置于晶圆花篮中，所述第一晶圆位于所述第二晶圆的上方；所述未键合区域由所述晶圆花篮的悬臂支撑，所述第二晶圆中与所述未键合区域同侧的一端依靠与所述第一晶圆的键合力悬空，所述键合结构中与所述未键合区域相对的一端由所述晶圆花篮的卡槽支撑；所述悬臂与所述卡槽分别位于所述晶圆花篮的内壁上相对的两侧，且所述悬臂的位置高于所述卡槽的位置；将所述晶圆花篮和所述键合结构进行整体退火处理；所述键合结构沿所述第二晶圆的所述缺陷层所在的位置完成所述薄膜晶圆和所述剩余晶圆的分离。
进一步地，所述第一晶圆还包括第一晶圆副定位边。
进一步地，所述第一晶圆的材料为硅、带氧化层的硅、蓝宝石或碳化硅；所述第二晶圆的材料为铌酸锂或钽酸锂。
进一步地，所述第二晶圆副定位边与所述第二晶圆主定位边的相对角度为90度-270度。
进一步地，所述离子注入的能量为：10千电子伏特-300千电子伏特，所述离子注入的离子剂量为1×1016个/平方厘米-1.5×1017个/平方厘米。
进一步地，所述退火处理的退火温度范围为100摄氏度-400摄氏度。
进一步地，所述第二晶圆副定位边一侧从所述第二晶圆上去除部分的弓高小于所述薄膜晶圆的倒角宽度；所述第二晶圆的倒角宽度为1.5毫米-3毫米。
进一步地，所述晶圆花篮包括多个卡槽位；每个所述卡槽位包括所述卡槽和所述悬臂；每相邻两个所述卡槽的间隙为20毫米-50毫米。
进一步地，所述第二晶圆副定位边垂直于所述第二晶圆的半径，长度为10毫米-20毫米。
进一步地，所述键合结构沿所述第二晶圆的所述缺陷层所在的位置完成所述薄膜晶圆和所述剩余晶圆的分离，包括：在重力作用下，所述键合结构沿所述第二晶圆的所述缺陷层所在的位置完成所述薄膜晶圆和所述剩余晶圆的分离。
采用上述技术方案，本发明提供的一种键合结构中的薄膜晶圆和剩余晶圆的分离方法具有如下有益效果：
通过将所述键合结构置于晶圆花篮中，所述第一晶圆位于所述第二晶圆的上方；所述未键合区域由所述晶圆花篮的悬臂支撑，所述第二晶圆中与所述未键合区域同侧的一端依靠与所述第一晶圆的键合力悬空，所述键合结构中与所述未键合区域相对的一端由所述晶圆花篮的卡槽支撑；所述悬臂与所述卡槽分别位于所述晶圆花篮的内壁上相对的两侧，且所述悬臂的位置高于所述卡槽的位置；并对所述晶圆花篮和所述键合结构进行整体退火处理；使得所述键合结构沿所述第二晶圆的所述缺陷层所在的位置完成所述薄膜晶圆和所述剩余晶圆的分离；从而避免了第一晶圆和第二晶圆之间的相对滑动对薄膜晶圆表面的损伤，从而提高了产品的质量与良率。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1为本发明实施例提供的一种键合结构中的薄膜晶圆和剩余晶圆的分离方法的流程示意图；
图2为本发明实施例中晶圆花篮的结构示意图；
图3为本发明实施例中将键合结构放入晶圆花篮后的结构示意图；
图4为本发明实施例中图3的侧视图；
图5为本发明实施例中图4的分解结构示意图；
图6为本发明实施例中薄膜晶圆和剩余晶圆分离后的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
如图1至6所示，本申请实施例提供了一种键合结构中的薄膜晶圆和剩余晶圆的分离方法，包括：
S1：获取包括第一晶圆11和第二晶圆22；
其中，所述第一晶圆11包括第一晶圆主定位边111，所述第二晶圆22包括第二晶圆副定位边222和用于与所述第一晶圆主定位边111重合的第二晶圆主定位边221；所述第一晶圆11包括未键合区域a；所述未键合区域a为在所述第二晶圆主定位边221与所述第一晶圆主定位边111重合后，所述第一晶圆11上从所述第二晶圆副定位边222伸出于重合部分b的区域；
S2：对所述第二晶圆进行离子注入，从而在所述第二晶圆22的内部形成缺陷层33；具体地，在所述第二晶圆注入面表面下一定深度形成缺陷层33；
S3：沿所述离子注入的注入面将所述第一晶圆和所述第二晶圆键合形成键合结构；键合方式可以采用亲水性键合方式或其他键合方式。
S4：如图2所示，将所述键合结构置于晶圆花篮中，所述第一晶圆11位于所述第二晶圆22的上方；所述未键合区域a由所述晶圆花篮的悬臂1支撑，所述第二晶圆22中与所述未键合区域a同侧的一端依靠与所述第一晶圆11的键合力悬空，所述键合结构中与所述未键合区域a相对的一端由所述晶圆花篮的卡槽2支撑；所述悬臂1与所述卡槽2分别位于所述晶圆花篮的内壁上相对的两侧，且所述悬臂1的位置高于所述卡槽2的位置；
S5：将所述晶圆花篮和所述键合结构进行整体退火处理；所述退火处理的退火温度范围可以为100摄氏度-400摄氏度
S6：所述键合结构沿所述第二晶圆22的所述缺陷层33所在的位置完成所述薄膜晶圆和所述剩余晶圆的分离。
本申请涉及的一种键合结构中的薄膜晶圆和剩余晶圆的分离方法，通过将所述键合结构置于晶圆花篮中，所述第一晶圆11位于所述第二晶圆22的上方；所述未键合区域a由所述晶圆花篮的悬臂1支撑，所述第二晶圆22中与所述未键合区域a同侧的一端依靠与所述第一晶圆11的键合力悬空，所述键合结构中与所述未键合区域a相对的一端由所述晶圆花篮的卡槽2支撑；所述悬臂1与所述卡槽2分别位于所述晶圆花篮的内壁上相对的两侧，且所述悬臂1的位置高于所述卡槽2的位置；并对所述晶圆花篮和所述键合结构进行整体退火处理；使得所述键合结构沿所述第二晶圆22的所述缺陷层33所在的位置完成所述薄膜晶圆和所述剩余晶圆的分离；从而避免了第一晶圆11和第二晶圆22之间的相对滑动对薄膜晶圆表面的损伤，从而提高了产品的质量与良率。
在本发明另一实施例中，所述第一晶圆11还包括第一晶圆副定位边(图中未示出)。
在本发明另一实施例中，所述第一晶圆11的材料可以为硅、带氧化层的硅、蓝宝石或碳化硅；所述第二晶圆22的材料可以为铌酸锂或钽酸锂。
在本发明另一实施例中，所述第二晶圆副定位边222与所述第二晶圆主定位边221的相对角度可以为90度-270度。
在本发明另一实施例中，所述离子注入的能量为：10千电子伏特-300千电子伏特，所述离子注入的离子剂量为1×1016个/平方厘米-1.5×1017个/平方厘米。
在本发明另一实施例中，所述第一晶圆主定位边111、所述第二晶圆副定位边222和所述第二晶圆主定位边221可以通过机械加工方式得到。应当注意所述两个晶圆上的主定位边和副定位边的切边切割方式在晶圆定向与生产上具有一定的标准，切割方式应当符合标准。特别是对于第二晶圆，常为具有各向异性性材料的晶圆，晶圆的定向本身便需要多个定位边来实现，本发明正是利用了这一点可以在实际制备过程中减少切割副定位边形成未键合区域的麻烦。
在本发明另一实施例中，所述第二晶圆副定位边222一侧从所述第二晶圆22上去除部分的弓高小于所述薄膜晶圆的倒角宽度，以保证薄膜晶圆在加工之后的完整性；其中所述第二晶圆副定位边222从晶圆上去除部分的弓高可根据所述第二晶圆副定位边222的长度计算得出。通常，所述第二晶圆22的倒角宽度为1.5毫米-3毫米，所述未键合区域在晶圆半径方向上的长度为2毫米-3毫米。
在本发明另一实施例中，所述晶圆花篮包括多个卡槽位3；每个所述卡槽位3包括所述卡槽2和所述悬臂1；由于比普通晶圆花篮增加了悬臂1，本发明实施例中所述晶圆花篮相邻两个卡槽2之间的空隙应大于普通晶圆花篮的空隙，通常可为普通花篮的1.5-3倍。具体地，本发明实施例中所述晶圆花篮中，每相邻两个所述卡槽2的间隙为20毫米-50毫米，而普通花篮的间距通常为12毫米-20毫米。
在本发明另一实施例中，所述未键合区域a的长度为2毫米-5毫米,具体长度可视所切割的小切边的宽度决定。
在本发明另一实施例中，所述第二晶圆副定位边222垂直于所述第二晶圆22的半径，长度可为10毫米-20毫米。
在本发明另一实施例中，所述键合结构沿所述第二晶圆22的所述缺陷层33所在的位置完成所述薄膜晶圆和所述剩余晶圆的分离，包括：在重力作用下，所述键合结构沿所述第二晶圆22的所述缺陷层33所在的位置完成所述薄膜晶圆和所述剩余晶圆的分离。具体地，所述第二晶圆22被分离为所述薄膜晶圆和所述剩余晶圆，所述薄膜晶圆转移至所述第一晶圆11上，所述剩余晶圆落到所述晶圆花篮卡槽上，如此，完成了所述薄膜晶圆和所述剩余晶圆的分离。
基于上述多种实施方式，下面通过一个几个具体的实施方式对本申请涉及的一种提升热释电晶圆等离子体激活均匀性的方法做出更为详细的说明。
具体实施方式一：
如图2至6所示，取两个包括第一晶圆11和第二晶圆22的键合结构，第一晶圆11为4英寸Si片，只具有一个第一晶圆主定位边111，第二晶圆22为4英寸钽酸锂晶圆，具有一个第二晶圆主定位边221和一个第二晶圆副定位边222，第二晶圆主定位边221与第二晶圆副定位边222的夹角为90°。
对第二晶圆22(钽酸锂晶圆)进行离子注入，在第二晶圆22(钽酸锂晶圆)表面层以下一定深度形成缺陷层33，然后与第一晶圆11(Si晶圆)进行键合，第一晶圆11(Si晶圆)边缘一部分从第二晶圆副定位边222(钽酸锂晶圆副定位边)处暴露出来。
用特制的晶圆花篮盛放所述键合结构，其第一晶圆11(Si晶圆)在上，第二晶圆22(钽酸锂晶圆)在下，第一晶圆11(Si晶圆)暴露于键合结构之外的部分被晶圆花篮上的悬臂1所支撑。
将晶圆花篮与键合结构进行整体退火。
退火一定时间后，第二晶圆22(钽酸锂晶圆)沿注入缺陷所在层完成剥离，一部分薄膜晶圆转移至第一晶圆11(Si晶圆)上，第二晶圆22(钽酸锂晶圆)的薄膜晶圆转移后剩下的剩余晶圆在重力作用下落于下方晶圆花篮的卡槽上，完成与薄膜晶圆的分离。
具体实施方式二：
如图2至6所示，取两个包括第一晶圆11和第二晶圆22的键合结构，第一晶圆11为4英寸Si片，只具有一个第一晶圆主定位边111，第二晶圆22为4英寸铌酸锂晶圆，具有一个第二晶圆主定位边221和一个第二晶圆副定位边222，第二晶圆主定位边221与第二晶圆副定位边222的夹角为90°。
对第二晶圆22(铌酸锂晶圆)进行离子注入，在第二晶圆22(铌酸锂晶圆)表面层以下一定深度形成缺陷层33，然后与第一晶圆11(Si晶圆)进行键合，第一晶圆11(Si晶圆)边缘一部分从第二晶圆副定位边222(铌酸锂晶圆副定位边)处暴露出来。
用特制的晶圆花篮盛放所述键合结构，其第一晶圆11(Si晶圆)，第二晶圆22(铌酸锂晶圆)在下，第一晶圆11(Si晶圆)暴露于键合结构之外的部分被晶圆花篮上的悬臂所支撑。
将晶圆花篮与键合结构进行整体退火。
退火一定时间后，第二晶圆22(铌酸锂晶圆)沿所述缺陷层33所在层完成剥离，一部分薄膜晶圆转移至第一晶圆11(Si晶圆)上，第二晶圆22(铌酸锂晶圆)的薄膜晶圆转移后剩下的剩余晶圆在重力作用下落于下方晶圆花篮的卡槽上，完成与薄膜晶圆的分离。
以上所述是本申请的优选实施例和实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。

Claims (10)

1.一种键合结构中的薄膜晶圆和剩余晶圆的分离方法，其特征在于，包括：
获取包括第一晶圆和第二晶圆；
对所述第二晶圆进行离子注入，从而在所述第二晶圆的内部形成缺陷层；
沿所述离子注入的注入面将所述第一晶圆和所述第二晶圆键合形成键合结构；
所述第一晶圆包括第一晶圆主定位边，所述第二晶圆包括第二晶圆副定位边和用于与所述第一晶圆主定位边重合的第二晶圆主定位边；
所述第一晶圆包括未键合区域；所述未键合区域为在所述第二晶圆主定位边与所述第一晶圆主定位边重合后，所述第一晶圆上从所述第二晶圆副定位边伸出于重合部分的区域；
将所述键合结构置于晶圆花篮中，所述第一晶圆位于所述第二晶圆的上方；所述未键合区域由所述晶圆花篮的悬臂支撑，所述第二晶圆中与所述未键合区域同侧的一端依靠与所述第一晶圆的键合力悬空，所述键合结构中与所述未键合区域相对的一端由所述晶圆花篮的卡槽支撑；所述悬臂与所述卡槽分别位于所述晶圆花篮的内壁上相对的两侧，且所述悬臂的位置高于所述卡槽的位置；
将所述晶圆花篮和所述键合结构进行整体退火处理；
所述键合结构沿所述第二晶圆的所述缺陷层所在的位置完成所述薄膜晶圆和所述剩余晶圆的分离。
2.根据权利要求1所述的键合结构中的薄膜晶圆和剩余晶圆的分离方法，其特征在于，所述第一晶圆还包括第一晶圆副定位边。
3.根据权利要求1所述的键合结构中的薄膜晶圆和剩余晶圆的分离方法，其特征在于，所述第一晶圆的材料为硅、带氧化层的硅、蓝宝石或碳化硅；所述第二晶圆的材料为铌酸锂或钽酸锂。
4.根据权利要求1所述的键合结构中的薄膜晶圆和剩余晶圆的分离方法，其特征在于，所述第二晶圆副定位边与所述第二晶圆主定位边的相对角度为90度-270度。
5.根据权利要求1所述的键合结构中的薄膜晶圆和剩余晶圆的分离方法，其特征在于，所述离子注入的能量为：10千电子伏特-300千电子伏特，所述离子注入的离子剂量为1×1016个/平方厘米-1.5×1017个/平方厘米。
6.根据权利要求1所述的键合结构中的薄膜晶圆和剩余晶圆的分离方法，其特征在于，所述退火处理的退火温度范围为100摄氏度-400摄氏度。
7.根据权利要求1所述的键合结构中的薄膜晶圆和剩余晶圆的分离方法，其特征在于，所述第二晶圆副定位边一侧从所述第二晶圆上去除部分的弓高小于所述薄膜晶圆的倒角宽度；所述第二晶圆的倒角宽度为1.5毫米-3毫米。
8.根据权利要求1所述的键合结构中的薄膜晶圆和剩余晶圆的分离方法，其特征在于，所述晶圆花篮包括多个卡槽位；每个所述卡槽位包括所述卡槽和所述悬臂；每相邻两个所述卡槽的间隙为20毫米-50毫米。
9.根据权利要求1所述的键合结构中的薄膜晶圆和剩余晶圆的分离方法，其特征在于，所述第二晶圆副定位边垂直于所述第二晶圆的半径，长度为10毫米-20毫米。
10.根据权利要求1所述的键合结构中的薄膜晶圆和剩余晶圆的分离方法，其特征在于，所述键合结构沿所述第二晶圆的所述缺陷层所在的位置完成所述薄膜晶圆和所述剩余晶圆的分离，包括：在重力作用下，所述键合结构沿所述第二晶圆的所述缺陷层所在的位置完成所述薄膜晶圆和所述剩余晶圆的分离。
CN202011323060.9A 2020-11-23 2020-11-23 一种键合结构中的薄膜晶圆和剩余晶圆的分离方法 Pending CN112420512A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011323060.9A CN112420512A (zh) 2020-11-23 2020-11-23 一种键合结构中的薄膜晶圆和剩余晶圆的分离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011323060.9A CN112420512A (zh) 2020-11-23 2020-11-23 一种键合结构中的薄膜晶圆和剩余晶圆的分离方法

Publications (1)

Publication Number Publication Date
CN112420512A true CN112420512A (zh) 2021-02-26

Family

ID=74778347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011323060.9A Pending CN112420512A (zh) 2020-11-23 2020-11-23 一种键合结构中的薄膜晶圆和剩余晶圆的分离方法

Country Status (1)

Country Link
CN (1) CN112420512A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115775754A (zh) * 2022-11-23 2023-03-10 杭州邦齐州科技有限公司 一种键合分离治具及其分离方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072072A (ja) * 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2011151267A (ja) * 2010-01-22 2011-08-04 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法
CN103165625A (zh) * 2011-12-15 2013-06-19 电力集成公司 用于制造半导体器件的复合晶圆
CN108336219A (zh) * 2018-03-15 2018-07-27 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072072A (ja) * 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2011151267A (ja) * 2010-01-22 2011-08-04 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法
CN103165625A (zh) * 2011-12-15 2013-06-19 电力集成公司 用于制造半导体器件的复合晶圆
CN108336219A (zh) * 2018-03-15 2018-07-27 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115775754A (zh) * 2022-11-23 2023-03-10 杭州邦齐州科技有限公司 一种键合分离治具及其分离方法
CN115775754B (zh) * 2022-11-23 2023-07-14 杭州邦齐州科技有限公司 一种键合分离治具及其分离方法

Similar Documents

Publication Publication Date Title
JP5926527B2 (ja) 透明ｓｏｉウェーハの製造方法
CN110785833A (zh) 半导体装置的制造方法及晶片粘合结构体
KR102654904B1 (ko) 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판
CN110291626B (zh) 在离子注入步骤期间掩蔽供体衬底的边缘处的区
JP5802436B2 (ja) 貼り合わせウェーハの製造方法
CN112420512A (zh) 一种键合结构中的薄膜晶圆和剩余晶圆的分离方法
JP3274190B2 (ja) 半導体エピタキシャル基板の製造方法
US7452584B2 (en) Method of increasing the area of a useful layer of material transferred onto a support
EP2461359B1 (en) Method for forming substrate with insulating buried layer
KR102640296B1 (ko) AlN 재질의 단결정 층을 제조하는 방법 및 AlN 재질의 단결정 층의 에피택셜 성장을 위한 기판
TW202044391A (zh) 處理裝置及處理方法
JP4102040B2 (ja) Ｓｏｉウェーハの製造方法およびウェーハ分離治具
JP7398242B2 (ja) 基板処理方法及び基板処理システム
JP2006100406A (ja) Ｓｏｉウェーハの製造方法
JP2008263010A (ja) Ｓｏｉ基板の製造方法
TW200409282A (en) A method of increasing the area of a useful layer of material transferred onto a support
CN111954730A (zh) GaAs材料单晶层的制造方法和外延生长GaAs材料单晶层的衬底
US20230395423A1 (en) Method for producing support substrate for bonded wafer, and support substrate for bonded wafer
KR0180622B1 (ko) 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조 방법 및 이 방법에 의해 제조되는 soi 웨이퍼
KR102636121B1 (ko) Pzt 재질의 결정 층을 제조하는 방법 및 pzt 재질의 결정 층의 에피택셜 성장을 위한 기판
JP2018182144A (ja) 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ
TW202347911A (zh) 疊層基板之製造方法及基板處理裝置
JP2005079388A (ja) 貼り合わせウェーハの分離方法及び分離装置
KR20230154934A (ko) 적층 기판의 제조 방법 및 기판 처리 장치
TW202336844A (zh) 用於製作在底材上包含至少兩個鋪片之結構之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220222

Address after: 201800 J, floor 3, building 8, No. 55, Huiyuan Road, Jiading District, Shanghai

Applicant after: Shanghai Xinsi polymer semiconductor Co.,Ltd.

Address before: No.5 building, no.865 Changning Road, Changning District, Shanghai 200050

Applicant before: Shanghai new Micro Technology Group Co.,Ltd.

Applicant before: Shanghai Institute of microsystems and information technology, Chinese Academy of Sciences

TA01 Transfer of patent application right