CN110767628B - 半导体器件和半导体器件的制作方法 - Google Patents

半导体器件和半导体器件的制作方法 Download PDF

Info

Publication number
CN110767628B
CN110767628B CN201911052395.9A CN201911052395A CN110767628B CN 110767628 B CN110767628 B CN 110767628B CN 201911052395 A CN201911052395 A CN 201911052395A CN 110767628 B CN110767628 B CN 110767628B
Authority
CN
China
Prior art keywords
layer
substrate
metal layer
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911052395.9A
Other languages
English (en)
Other versions
CN110767628A (zh
Inventor
庄秉翰
林科闯
邱宗德
魏鸿基
王勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN201911052395.9A priority Critical patent/CN110767628B/zh
Publication of CN110767628A publication Critical patent/CN110767628A/zh
Application granted granted Critical
Publication of CN110767628B publication Critical patent/CN110767628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

本申请实施例提供一种半导体器件和半导体器件的制作方法，该半导体器件包括一衬底，该衬底的一侧制作形成有接地盘金属层，该衬底对应接地盘金属层的位置处开设有贯穿衬底以暴露出接地盘金属层的通孔。在衬底远离接地盘金属层的一侧以及通孔的孔壁形成有背面金属层，其中，背面金属层包括掺杂有钻石颗粒和铜的复合镀层。由于钻石颗粒和铜构成的复合镀层具有高热传导特性，能有效将器件内部热能传导至封装体散热板上，有效降低器件的热阻与器件表面温度，稳定器件性能。

Description

半导体器件和半导体器件的制作方法
技术领域
本申请涉及半导体器件技术领域，具体而言，涉及一种半导体器件和半导体器件的制作方法。
背景技术
化合物半导体，例如砷化镓、磷化铟、氮化镓、砷化铟等，由于器件要求较高的电流增益与效能，容易产生较大热量，因此，如何降低器件热阻以及增加其整体散热能力尤为重要。为此，一般在器件的背面制作具有高热传导特性的材料，以降低器件在高瓦数驱动下因产生的热量而导致的电流衰退现象。
现有技术中，常采用在芯片背面制作铜层或者金层以实现器件的散热，但是采用金作为背面金属层存在成本较高的缺陷，而采用铜作为背面金属层，由于铜的热传导特性的限制，当环境温度升高时，晶体管中的热不能快速排放时将会影响其器件特性。
发明内容
本申请的目的包括，例如，提供了一种半导体器件和半导体器件的制作方法，其能够提高器件的散热能力，降低器件的热阻与器件表面温度。
本申请的实施例可以这样实现：
第一方面，本申请实施例提供一种半导体器件，包括：
衬底，其中，所述衬底的一侧制作形成有接地盘金属层，所述衬底对应所述接地盘金属层的位置处开设有贯穿所述衬底以暴露出所述接地盘金属层的通孔；
基于所述衬底远离所述接地盘金属层的一侧以及所述通孔的孔壁制作形成的背面金属层，其中，所述背面金属层包括掺杂有钻石颗粒和铜的复合镀层。
在可选的实施方式中，所述背面金属层还包括：
基于所述衬底远离所述接地盘金属层的一侧以及所述通孔的孔壁制作形成的黏合层；
在所述黏合层上通过溅射工艺制作形成的种子层；
基于所述种子层的远离所述黏合层的一侧电镀形成的Au层，其中，所述复合镀层形成于所述Au层的远离所述种子层的一侧。
在可选的实施方式中，所述复合镀层由包括钻石颗粒和铜离子的电镀液并基于所述Au层电镀形成，其中，所述钻石颗粒在所述复合镀层中的组分占比为20％-50％，且所述钻石颗粒的粒子大小为0.1um-5um。
在可选的实施方式中，所述种子层由材料金组成。
在可选的实施方式中，所述种子层的厚度为0.05um-0.5um，所述Au层的厚度为0.2um-5um。
在可选的实施方式中，所述黏合层由钛钨、钯、氮化钽及氮化钛中的任意一种与镍钒共同构成。
在可选的实施方式中，所述复合镀层的厚度为0.2um-10um。
第二方面，本申请实施例提供一种半导体器件的制作方法，所述方法包括：
提供一衬底，其中，所述衬底的一侧制作形成有接地盘金属层；
在所述衬底对应所述接地盘金属层的位置处开设贯穿所述衬底的通孔，以暴露出所述接地盘金属层；
在所述衬底远离所述接地盘金属层的一侧以及所述通孔的孔壁制作形成背面金属层，其中，所述背面金属层包括掺杂有钻石颗粒和铜的复合镀层。
在可选的实施方式中，所述背面金属层还包括黏合层、种子层以及Au层，所述在所述衬底远离所述接地盘金属层的一侧以及所述通孔的孔壁制作形成背面金属层的步骤，包括：
基于所述衬底远离所述接地盘金属层的一侧以及所述通孔的孔壁制作形成黏合层；
在所述黏合层上通过溅射工艺制作形成种子层；
基于所述种子层的远离所述黏合层的一侧电镀形成Au层；
在所述Au层的远离所述种子层的一侧电镀形成所述复合镀层。
在可选的实施方式中，所述在所述Au层的远离所述种子层的一侧电镀形成所述复合镀层的步骤，包括：
提供含铜离子的电镀液，将钻石颗粒添加至所述电镀液中；
在所述电镀液中通入电流进行电镀，形成掺杂所述钻石颗粒和所述铜离子的复合镀层并电镀于所述Au层的远离所述种子层的一侧。
本申请实施例的有益效果包括，例如：
本申请实施例提供一种半导体器件和半导体器件的制作方法，该半导体器件包括一衬底，该衬底的一侧制作形成有接地盘金属层，该衬底对应接地盘金属层的位置处开设有贯穿衬底以暴露出接地盘金属层的通孔。在衬底远离接地盘金属层的一侧以及通孔的孔壁形成有背面金属层，其中，背面金属层包括掺杂有钻石颗粒和铜的复合镀层。由于钻石颗粒和铜构成的复合镀层具有高热传导特性，因此，能有效将器件内部热能传导至封装体散热板上，有效降低器件的热阻与器件表面温度，稳定器件性能。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的半导体器件的层级结构图；
图2为图1中部位A的局部放大示意图；
图3-图11为本申请实施例提供的制备半导体器件的方法中各个步骤所形成的器件结构示意图；
图12为本申请实施例提供半导体器件的制作方法的流程图。
图标：10-衬底；101-通孔；20-接地盘金属层；30-支撑结构；40-键合材料；50-背面金属层；501-黏合层；502-种子层；503-Au层；504-复合镀层；60-防氧化层；70-切割胶带。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
请结合参阅图1和图2，本申请实施例提供的半导体器件，基于完成正面制程的半导体晶片的基础上，进行背面金属的制作而成。该半导体器件包括一衬底10。该衬底10为已完成正面制程的半导体晶片，该衬底10可为砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、砷化铟(InAs)等Ⅲ-Ⅴ族化合物半导体层。在进行切割之前，在该衬底10的一侧一般制作有多个接地盘金属层20，多个接地盘金属层20在衬底10的一侧可呈多行多列排布，每相邻两个接地盘金属层20之间间隔一定距离。本实施例中，在经过切割之后获得的半导体器件的一侧包括一接地盘金属层20，本实施例后续将对半导体器件的切割工艺进行详细介绍。
请结合参阅图3-图7，在所述衬底10对应接地盘金属层20的位置处开设有贯穿所述衬底10以暴露出所述接地盘的通孔101。本实施例中，具体可通过以下方式制备形成所述通孔101。
在所提供的如图3中所示的衬底10的基础上进行通孔101制备。由于化合物半导体晶片的材料容易脆裂，因此，在进行化合物半导体晶片的背面金属制程时，可将衬底10置于支撑结构30上，以进行后续的制程工艺。
可在衬底10设置接地盘金属层20的一侧涂覆键合材料40，并将衬底10以正面向下的方式贴合于提供的支撑结构30上。其中，支撑结构30的尺寸可大于或等于衬底10的尺寸，支撑结构30可采用利用蓝宝石或玻璃等材质制成。键合材料40可以是含松香类的液态蜡等，当然也可以采用其他的键合材料40，在本实施例中不作具体限制。
在将衬底10贴合于支撑结构30时，可利用高温加热的方式以软化液态蜡后，再将衬底10与支撑结构30贴合，贴合完成之后，经过一段时间的冷却以将衬底10完全稳固地贴合至支撑结构30上，如图5中所示。
随着对半导体器件尺寸上的不断的高的要求，在本实施例中，在将衬底10贴合至支撑结构30上之后，可对衬底10的远离接地盘金属层20的一侧进行研磨，以减薄衬底10的厚度，例如可利用砂轮机械对衬底10进行研磨。研磨减薄后的衬底10的厚度可为50um-200um。研磨后的器件结构图可如图6所示。
研磨减薄衬底10之后，可对衬底10进行湿蚀刻，以消除衬底10在研磨时产生的应力，且降低研磨后衬底10表面的粗糙度。本实施例中，对衬底10进行湿蚀刻的厚度可为3um-50um。
请参阅图7，接着，可基于衬底10制备形成通孔101，制备的通孔101可为多个，各个通孔101可分别与各个接地盘金属层20对应。可通过对衬底10进行刻蚀以形成通孔101，例如干法刻蚀或湿法刻蚀。具体地，首先可在衬底10的远离接地盘金属层20的一侧涂覆光刻胶，再对接地盘金属层20对应的位置处的光刻胶进行曝光显影，暴露出部分衬底10，即为刻蚀形成通孔101的区域。基于该曝光显影出的区域对衬底10进行刻蚀，以制备贯穿衬底10的通孔101。其中，对衬底10的刻蚀截止至接地盘金属层20的表面，以暴露出接地盘金属层20。
在通孔101形成之后，可利用湿法工艺去除衬底10表面的光刻胶，例如，可采用NMP(N-甲基吡咯烷酮)、EKC(一种蚀刻后残留物去除液)等去胶液去除光刻胶。
在上述基础上，请再次参阅图1和图2，本实施例所提供的半导体器件中，在所述衬底10远离接地盘金属层20的一侧以及所述通孔101的孔壁制作形成有背面金属层50，其中，该背面金属层50包括掺杂有钻石颗粒和铜的复合镀层504。由于钻石颗粒和铜构成的复合镀层504，具有高热传导特性，因此，能有效将器件内部热能传导至封装体散热板上，有效降低器件的热阻与器件表面温度，稳定器件性能。
本实施例中，所述背面金属层50还包括基于所述衬底10远离所述接地盘金属层20的一侧以及所述通孔101的孔壁制作形成的黏合层501、在所述黏合层501上通过溅射工艺制作形成的种子层502、基于所述种子层502的远离所述黏合层501的一侧电镀形成的Au层503，其中，所述复合镀层504形成于所述Au层503的远离所述种子层502的一侧。
以下将对背面金属层50的制作过程进行详细介绍：
请参阅图8，在本实施例中，在衬底10远离接地盘金属层20的一侧以及通孔101的孔壁上形成黏合层501以及种子层502，首先，可基于衬底10远离接地盘金属层20的一侧以及通孔101的孔壁上通过溅射工艺沉积形成黏合层501，该黏合层501可以由钛钨、钯、氮化钽及氮化钛中的任意一种与镍钒共同构成。其中，镍钒可由质量分数为90％-97％的镍以及质量分数为3％-10％的钒构成。形成的镍钒的厚度可为0.03um-0.2um。钛钨、钯、氮化钽、氮化钛的厚度可为0.02um-0.1um。
接着，在黏合层501上通过溅射工艺沉积形成种子层502，该种子层502可由材料金组成。该种子层502的厚度可为0.05um-0.5um。
请参阅图8，在上述基础上，首先可在种子层502的基础上通过电镀工艺电镀形成Au层503，该Au层503的厚度可为0.2um-5um。再通过复合电镀技术在Au层503上电镀，形成掺杂有钻石颗粒以及铜的复合镀层504。该复合镀层504的厚度为0.2um-10um。复合镀层504可通过通孔101与器件正面的接地盘金属层20实现电接触及热接触，在对器件进行封装后，能有效将器件内部热能传导至封装体散热板上，有效降低器件的热阻与器件表面温度，进而稳定器件性能。
复合电镀通过金属电沉积的方法，可以让一种或多种不溶性的固体颗粒，例如让钻石颗粒与电镀金属粒子共同沉积且均匀地埋覆到金属镀层中，形成的特殊镀层即为复合镀层504。
具体地，本实施例中，可提供含铜离子的电镀液，例如硫酸铜。将钻石颗粒添加至电镀液中，钻石颗粒具有良好导热性能。本实施例中，采用钻石颗粒与铜形成复合镀层504。在添加有钻石颗粒的电镀液中通入电流进行电镀，形成掺杂有钻石颗粒和铜离子的复合镀层504并电镀于Au层503上。
其中，在电镀过程中，镀层金属及钻石颗粒作为阳极，待镀的晶片作为阴极，通过直流脉冲电流，作为阳极端的镀层金属产生氧化反应后放出电子，而阴极端得到电子后产生还原反应后进行金属沉积，在沉积的过程中，钻石颗粒包覆于金属中，形成复合镀层504沉积于晶片上。
本实施例中，复合镀层504中钻石颗粒的占比可通过改变钻石颗粒在电镀液中的占比，或者是改变电流的强度以影响电子迁移的快慢，或者是改变电镀液的流速大小以影响沉积速度等来控制。
可选地，钻石颗粒在复合镀层504中的组分占比为20％-50％，钻石颗粒的粒子大小可为0.1um-5um。
以下表1示例性示出了钻石、金、铜以及钻石和铜构成的复合材料之间的各项性能系数的比对，从比对数据可以看出，钻石和铜构成的复合材料的热膨胀系数比铜的热膨胀系数小2-3倍，热传导系数大约是铜的2倍，可见，钻石和铜构成的复合材料具有良好的导热性能。
本实施例中，采用掺杂钻石颗粒和铜的复合镀层504作为背面金属层50，相比现有技术中采用金或铜作为背面金属层50而言，可在不影响器件特性的基础上，大幅度提升器件散热性能、具有更低的热膨胀系数，能与非金属材料具有更高的匹配度。
表1
材料 钻石 金 铜 钻/铜
密度(g/cm<sup>3</sup>) 3.52 19.32 8.9 4
热膨胀系数(10<sup>-6</sup>/K) 1.1 14.2 17 6
热传导系数(W/mK) 2000 317 401 800
导电率(％) 0 73.4 103 20-80
请结合参阅图1和图9，本实施例中，为了避免复合镀层504中铜被氧化而引起性能改变，在复合镀层504上通过溅射工艺形成有防氧化层60，该防氧化层60可由钛钨、钯、氮化钽及氮化钛+金中的任意一种与镍钒共同构成。其中，该防氧化层60中的镍钒厚度可为0.03um-0.2um，钛钨、钯、氮化钽、氮化钛的厚度可为0.02um-0.1um，金的厚度可为0.05um-0.5um。
由于在电镀形成复合镀层504时容易形成内部应力，影响性能内部稳定性。因此，在本实施例中，为了降低复合镀层504电镀时形成的应力，可使用高温烘烤的方式来消除铜金属生成时的应力。可选地，高温烘烤的温度可为80℃-200℃，高温烘烤的时长可为30分钟-120分钟。
通过以上过程即可完成化合物半导体器件的背面金属层50制程，在实际实施时，还需将统一制备的器件切割为独立的小芯片以投入使用，即形成本实施例所提供的如图1所示的半导体器件。现有技术中一般是采用先在芯片上形成切割道，再对应切割道的位置将芯片切割成多个小芯片。这种方式中，形成切割道需要黄光制程以及金属的化学蚀刻等步骤，过程繁琐。
为了避免现有技术中的上述不足，本实施例中，采用激光划片的方式直接对晶片进行切割。
具体地，首先将完成背面金属层50制作的器件从支撑结构30上卸载下来(如图10所示)，可利用高温软化键合材料40，以将器件与支撑结构30分离。再采用溶剂对器件表面的键合材料40进行清洗。对得到的化合物半导体器件进行良品率测试之后，可对器件进行激光划片处理以将器件切割成分立的小芯片，以便于后续的封装流程。
可将化合物半导体器件正面朝上，即设置接地盘金属层20的一侧朝上，将底部黏贴于切割胶带70上，如图11所示。基于器件衬底10的表面进行激光扫描，以将每相邻两个接地盘金属层20各自所对应的衬底10以及背面金属层50切割分离开，成为独立的晶粒。
在采用激光划片机进行激光划片时，可将激光聚焦在器件衬底10表面，激光入射的角度垂直于衬底10表面。首先，进行第一次激光扫描，以对衬底10形成切割深度为衬底10厚度的40％-60％的切割槽。第一次激光扫描时，可分别沿第一方向和第二方向对衬底10进行扫描，在第一方向和第二方向上分别形成多道切割槽，第一方向和第二方向相互垂直。
再沿着第一次激光扫描时形成的切割槽的路径进行第二次扫描以将衬底10背面金属层50完全分离开来，将每个接地盘金属层20对应的下方器件分割为独立的小芯片，即本实施例提供的半导体器件。其中，激光划片时，激光划片机的移动速度可为100mm/s-400mm/s，激光的功率可为2.0W-6.5W。
应当理解，在其它可能的实施方式中，也可对衬底10进行一次激光扫描完成器件的切割，具体地在本实施例中不作限制。
激光划片后，可利用溶液浸泡切割后的小芯片以消除激光划片时产生的应力。采用的溶液可为氨水、过氧化氢等水溶液，浸泡的时长可为20秒-150秒。
含铜的背面金属层50在经过浸泡后，可能会出现铜物质析出沾覆在芯片表面的现象，因此，在本实施例中，可使用酸洗清洁浸泡后的芯片，该酸洗可为含盐酸的水溶液，比率可为1:1-1:10，清洗浸泡的时长可为10秒-60秒。
经过清洗并干燥后，整个化合物半导体器件的切割工艺即完成，获得的晶粒可进行后续的封装工艺流程。
此外，请参阅图12，本申请另一实施例还提供一种半导体器件的制作方法，该半导体器件的制作方法用于制作形成上述任一实现方式中的半导体器件，应当理解，在其它实施例中，本实施例的半导体器件的制作方法其中部分步骤的顺序可以根据实际需要相互交换，或者其中的部分步骤也可以省略或删除。该半导体器件的制作方法包括以下步骤：
步骤S110，提供一衬底10，其中，所述衬底10的一侧制作形成有接地盘金属层20。
步骤S120，在所述衬底10对应所述接地盘金属层20的位置处开设贯穿所述衬底10的通孔101，以暴露出所述接地盘金属层20。
步骤S130，在所述衬底10远离所述接地盘金属层20的一侧以及所述通孔101的孔壁制作形成背面金属层50，其中，所述背面金属层50包括掺杂有钻石颗粒和铜的复合镀层504。
作为一种可能的实施方式，所述背面金属层50还包括黏合层501、种子层502以及Au层503，所述在所述衬底10远离所述接地盘金属层20的一侧以及所述通孔101的孔壁制作形成背面金属层50的步骤，包括：
基于所述衬底10远离所述接地盘金属层20的一侧以及所述通孔101的孔壁制作形成黏合层501；
在所述黏合层501上通过溅射工艺制作形成种子层502；
基于所述种子层502的远离所述黏合层501的一侧电镀形成Au层503；
在所述Au层503的远离所述种子层502的一侧电镀形成所述复合镀层504。
在一种可能的实现方式中，所述在在所述Au层503的远离所述种子层502的一侧电镀形成所述复合镀层504的步骤，包括：
提供含铜离子的电镀液，将钻石颗粒添加至所述电镀液中；
在所述电镀液中通入电流进行电镀，形成掺杂所述钻石颗粒和所述铜离子的复合镀层504并电镀于所述Au层503的远离所述种子层502的一侧。
可以理解，本实施例中的半导体器件的制作方法的相关特征可参照上述实施例的半导体器件的相关描述，本实施例在此不再赘述。
综上所述，本申请实施例提供一种半导体器件和半导体器件的制作方法，该半导体器件包括一衬底10，该衬底10的一侧制作形成有接地盘金属层20，该衬底10对应接地盘金属层20的位置处开设有贯穿衬底10以暴露出接地盘金属层20的通孔101。在衬底10远离接地盘金属层20的一侧以及通孔101的孔壁形成有背面金属层50，其中，背面金属层50包括掺杂有钻石颗粒和铜的复合镀层504。由于钻石颗粒和铜构成的复合镀层504，具有高热传导特性，因此，能有效将器件内部热能传导至封装体散热板上，有效降低器件的热阻与器件表面温度，稳定器件性能。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种半导体器件，其特征在于，包括：
衬底，其中，所述衬底的一侧制作形成有接地盘金属层，所述衬底对应所述接地盘金属层的位置处开设有贯穿所述衬底以暴露出所述接地盘金属层的通孔；
基于所述衬底远离所述接地盘金属层的一侧以及所述通孔的孔壁制作形成的背面金属层，其中，所述背面金属层包括掺杂有钻石颗粒和铜的复合镀层；
在制作所述复合镀层时，使用高温烘烤的方式消除金属生成时的应力，所述高温烘烤的温度为80℃-200℃；
所述背面金属层还包括：
基于所述衬底远离所述接地盘金属层的一侧以及所述通孔的孔壁制作形成的黏合层；
在所述黏合层上通过溅射工艺制作形成的种子层；
基于所述种子层的远离所述黏合层的一侧电镀形成的Au层，其中，所述复合镀层形成于所述Au层的远离所述种子层的一侧；
所述复合镀层由包括钻石颗粒和铜离子的电镀液并基于所述Au层电镀形成，其中，所述钻石颗粒在所述复合镀层的组分占比为20％-50％，且所述钻石颗粒的粒子大小为0.1um-5um。
2.根据权利要求1所述的半导体器件，其特征在于，所述种子层由材料金组成。
3.根据权利要求1所述的半导体器件，其特征在于，所述种子层的厚度为0.05um-0.5um，所述Au层的厚度为0.2um-5um。
4.根据权利要求1所述的半导体器件，其特征在于，所述黏合层由钛钨、钯、氮化钽及氮化钛中的任意一种与镍钒共同构成。
5.根据权利要求1所述的半导体器件，其特征在于，所述复合镀层的厚度为0.2um-10um。
6.一种半导体器件的制作方法，其特征在于，所述方法包括：
提供一衬底，其中，所述衬底的一侧制作形成有接地盘金属层；
在所述衬底对应所述接地盘金属层的位置处开设贯穿所述衬底的通孔，以暴露出所述接地盘金属层；
在所述衬底远离所述接地盘金属层的一侧以及所述通孔的孔壁制作形成背面金属层，其中，所述背面金属层包括掺杂有钻石颗粒和铜的复合镀层；
在制作所述复合镀层时，使用高温烘烤的方式消除金属生成时的应力，所述高温烘烤的温度为80℃-200℃；
所述背面金属层还包括黏合层、种子层以及Au层，所述在所述衬底远离所述接地盘金属层的一侧以及所述通孔的孔壁制作形成背面金属层的步骤，包括：
基于所述衬底远离所述接地盘金属层的一侧以及所述通孔的孔壁制作形成黏合层；
在所述黏合层上通过溅射工艺制作形成种子层；
基于所述种子层的远离所述黏合层的一侧电镀形成Au层；
在所述Au层的远离所述种子层的一侧电镀形成所述复合镀层；
所述在所述Au层的远离所述种子层的一侧电镀形成所述复合镀层的步骤，包括：
提供含铜离子的电镀液，将钻石颗粒添加至所述电镀液中；
在所述电镀液中通入电流进行电镀，形成掺杂所述钻石颗粒和所述铜离子的复合镀层并电镀于所述Au层的远离所述种子层的一侧，其中，所述钻石颗粒在所述复合镀层的组分占比为20％-50％，且所述钻石颗粒的粒子大小为0.1um-5um。
CN201911052395.9A 2019-10-31 2019-10-31 半导体器件和半导体器件的制作方法 Active CN110767628B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911052395.9A CN110767628B (zh) 2019-10-31 2019-10-31 半导体器件和半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911052395.9A CN110767628B (zh) 2019-10-31 2019-10-31 半导体器件和半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN110767628A CN110767628A (zh) 2020-02-07
CN110767628B true CN110767628B (zh) 2021-09-07

Family

ID=69335220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911052395.9A Active CN110767628B (zh) 2019-10-31 2019-10-31 半导体器件和半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN110767628B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767604B (zh) * 2019-10-31 2022-03-18 厦门市三安集成电路有限公司 化合物半导体器件和化合物半导体器件的背面铜制程方法
CN114908390A (zh) * 2022-05-11 2022-08-16 甬矽半导体(宁波)有限公司 一种布线层制作方法与半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683568A (zh) * 2011-03-17 2012-09-19 英志企业股份有限公司 具散热特性的导热复合基板及其制造方法
CN106098547A (zh) * 2016-06-20 2016-11-09 中山德华芯片技术有限公司 采用电化学工艺制作GaAs MMIC背面通孔的方法
CN107579032A (zh) * 2017-07-27 2018-01-12 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683568A (zh) * 2011-03-17 2012-09-19 英志企业股份有限公司 具散热特性的导热复合基板及其制造方法
CN106098547A (zh) * 2016-06-20 2016-11-09 中山德华芯片技术有限公司 采用电化学工艺制作GaAs MMIC背面通孔的方法
CN107579032A (zh) * 2017-07-27 2018-01-12 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法

Also Published As

Publication number Publication date
CN110767628A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
US10446440B2 (en) Semiconductor devices comprising nickel— and copper—containing interconnects
CN110767628B (zh) 半导体器件和半导体器件的制作方法
CN109920757B (zh) 一种提高化合物半导体器件可靠性能的背段工艺
JP2004228392A (ja) 半導体装置の製造方法および半導体モジュールの製造方法
US11264231B2 (en) Method for manufacturing backside metalized compound semiconductor wafer
US6596635B1 (en) Method for metallization of a semiconductor substrate
JPWO2007060837A1 (ja) 半導体装置の製造方法
US10438921B2 (en) Method for direct bonding with self-alignment using ultrasound
US20240087877A1 (en) Backside metallized compound semiconductor device and method for manufacturing the same
US20090026486A1 (en) Nitride based compound semiconductor light emitting device and method of manufacturing the same
US9065032B2 (en) Method for manufacturing light-emitting element, and light-emitting element
JP2003158097A (ja) 半導体装置及びその製造方法
JP2013058707A (ja) 半導体発光素子の製造方法
CN111082308A (zh) 一种免焊料高导热半导体衬底及其制备方法
CN111216034B (zh) 一种半导体器件及其制作方法
JP3340648B2 (ja) 半導体装置の電極形成方法
CN108565672A (zh) 一种半导体激光器热沉的制备方法
CN103811991B (zh) 一种提高半导体激光器芯片散热效率的方法
JP7168280B2 (ja) 半導体装置、および、半導体チップの搭載方法
JPH0846042A (ja) バイアホールの形成方法
CN107068541A (zh) 一种外延缺陷的处理方法
CN104617086A (zh) 一种并联结构的集成led芯片及其生产方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant