CN107068541A - 一种外延缺陷的处理方法 - Google Patents

一种外延缺陷的处理方法 Download PDF

Info

Publication number
CN107068541A
CN107068541A CN201611195266.1A CN201611195266A CN107068541A CN 107068541 A CN107068541 A CN 107068541A CN 201611195266 A CN201611195266 A CN 201611195266A CN 107068541 A CN107068541 A CN 107068541A
Authority
CN
China
Prior art keywords
layer
epitaxy defect
etch stop
stop layers
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611195266.1A
Other languages
English (en)
Inventor
刘冠洲
毕京锋
李明阳
宋明辉
李森林
陈文浚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Sanan Optoelectronics Co Ltd
Original Assignee
Tianjin Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Sanan Optoelectronics Co Ltd filed Critical Tianjin Sanan Optoelectronics Co Ltd
Priority to CN201611195266.1A priority Critical patent/CN107068541A/zh
Publication of CN107068541A publication Critical patent/CN107068541A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种外延缺陷的处理方法，包括以下步骤：将所述外延片表面的外延缺陷的凸起部分采用物理方法破坏，形成凹陷；准备一临时衬底，在其上制备至少一层腐蚀截止层作为键合层；将所述外延片与临时衬底进行键合，使所述外延片表面的键合层与临时衬底表面的腐蚀截止层接合；去除临时衬底；采用退火和胶带粘拉等物理方法破坏凹陷处的腐蚀截止层，露出腐蚀截止层下的外延层；用湿法腐蚀的方法腐蚀上述露出的外延层；去除剩余的腐蚀截止层。

Description

一种外延缺陷的处理方法
技术领域
本发明涉及一种外延缺陷的处理方法，属半导体器件与工艺技术领域。
背景技术
化学气相沉积方法例如金属有机化学气相沉积（MOCVD）在LED与多结太阳电池等领域的应用非常广泛。LED与多结太阳电池的外延层均具由多个薄层组成。以发展最为成熟的Ge/In0.01GaAs/GaInP三结电池为例，其外延过程是在Ge衬底上MOCVD生长In0.01GaAs中电池和GaInP顶电池，每一结电池都具有窗口层、发射区、基区、背场层多层外延结构，同时子电池之间还有隧穿结层。
在化学气相沉积的过程中，外延片表面很难保证绝对的洁净，经常会有颗粒杂质等异物掉落到外延片表面，我们称之为外延掉点现象。在后续的外延生长过程中，有时外延掉点会被后续生长的外延层层层覆盖，最后形成外延片表面的凸起，有时外延掉点附近的外延生长过程较慢或无法生长外延层，使得外延掉点处形成凹陷。由于掉点覆盖了原有的外延表面，在掉点处生长的外延层的晶体质量会变得比较差，原子排列变得杂乱无章，更接近于非晶的状态。
而对LED器件与光伏器件等光电器件来说，其外延层的晶体质量非常重要。晶体质量差会导致所外延生长的半导体材料的非辐射复合几率变高。对光伏器件来说，会导致并联电阻变小，漏电增大，填充因子或开路电压性能恶化。对LED器件来说，会导致器件的内部漏电变大，内量子效率降低，发光亮度下降。
发明内容
为解决上述技术问题，本发明公开了一种外延缺陷的处理方法，包括以下步骤：（1）提供一外延片，具有多层不同半导体材料的外延层，其表面具有外延缺陷部位；（2）将所述外延片表面的外延缺陷部位采用物理方法破坏，形成凹陷；（3）准备一临时衬底，在其上制备至少一层腐蚀截止层作为键合层；（4）将所述外延片与临时衬底进行键合，使所述外延片表面与临时衬底表面的腐蚀截止层接合；（5）去除临时衬底；（6）采用物理方法破坏所述凹陷处的腐蚀截止层，露出腐蚀截止层下的外延层；（7）用湿法腐蚀的方法腐蚀上述露出的外延层；（8）去除剩余的腐蚀截止层。
优选地，所述外延缺陷是在外延过程中由于异物掉落在外延表面所形成的，包含凸起与凹陷两种类型。
优选地，其特征在于：所述外延缺陷的直径范围为5~1000μm，凸起的高度范围为1μm以上，凹陷的深度范围为0.5~50μm。
优选地，所述步骤（2）中用于破坏外延缺陷的凸起部分的腐蚀截止层的物理方法包含但不限于刀片刮除、专门的制具的刮除、研磨等。在上述处理过程中不影响缺陷以外区域的外延层与凹陷的外延缺陷。经过步骤（2）处理后，所述外延片表面的高于1μm的外延缺陷的凸起转变为凹陷，所述外延片表面的外延缺陷的凹陷部分形貌不变。
优选地，所述临时衬底包含半导体衬底、玻璃衬底或金属衬底。
优选地，所述腐蚀截止层材料为固体材料，包含但不限于介质材料、半导体，不能被用于腐蚀上述外延层的化学溶液所腐蚀。
优选地，述腐蚀截止层的厚度为50nm~20μm。
优选地，所述步骤（4）中所述的键合方法为直接键合方法。
优选地，所述步骤（4）中，键合后使得外延缺陷以外的外延片表面与临时衬底表面实现键合且具有较好的键合界面质量，而凹陷深度达到0.5μm以上的位置处的外延表面与临时衬底表面的键合界面质量较差或无法键合。
优选地，所述步骤（5）中，去除临时衬底的方法包含但不限于湿法腐蚀，优选的，可以在步骤（3）中在临时衬底与腐蚀截止层之间制备一层牺牲层，以使得在步骤（5）中可以通过只腐蚀牺牲层来剥离临时衬底，使临时衬底可以重复利用。
优选地，所述步骤（6）中所述破坏凹陷处的腐蚀截止层的物理方法为退火或者胶带粘拉，经过上述处理后，凹陷处的腐蚀截止层被破坏，露出其下方的外延层。
优选地，所述步骤（7）中控制所述湿法腐蚀的条件，使其不会破坏腐蚀截止层及其保护的外延层，而只会腐蚀步骤（6）中露出的外延层。所述湿法腐蚀可以是一步腐蚀或者多步腐蚀，将外延缺陷位置的多层外延层腐蚀，形成腐蚀坑。可以根据需要控制湿法腐蚀的条件，以控制腐蚀坑的面积大小。
优选地，所述步骤（8）中步骤还包括制备钝化层，所述腐蚀截止层去除与制备钝化层为两步工艺，可以先做腐蚀截止层去除，再制备钝化层；也可以先制备钝化层，再用腐蚀截止层作为掩膜剥离掉上述腐蚀坑以外区域的钝化层。所述钝化层为介质材料，具有钝化腐蚀坑的侧壁、减小侧壁漏电的作用。
优选地，所述处理方法与芯片工艺相结合，将芯片工艺中的工序根据实际需要穿插到处理方法的过程中。
本发明还提供了一种半导体器件的制作方法，包括步骤：(1）采用外延生长技术形成外延层，其表面具有外延缺陷部位；（2）将所述外延层表面的外延缺陷部位采用物理方法破坏，形成凹陷；（3）准备一临时衬底，在其上制备至少一层腐蚀截止层作为键合层；（4）将所述外延层与临时衬底进行键合，使所述外延层表面与临时衬底表面的腐蚀截止层接合；（5）去除临时衬底；（6）采用物理方法破坏所述凹陷处的腐蚀截止层，露出腐蚀截止层下的外延层；（7）用湿法腐蚀的方法腐蚀上述露出的外延层；（8）去除剩余的腐蚀截止层。
本发明的创新点及优点在于：利用直接键合对键合表面的平整度的高要求，使得由于缺陷导致的外延片表面不平整的区域键合质量较差，再通过退火和胶带粘拉等方法将键合质量差的位置的作为键合层的腐蚀截止层破坏，在化学湿法腐蚀过程中使得腐蚀截止层只保护外延缺陷区域以外的外延层，实现对外延缺陷位置的外延层的选择腐蚀和钝化。
发明适用的外延缺陷的类型较为广泛，不仅适用于凸起的外延缺陷，也适用于凹陷的外延缺陷。经过腐蚀和钝化后，外延掉点周围的晶体质量差的外延层被去除，减小了由于晶体质量差导致的非辐射复合，同时用化学腐蚀和制备介质层钝化了腐蚀坑的侧壁，减小了漏电。
本发明可用于LED或光伏领域。对多结太阳电池来说，采用本发明可消除部分外延缺陷对电池芯片性能的影响，减少由于掉点带来的非辐射复合，保证了开路电压与填充因子的正常，而外延缺陷的直径一般在数微米至数十微米之间，其面积占外延片的面积比例非常小，不足千分之一，因此所述的处理方法也不会对短路电流造成明显影响。对LED器件来说，采用本发明可部分消除由于外延缺陷导致的内部漏电，避免内量子效率受到影响，同时当芯片尺寸较大时，该处理方法所损伤的外延面积相对较小，因此对其发光亮度的影响也较小，从而提高了芯片的良率。
附图说明
图1为本发明实施的一种外延缺陷的处理方法的流程图。
图2-图7为本发明实施例之一种多结太阳电池的制作过程示意图。
图中标示：
001：Ge衬底；
002：In0.01GaAs子电池；
003：导致外延表面凹陷的外延掉点；
004：导致外延表面凸起的外延掉点；
005：GaInP子电池；
006：GaAs欧姆接触层；
007：刀具；
008：GaAs临时衬底；
009：AlAs腐蚀截止层；
010：键合层暗裂；
011：键合层暗裂；
012：胶带；
013：正面电极；
014：减反射膜；
015：背面电极。
具体实施方式
下面结合实施例对本发明作进一步描述，但不应以此限制本发明的保护范围。
下面实施例公开了一种由于外延掉点现象而引起的外延缺陷的处理方法，请参看图1，其主要包括步骤S100~S800：将所述外延片表面的外延缺陷的凸起部分采用物理方法破坏，形成凹陷；准备一临时衬底，在其上制备至少一层腐蚀截止层作为键合层；将所述外延片与临时衬底进行键合，使所述外延片表面的键合层与临时衬底表面的腐蚀截止层接合；去除临时衬底；采用退火和胶带粘拉等物理方法破坏凹陷处的腐蚀截止层，露出腐蚀截止层下的外延层；用湿法腐蚀的方法腐蚀上述露出的外延层；去除剩余的腐蚀截止层。
下面以多结太阳电池为例，详细说明采用上述处理方法制作半导体器件的方法。
如图2所示，本实例采用的衬底为4寸Ge衬底001，用MOCVD方式在Ge缓冲层上依次生长InGaAs子电池002、GaInP子电池005、GaAs欧姆接触层006。在本实例中，在生长InGaAs子电池后外延片表面掉落杂质颗粒003与004，在掉点003表面外延层生长速度较慢，导致形成外延表面的凹陷，在掉点004表面外延层生长速度正常，导致形成外延表面的凸起。
如图2所示，采用刀具007刮外延片表面，使得外延表面的凸起处的部分外延层被刮除，形成凹陷。
如图3所示，提供一GaAs临时衬底008，并采用MOCVD的方法在其表面制备1层AlAs腐蚀截止层009，厚度为500nm。在采用氨水溶液清洗临时衬底与外延片后采用直接键合的方法在真空室内将临时衬底与Ge衬底的正面键合到一起，键合温度为200℃，键合压力为12000kg，键合时间为1小时。直接键合时由于外延表面凹陷处有空洞，导致键合质量较差。
如图4所示，在键合完成后采用氨水与H2O2的混合溶液去除临时衬底，并将外延片进行500℃的高温退火10min，重复3次，使得外延片表面的凹陷处的作为键合层的腐蚀截止层暗裂010与011。采用胶带012对外延片进行粘拉数次，使得凹陷处的腐蚀截止层被破坏，如图5所示。
如图6所示，采用柠檬酸与H2O2的混合溶液腐蚀露出的GaAs欧姆接触层006与In0。 01GaAs子电池外延层002，采用HCl与H3PO4的混合溶液腐蚀GaInP子电池外延层005，形成腐蚀坑，外延掉点003与004也随之脱落。腐蚀过程中通过控制时间来控制腐蚀坑的大小，使得腐蚀坑的直径比外延片处理之前的凸起的外延缺陷的直径略大，以确保去除了外延掉点周围的晶体质量差的外延层。之后再用HF腐蚀掉腐蚀截止层009。
如图7所示，用剥离的方法制备出AuGeNi/Ag/Au正面电极013，以正面电极为掩膜用柠檬酸与H2O2的混合溶液腐蚀掉电极以外的GaAs欧姆接触层（006）。在芯片表面用电子束蒸发的方法制备TiOx/Al2O3减反射膜014，在腐蚀坑侧壁上的减反射膜同时会起到钝化作用。用光刻胶作为掩膜，用HF腐蚀掉正面电极上的减反射膜。在衬底背面蒸镀Ti/Pd/Ag作为背面电极015。最后通过切割及切割道腐蚀钝化形成单个电池芯片。

Claims (12)

1.一种外延缺陷的处理方法，其步骤包括：
（1）提供一外延片，具有多层不同半导体材料的外延层，其表面具有外延缺陷部位；
（2）采用物理方法破坏所述外延片表面的外延缺陷部位，形成凹陷；
（3）准备一临时衬底，在其上制备至少一层腐蚀截止层作为键合层；
（4）将所述外延片与临时衬底进行键合，使所述外延片表面与临时衬底表面的腐蚀截止层接合；
（5）去除临时衬底；
（6）采用物理方法破坏所述凹陷处的腐蚀截止层，露出腐蚀截止层下的外延层；
（7）用湿法腐蚀的方法腐蚀上述露出的外延层；
（8）去除剩余的腐蚀截止层。
2.根据权利要求1所述的一种外延缺陷的处理方法，其特征在于：所述外延缺陷是在外延过程中由于异物掉落在外延表面所形成的，包含凸起与凹陷两种类型。
3.根据权利要求2所述的一种外延缺陷的处理方法，其特征在于：所述外延缺陷的直径范围为5~1000μm，凸起的高度范围为1μm以上，凹陷的深度范围为0.5~50μm。
4.根据权利要求2所述的一种外延缺陷的处理方法，其特征在于：所述步骤（2）中采用刮除或研磨的方式破坏凸起的外延缺陷，在处理过程中不影响缺陷以外区域的外延层与凹陷的外延缺陷，处理后所述凸起的外延缺陷转变为凹陷，所述外延片表面的外延缺陷的凹陷部分形貌不变。
5.根据权利要求1所述的一种外延缺陷的处理方法，其特征在于：所述临时衬底包含半导体衬底、玻璃衬底或金属衬底。
6.根据权利要求1所述的一种外延缺陷的处理方法，其特征在于：所述腐蚀截止层材料为固体材料，不能被用于腐蚀上述外延层的化学溶液所腐蚀。
7.根据权利要求1所述的一种外延缺陷的处理方法，其特征在于：所述腐蚀截止层的厚度为50nm~20μm。
8.根据权利要求1所述的一种外延缺陷的处理方法，其特征在于：所述步骤（4）中所述的键合方法为直接键合方法。
9.根据权利要求1所述的一种外延缺陷的处理方法，其特征在于：所述步骤（4）中，键合后使得外延缺陷以外的外延片表面与临时衬底表面实现键合且具有较好的键合界面质量，而凹陷的位置处的外延表面与临时衬底表面的键合界面质量较差或无法键合。
10.根据权利要求1所述的一种外延缺陷的处理方法，其特征在于：所述步骤（6）中所述破坏凹陷处的腐蚀截止层的物理方法为退火或者胶带粘拉，经过上述处理后，凹陷处的腐蚀截止层被破坏，露出其下方的外延层。
11.根据权利要求1所述的一种外延缺陷的处理方法，其特征在于：所述处理方法与芯片工艺相结合，将芯片工艺中的工序根据实际需要穿插到处理方法的过程中。
12.一种半导体器件的制作方法，包括步骤：
（1）采用外延生长技术形成外延层，其表面具有外延缺陷部位；
（2）采用物理方法破坏所述外延层表面的外延缺陷部位，形成凹陷；
（3）准备一临时衬底，在其上制备至少一层腐蚀截止层作为键合层；
（4）将所述外延层与临时衬底进行键合，使所述外延层表面与临时衬底表面的腐蚀截止层接合；
（5）去除临时衬底；
（6）采用物理方法破坏所述凹陷处的腐蚀截止层，露出腐蚀截止层下的外延层；
（7）用湿法腐蚀的方法腐蚀上述露出的外延层；
（8）去除剩余的腐蚀截止层。
CN201611195266.1A 2016-12-22 2016-12-22 一种外延缺陷的处理方法 Pending CN107068541A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611195266.1A CN107068541A (zh) 2016-12-22 2016-12-22 一种外延缺陷的处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611195266.1A CN107068541A (zh) 2016-12-22 2016-12-22 一种外延缺陷的处理方法

Publications (1)

Publication Number Publication Date
CN107068541A true CN107068541A (zh) 2017-08-18

Family

ID=59619178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611195266.1A Pending CN107068541A (zh) 2016-12-22 2016-12-22 一种外延缺陷的处理方法

Country Status (1)

Country Link
CN (1) CN107068541A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101445A (zh) * 2006-07-07 2008-01-09 中国科学院半导体研究所 二维纳米结构深刻蚀方法
CN102931118A (zh) * 2012-11-27 2013-02-13 杭州士兰集成电路有限公司 外延缺陷分析结构及制造方法和外延缺陷的分析方法
CN106025000A (zh) * 2016-06-02 2016-10-12 天津三安光电有限公司 一种外延缺陷的处理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101445A (zh) * 2006-07-07 2008-01-09 中国科学院半导体研究所 二维纳米结构深刻蚀方法
CN102931118A (zh) * 2012-11-27 2013-02-13 杭州士兰集成电路有限公司 外延缺陷分析结构及制造方法和外延缺陷的分析方法
CN106025000A (zh) * 2016-06-02 2016-10-12 天津三安光电有限公司 一种外延缺陷的处理方法

Similar Documents

Publication Publication Date Title
EP1502286B1 (en) Method of fabricating vertical structure leds
US7611992B2 (en) Semiconductor light emitting element and method of manufacturing the same
CN102254969B (zh) 基于纳米柱阵列的光电器件及其制作方法
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
CN102067346B (zh) 具有钝化层的半导体发光器件及其制造方法
US20080064132A1 (en) Method of fabricating vertical devices using a metal support film
US20110140081A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
CN104300065A (zh) 具有新型扩展电极结构的发光二极管及其制造方法
US9184338B2 (en) Semiconductor device and method of manufacturing the same
CN101673797A (zh) 发光元件
RU2419918C1 (ru) Способ получения чипов солнечных фотоэлементов
CN105047788B (zh) 一种基于银基金属键合的薄膜结构led芯片及其制备方法
US20110133159A1 (en) Semiconductor light-emitting device with passivation in p-type layer
CN106025000A (zh) 一种外延缺陷的处理方法
CN116053368A (zh) 一种带有ZnO牺牲层的红光LED芯片及其制作方法
CN107068541A (zh) 一种外延缺陷的处理方法
CN107910415A (zh) 一种短波紫外发光芯片的制造方法
US10937927B2 (en) Group III nitride light-emitting element and method for producing the light-emitting element
JP2005005615A (ja) ダイヤモンド電子素子の製造方法
CN116705938A (zh) 一种led外延结构及其制备方法与led芯片及其制备方法
JPH10112556A (ja) ＺｎＳｅ基板上に成長した発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170818