CN104425629A - 平面型肖特基二极管及其制作方法 - Google Patents

平面型肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN104425629A
CN104425629A CN201310394274.9A CN201310394274A CN104425629A CN 104425629 A CN104425629 A CN 104425629A CN 201310394274 A CN201310394274 A CN 201310394274A CN 104425629 A CN104425629 A CN 104425629A
Authority
CN
China
Prior art keywords
metal layer
thin film
metal level
metal
semiconductive thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310394274.9A
Other languages
English (en)
Other versions
CN104425629B (zh
Inventor
宋爱民
李斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201310394274.9A priority Critical patent/CN104425629B/zh
Publication of CN104425629A publication Critical patent/CN104425629A/zh
Application granted granted Critical
Publication of CN104425629B publication Critical patent/CN104425629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的平面型肖特基二极管,包括基底,基底的上表面为半导体薄膜,半导体薄膜的上表面上固定有左半第一金属层和右半第一金属层,左半第一金属层、右半第一金属层的上表面上分别固定有左半第二金属层和右半第二金属层;左半第二金属层和右半第二金属层中两者之一与半导体薄膜相接触。本发明的肖特基二极管的制作方法包括:a)清理基底;b)生长或淀积半导体薄膜;c)制备绝缘体块;d)制备第一金属层;e)制备第二金属层;f)溶解绝缘体块;g)设置电极。本发明的平面型肖特基二极管及制作方法,形成了的平面型肖特基二极管,可在高频条件下工作,可应用在以纸张、塑料为基底的场合,并可随基底进行弯曲。

Description

平面型肖特基二极管及其制作方法
技术领域
 本发明涉及一种平面型肖特基二极管及其制作方法,更具体的说,尤其涉及一种可应用于高频场合的平面型肖特基二极管及其制作方法。
背景技术
肖特基二极管广泛应用于高频条件下的检波、混频和高速开关电路,也可用作高频整流。肖特基二极管不是利用P型半导体与N型半导体接触形成PN结原理制作的,而是利用金属与半导体接触形成的金属-半导体结原理制作的。肖特基二极管是以高功函数金属(如金、银、铝、铂等)为正极,以半导体为负极,利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件,如图1所示,给出了现有肖特基二极管的结构示意图,其为多层结构且阳极金属的尺寸较大;如果将二极管应用于高频场合,则要求阳极的电极非常小,采用如图1所示的分层结构将难以实现;即使可以将尺寸符合要求的阳极电极制作出来,电极的引出也十分困难。由于传统二极管采用了硅体材料半导体,使其不具有弯曲的性能。对于一些特殊场合,如以纸张或塑料薄膜为基底的条件下,现有的肖特基二极管的结构不再适用,因为其不能随纸张或塑料薄膜的弯曲而变形,且不影响肖特基二极管的使用性能。
发明内容
本发明为了克服上述技术问题的缺点,提供了一种可应用于高频场合的平面型肖特基二极管及其制作方法。
本发明的平面型肖特基二极管,包括由非导电材料构成的基底;其特别之处在于:所述基底的上表面为半导体薄膜,半导体薄膜的上表面上固定有左半第一金属层和右半第一金属层,左半第一金属层、右半第一金属层的上表面上分别固定有左半第二金属层和右半第二金属层;所述左半第二金属层和右半第二金属层中两者之一与半导体薄膜相接触;左半第一金属层和左半第二金属层与第一电极相连接,右半第一金属层和左半第二金属层与第二电极相连接。
本发明的平面型肖特基二极管,所述基底为纸张或塑料的柔性材质,半导体薄膜为N型半导体或P型半导体;半导体薄膜为N型半导体的情况下,左半第一金属层和右半第一金属层的功函数高于左半第二金属层和右半第二金属层的功函数;半导体薄膜为P型半导体的情况下,左半第一金属层和右半第一金属层的功函数低于左半第二金属层和右半第二金属层的功函数。
本发明的平面型肖特基二极管,所述N型半导体为ZnO或IGZO,P型半导体为SnO或CuO,所述功函数高的金属为Pt、Pd或Au,功函数低的金属为Al或Ti。IGZO的英文全称为:Indium gallium zinc oxide,中文名称为铟镓锌氧化物。
本发明的平面型肖特基二极管的制作方法,包括以下步骤:
a).清理基底,对由柔性材料构成的基底的表面进行清理,以便于附着半导体薄膜;b).生长或淀积半导体薄膜,采用生长或淀积方法,在基底的表面上形成一层可随基底而弯曲的半导体薄膜;c).制备绝缘体块,在半导体薄膜的上表面上制备绝缘体块;d).制备第一金属层,在绝缘体块的左上方或右上方,以与半导体薄膜成锐角的方向,采用热蒸发法制备形成第一金属层;e).制备第二金属层,在绝缘体块的右上方或左上方,以与半导体薄膜成锐角的方向,采用热蒸发法制备形成第二金属层;f).溶解绝缘体块,采用溶剂将绝缘体块及其周围的第一金属层和第二金属层部分去除,使得第一金属层形成左半第一金属层和右半第一金属层,第二金属层形成左半第二金属层和右半第二金属层;g).设置电极,设置与左半第一金属层和左半第二金属层相连接的第一电极,以及与右半第一金属层和右半第二金属层相连接的第二电极,形成可进行高频整流并可随基底进行弯曲的平面型肖特基二极管。
本发明的平面型肖特基二极管的制作方法,所述步骤c)中采用的绝缘体块为二氧化硅、光刻胶或PMMA材料。PMMA为英文polymethylmethacrylate的简写,中文名为聚甲基丙烯酸甲酯。
本发明的有益效果是:本发明的平面型肖特基二极管,通过在基底上设置半导体薄膜,在半导体薄膜上设置左半第一金属层和右半第一金属层,在左半第一金属层、右半第一金属层上方设置左半第二金属层、右半第二金属层,且右半第二金属层与半导体薄膜相接触,便于制作与金属层相连接的电极,形成了可在高频条件下工作的的平面型肖特基二极管,可应用在以纸张、塑料为基底的场合,并可随基底进行弯曲。本发明的平面型肖特基二极管的两个电极无需做的特别小,且位于同一平面上,易在塑料、纸张上用印刷电子技术制作出来。
本发明的平面型肖特基二极管的制作方法,首先在绝缘体块两侧采用热蒸发法形成第一金属层和第二金属层,在把绝缘体块及其周围的金属层溶解,有效地形成了可弯曲的平面型肖特基二极管。
附图说明
图1为现有肖特基二极管的结构原理图;
图2~图6分别为本发明的肖特基二极管制作方法中设置半导体薄膜、放置绝缘体块、制备第一金属层、制备第二金属层、溶解绝缘体块步骤的示意图;
图7、图8为本发明的N-型平面型肖特基二极管的两种结构示意图;
图9、图10为本发明的P-型平面型肖特基二极管的两种结构示意图。
图中:1基底,2半导体薄膜,3第一金属层,4第二金属层,5第一电极,6绝缘体块,7左半第一金属层,8右半第一金属层,9左半第二金属层,10右半第二金属层,11第二电极。
具体实施方式
下面结合附图与实施例对本发明作进一步说明。
如图1所述,给出了现有的肖特基二极管的结构原理图,其由硅片、阳极金属和阴极金属构成,在阴极金属与N型基片的接触处形成了N+阴极层,在阳极金属与N型基的接触处形成了N-外延层。应用在高频场合时,这种结构形式的肖特基二极管因为需要很小的电极而很难加工并引线,且其加工制作需要特别高的温度,无法制作在以塑料、纸张为材料的基底上。
如图7、图8以及图9、图10所示,给出了本发明的N-型和P-型平面型肖特基二极管的结构示意图,其包括基底1、半导体薄膜2、左半第一金属层7、右半第一金属层8、左半第二金属层9、右半第二金属层10、第一电极5以及第二电极11;所示的基底1采用柔性材料,如纸张、塑料等。半导体薄膜2设置于基底1的上表面上,其可为N半导体薄膜为N型半导体或P型半导体;N型半导体可采用ZnO或IGZO,P型半导体为可采用SnO或CuO,以使半导体薄膜2具有弯曲性能。
左半第一金属层7与右半第一金属层8均位于半导体薄膜2的上表面上,左半第一金属层7与右半第一金属层8不相接触。左半第二金属层9位于左半第一金属层7的上表面上,右半第二金属层10位于右半第一金属层8的上表面上。左半第一金属层7和左半第二金属层9与第一电极5相连接,右半第二金属层8和右半第二金属层10与第二电极11相连接。这样,就形成了平面型肖特基二极管。
半导体薄膜为N型半导体的情况下,左半第一金属层7和右半第一金属层8的功函数高于左半第二金属层9和右半第二金属层10的功函数;其可采用图7或图8所示的结构形式,图7中,所示的左半第二金属层9与半导体薄膜2不相接触,右半第二金属层10的左端与半导体薄膜2相接触;图8中,所示的左半第二金属层9的右端与半导体薄膜2相接触,右半第二金属层10与半导体薄膜2不相接触。
半导体薄膜为P型半导体的情况下,左半第一金属层7和右半第一金属层8的功函数低于左半第二金属层9和右半第二金属层10的功函数;其可采用图9或图10所示的结构形式,图9中,所示的左半第二金属层9与半导体薄膜2不相接触,右半第二金属层10的左端与半导体薄膜2相接触;图10中,所示的左半第二金属层9的右端与半导体薄膜2相接触,右半第二金属层10与半导体薄膜2不相接触。功函数高的金属可选Pt、Pd或Au,功函数低的金属可选Al或Ti。
本发明的平面型肖特基二极管的制作方法,可通过以下步骤来实现:
a).清理基底,对由柔性材料构成的基底1的表面进行清理,以便于附着半导体薄膜2;
b).生长或淀积半导体薄膜,采用生长或淀积方法,在基底的表面上形成一层可随基底而弯曲的半导体薄膜2;如图2所示,给出了半导体薄膜2附着于基底1上的示意图;
c).放置绝缘体块,在半导体薄膜2的上表面上放置绝缘体块6;
如图3所示,放置的绝缘体块6可采用二氧化硅、光刻胶或PMMA材料,以便于绝缘体块6的溶解;
d).制备第一金属层,在绝缘体块6的左上方或右上方,以与半导体薄膜2成锐角的方向,采用热蒸发法制备形成第一金属层3;
如果4所示,给出了采用热蒸发法制备形成第一金属层的示意图,由于绝缘体块6的遮挡,在绝缘体块6的右侧近邻处不会有第一金属层3形成。
e).制备第二金属层,在绝缘体块6的右上方或左上方,以与半导体薄膜2成锐角的方向,采用热蒸发法制备形成第二金属层4;
如果5所示,给出了采用热蒸发法制备形成第二金属层4的示意图,由于绝缘体块6的遮挡,在绝缘体块6的左侧近邻处不会形成第二金属层4。步骤d)与步骤e)应在不同的方向上制备金属层。
f).溶解绝缘体块,采用溶剂将绝缘体块及其周围的第一金属层3和第二金属层4部分去除,使得第一金属层3形成左半第一金属层7和右半第一金属层8,第二金属层4形成左半第二金属层9和右半第二金属层10;
如图6所示,给出了绝缘体块6及其周围金属层消除后的结构示意图,所示的左半第一金属层7和右半第一金属层8由绝缘体块6所在的位置断开,左半第二金属层9和右半第二金属层10也绝缘体块6所在的位置断开,且右半第二金属层10与半导体薄膜2相接触。
g).设置电极,设置与左半第一金属层7和左半第二金属层9相连接的第一电极5,以及与右半第一金属层8和右半第二金属层10相连接的第二电极11,形成可进行高频整流并可随基底1进行弯曲的平面型肖特基二极管。

Claims (5)

1.一种平面型肖特基二极管,包括由非导电材料构成的基底(1);其特征在于:所述基底的上表面为半导体薄膜(2),半导体薄膜的上表面上固定有左半第一金属层(7)和右半第一金属层(8),左半第一金属层、右半第一金属层的上表面上分别固定有左半第二金属层(9)和右半第二金属层(10);所述左半第二金属层和右半第二金属层中两者之一与半导体薄膜相接触;左半第一金属层和左半第二金属层与第一电极(5)相连接,右半第一金属层和左半第二金属层与第二电极(11)相连接。
2.根据权利要求1所述的平面型肖特基二极管,其特征在于:所述基底(1)为纸张或塑料的柔性材质,半导体薄膜为N型半导体或P型半导体;半导体薄膜为N型半导体的情况下,左半第一金属层(7)和右半第一金属层(8)的功函数高于左半第二金属层(9)和右半第二金属层(10)的功函数;半导体薄膜为P型半导体的情况下,左半第一金属层和右半第一金属层的功函数低于左半第二金属层和右半第二金属层的功函数。
3.根据权利要求2所述的平面型肖特基二极管,其特征在于:所述N型半导体为ZnO或IGZO,P型半导体为SnO或CuO,所述功函数高的金属为Pt、Pd或Au,功函数低的金属为Al或Ti。
4.一种用于制作权利要求1所述的平面型肖特基二极管的方法,其特征在于,包括以下步骤:
a).清理基底,对由柔性材料构成的基底(1)的表面进行清理,以便于附着半导体薄膜(2);
b).生长或淀积半导体薄膜,采用生长或淀积方法,在基底的表面上形成一层可随基底而弯曲的半导体薄膜(2);
c).制备绝缘体块,在半导体薄膜(2)的上表面上制备绝缘体块(6);
d).制备第一金属层,在绝缘体块的左上方或右上方,以与半导体薄膜成锐角的方向,采用热蒸发法制备形成第一金属层(3);
e).制备第二金属层,在绝缘体块的右上方或左上方,以与半导体薄膜成锐角的方向,采用热蒸发法制备形成第二金属层(4);
f).溶解绝缘体块,采用溶剂将绝缘体块及其周围的第一金属层和第二金属层部分去除,使得第一金属层形成左半第一金属层(7)和右半第一金属层(8),第二金属层形成左半第二金属层(9)和右半第二金属层(10);
g).设置电极,设置与左半第一金属层和左半第二金属层相连接的第一电极(5),以及与右半第一金属层和右半第二金属层相连接的第二电极(11),形成可进行高频整流并可随基底(1)进行弯曲的平面型肖特基二极管。
5.根据权利要求4所述的平面型肖特基二极管的方法,其特征在于:所述步骤c)中采用的绝缘体块(6)为二氧化硅、光刻胶或PMMA材料。
CN201310394274.9A 2013-09-03 2013-09-03 平面型肖特基二极管及其制作方法 Active CN104425629B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310394274.9A CN104425629B (zh) 2013-09-03 2013-09-03 平面型肖特基二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310394274.9A CN104425629B (zh) 2013-09-03 2013-09-03 平面型肖特基二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN104425629A true CN104425629A (zh) 2015-03-18
CN104425629B CN104425629B (zh) 2017-05-24

Family

ID=52974102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310394274.9A Active CN104425629B (zh) 2013-09-03 2013-09-03 平面型肖特基二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN104425629B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336150A (zh) * 2017-01-20 2018-07-27 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN109753728A (zh) * 2019-01-04 2019-05-14 电子科技大学 平面肖特基二极管管芯双集总端口三维电磁模型建模方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196109A (ja) * 1998-12-28 2000-07-14 Sharp Corp 窒化物系iii―v族化合物半導体装置の電極構造
CN1400672A (zh) * 2001-07-27 2003-03-05 三洋电机株式会社 肖特基势垒二极管及其制造方法
WO2007059035A2 (en) * 2005-11-15 2007-05-24 Velox Semiconductor Corporation SECOND SCHOTTKY CONTACT METAL LAYER TO IMPROVE GaN SCHOTTKY DIODE PERFORMANCE
US8164154B1 (en) * 2010-12-17 2012-04-24 Aram Tanielian Low profile Schottky barrier diode for solar cells and solar panels and method of fabrication thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196109A (ja) * 1998-12-28 2000-07-14 Sharp Corp 窒化物系iii―v族化合物半導体装置の電極構造
CN1400672A (zh) * 2001-07-27 2003-03-05 三洋电机株式会社 肖特基势垒二极管及其制造方法
WO2007059035A2 (en) * 2005-11-15 2007-05-24 Velox Semiconductor Corporation SECOND SCHOTTKY CONTACT METAL LAYER TO IMPROVE GaN SCHOTTKY DIODE PERFORMANCE
US8164154B1 (en) * 2010-12-17 2012-04-24 Aram Tanielian Low profile Schottky barrier diode for solar cells and solar panels and method of fabrication thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336150A (zh) * 2017-01-20 2018-07-27 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108336150B (zh) * 2017-01-20 2020-09-29 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN109753728A (zh) * 2019-01-04 2019-05-14 电子科技大学 平面肖特基二极管管芯双集总端口三维电磁模型建模方法
CN109753728B (zh) * 2019-01-04 2020-09-15 电子科技大学 平面肖特基二极管管芯双集总端口三维电磁模型建模方法

Also Published As

Publication number Publication date
CN104425629B (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
Qian et al. Direct observation of indium conductive filaments in transparent, flexible, and transferable resistive switching memory
TWI335079B (en) Transistor device
Nehate et al. Work function extraction of indium tin oxide films from MOSFET devices
CN105633191B (zh) 一种具有垂直生长结构的二维过渡金属硫属化物同质结光电探测器及其制备方法
CN103594195A (zh) 一种金属纳米线柔性透明导电薄膜的制备方法
CN109564892B (zh) 非晶态金属热电子晶体管
CN101350385A (zh) 一种GaN基自旋发光二极管及其制备方法
Lee et al. Ultrahigh-mobility and solution-processed inorganic P-channel thin-film transistors based on a transition-metal halide semiconductor
CN108987525B (zh) 一种msm光电探测器及其制作方法
CN101345277A (zh) 发光二极管装置的制造方法
CN109427912A (zh) 薄膜晶体管和场效应二极管
CN103107286A (zh) 一种采用非光刻工艺制备图形化ito电极的方法
CN108463889A (zh) 场效应管及其制造方法
CN108987528A (zh) 一种异质结太阳能电池边缘绝缘方法
KR101307569B1 (ko) 쇼트키형 접합 소자와 이것을 사용한 광전 변환 소자 및 태양 전지
EP2908348B1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN104425629A (zh) 平面型肖特基二极管及其制作方法
JP2010182929A (ja) 電界効果型トランジスタの製造方法
Khan et al. Towards flexible asymmetric MSM structures using Si microwires through contact printing
CN108206220A (zh) 金刚石肖特基二极管的制备方法
Zou et al. GaN/Gr (2D)/Si (3D) Combined High-Performance Hot Electron Transistors
JP2014504033A (ja) 太陽電池及びその製造方法
CN105870205A (zh) 一种GaN基混合PIN肖特基二极管及其制备方法
KR101796006B1 (ko) 전도성 기판을 갖는 플렉시블 태양전지의 제조방법 및 그에 의해 제조된 플렉시블 태양전지 그리고 이를 이용한 플렉시블 태양전지 모듈
CN113782646A (zh) 隐形半导体器件及其制备方法和应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20170126

Address after: Xinluo Avenue high tech Zone of Ji''nan City, Shandong province 250000 No. 1166 orsus No. 3 building, twenty floor 2007

Applicant after: Ji''nan Jiayuan Electronics Co. Ltd.

Address before: Shandong University in Licheng District of Ji''nan city in Shandong province 250100 three dormitory Hongjialou 7 Xuefu Road No. 6 Building 2 unit 302

Applicant before: Song Aimin

Applicant before: Li Fei

GR01 Patent grant
GR01 Patent grant