CN102237339B - 一种芯片背面金属起镀层结构及其制备方法 - Google Patents
一种芯片背面金属起镀层结构及其制备方法 Download PDFInfo
- Publication number
- CN102237339B CN102237339B CN 201010162251 CN201010162251A CN102237339B CN 102237339 B CN102237339 B CN 102237339B CN 201010162251 CN201010162251 CN 201010162251 CN 201010162251 A CN201010162251 A CN 201010162251A CN 102237339 B CN102237339 B CN 102237339B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- chip
- titanium
- titanium layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种氮化镓微波单片集成电路中的背面金属起镀层结构及其制备方法。所述金属起镀层结构淀积在芯片背面经过盲孔刻蚀后的SiC衬底层或Al2O3衬底层之上,与芯片正面需要接地的金属PAD(通常由钛/金金属构成)连通,或者与其他元件进行电气通路的连接,起镀层采用磁控溅射台溅射得到。本发明所采用的背面金属起镀层具有很好的稳定性和可靠性,与正面金属的连通性极高,可以极好地弥补盲孔刻蚀过程所引起的芯片背面的不平整性,为溅射背面起镀层的后续工艺——电镀软金传导层打下良好的基础,并且由此种背面金属起镀层所产生的附加串联电阻较小,对提高电路整体性能起到很大的作用。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种氮化镓微波单片集成电路中的背面金属起镀层结构及其制备方法。
背景技术
在微波单片集成电路中,需要将芯片正面器件的源端或其它需要接地的元器件通过背面通孔引出接地,具体来讲就是在芯片正面电路制作完成之后,在其背面蚀刻盲孔(简称背孔),并在孔内制作导电金属层来实现与正面器件的连接,将器件的接地端由这个金属通路导出,即先将背面溅射一层起镀层金属,然后再用电镀软金传导层的方式加厚到所需厚度。这样做主要有两个目的:第一是通过芯片减薄及背面金属化,可将器件工作所产生的热量从芯片背面更好地传导出去,第二则是通过刻蚀盲孔和背面金属化,可巧妙地利用背部空间整合电路中所需的接地线。因此,背面盲孔刻蚀和背面金属化技术是MMIC流程中必不可少的关键工艺之一。
在制作背面盲孔刻蚀和背面金属化的过程中,要求背面起镀层金属刚好接触到正面布线层金属,进而电镀后才能形成良好的电气连接以保证接地性能良好。
但是,由于溅射背面起镀层金属的前一工艺步骤中,盲孔刻蚀过程十分复杂,导致刻蚀之后,在这种高深宽比(盲孔深度和直径的比例)的孔洞中,必然会出现规则不整的沟壑及凸起,使得孔内壁十分粗糙,从而大大影响了接下来背面起镀层金属的溅射,使得背面起镀层金属与正面布线层金属的连接出现困难,最终导致正面本应接地的器件或PAD无法正常实现接地功能,使得MMIC电路的性能恶化甚至完全丧失。
本发明通过实验证明在背面起镀层金属中引入金属钨可以利用其具有的无缝隙地填充孔洞的特性,极大程度地减小背孔内壁的粗糙度,从而大大提高背面起镀层金属与正面布线层金属的连通性。
传统的背面起镀层金属结构钛/金(Ti/Au)或略加改进的钛/镍/钛/金/钛(Ti/Ni/Ti/Au/Ti)等均无法制备出高连通性的背面起镀层金属,且传统结构层中Au的用量很大,增加了成本。而采用本发明中的背面金属起镀层结构及其制备方法就可很好地解决上述问题。
发明内容
(一)要解决的技术问题
本发明针对制作氮化镓微波单片集成电路时用现有的背面起镀层金属无法实现与正面金属的高连通性,提供了一种氮化镓微波单片集成电路中的背面金属起镀层结构及其制备方法。
(二)技术方案
为达到上述目的,本发明提供了一种芯片背面金属起镀层结构,该结构设置在经过盲孔刻蚀后的芯片背面的衬底层之上,该结构包括第一钛层、设置在所述第一钛层上的钨层、设置在所述钨层上的第二钛层、以及设置在所述第二钛层上的金层。
为达到上述目的,本发明还提供了一种芯片背面金属起镀层的制备方法,该方法包括:
步骤10:在芯片衬底层上旋涂光刻胶,并光刻、显影形成背面金属起镀层图案;
步骤20:在芯片衬底层上剩余的光刻胶和背面金属起镀层图案上通过溅射的方法依次形成第一钛层、钨层、第二钛层和金层;
步骤30:将金属电镀至背面起镀层,并用丙酮剥离光刻胶上的第一钛层、钨层、第二钛层和金层,得到所需的除划片道图形之外的芯片背面金属。
上述方案中,步骤30中所述用丙酮剥离光刻胶上的第一钛层、钨层、第二钛层和金层,包括:将光刻胶上的第一钛层、钨层、第二钛层和金层的背面起镀层金属以及电镀金属用丙酮浸泡30分钟,将光刻胶上的第一钛层、钨层、第二钛层和金层剥离,然后依次用丙酮和乙醇清洗干净。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
本发明提供的这种氮化镓微波单片集成电路中的背面金属起镀层结构及其制备方法,背面起镀层金属中的金属钨具有无缝隙地填充孔洞的特性,可以极大程度地减小背孔内壁的粗糙度,从而大大提高背面起镀层金属与正面布线层金属的连通性;且钨金属的使用可减少金的用量,从而节省了成本;背面起镀层金属中的第一钛层改善了钨层与衬底层的粘附性,第二钛层解决了金层与钨层粘附性不好的问题。整个背面起镀层金属结构的制备方法可以通过一次性溅射完成,方法简单,为整个GaN MMIC电路良好性能的实现奠定了坚实的基础。
附图说明
图1为本发明包含背孔和正面需接地金属PAD在内的背面起镀层金属结构示意图;
图2为本发明溅射背面起镀层金属之前的背孔俯视图扫描电镜照片;
图3为本发明溅射背面起镀层金属之前的背孔侧剖截面图扫描电镜照片;
图4为本发明溅射背面起镀层金属并且电镀之后的背孔及金属的侧剖截面图扫描电镜照片;
图5为本发明用于验证背面及正面金属连通性的电流—电压(I-V)曲线示意图;
图6为本发明提供的氮化镓微波单片集成电路中的背面金属起镀层结构的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
图1为本发明包含背孔和正面需接地金属PAD在内的背面起镀层金属结构示意图。如图1所示,所述氮化镓微波单片集成电路中的背面起镀层金属结构设置在经过盲孔刻蚀后的芯片背面的衬底层之上,包括第一Ti层、设置在所述第一Ti层上的W层、设置在所述W层上的第二Ti层、以及设置在所述第二Ti层上的Au层。由于孔中的衬底层已在背孔刻蚀过程中被去掉,所以孔底区域的第一Ti层直接与芯片正面需要接地的金属PAD即布线金属层相连接。四层背面起镀层金属全部溅射完毕之后,再用电镀软金传导层的方式将背面金属加厚到所需厚度。(图1中省略了最后这层电镀层,且各层厚度并不是按比例画出,仅为各层的结构示意图)
图2和图3为本发明溅射背面起镀层金属之前的两个背孔扫描电镜照片,其中图2为背孔的俯视图照片,图3为背孔的侧剖截面图照片。如图2和图3所示,在溅射背面起镀层金属前的盲孔刻蚀过程中,由于盲孔深度相对直径来说较大,刻蚀之后,在这种高深宽比的孔洞中,出现了由于刻蚀不均匀引起的规则不整的沟壑及凸起,导致孔内壁十分粗糙,从而会影响接下来背面起镀层金属的溅射,有背面起镀层金属与正面布线层金属连接不上的隐患,使正面本应接地的器件或PAD无法正常实现接地功能,大大影响了背孔的高连通性和成品率,最终导致GaN MMIC电路的性能大降甚至无法工作,亟待找到一种背面起镀层金属结构和制备方法来解决连通性低的问题,以提高成品率。
图4为本发明溅射背面起镀层金属并且电镀之后的背孔及金属的侧剖截面图扫描电镜照片。如图4所示,孔中的金属依次为背面电镀层金属Au、背面起镀层金属结构Ti/W/Ti/Au、正面布线层金属Ti/Au。从图4中可以看出,由于在背面起镀层金属中引入金属钨,无缝隙地填充了孔洞,极大程度地减小了背孔内壁的粗糙度,背面电镀层金属和正面布线层金属形成了很好的连接,大大提高了背面和正面金属的连通性。此外,为了改善金属W与SiC或Al2O3衬底层的粘附性,在溅射金属W之前需要在衬底上先溅射一层金属Ti以改善表面的接触性能。同时,由于金属W上需溅射金属Au以利于后续电镀金属Au,在实验中发现金属W与金属Au直接接触时,金属Au很容易脱落,而金属Ti与金属Au的接触性能良好,这样中间需要有一层金属Ti来改善其接触性能,这样就形成了本发明的背面起镀层金属结构:Ti/W/Ti/Au。实践证明,采用此发明中的背面起镀层金属结构更加牢固,剥离过程中不易脱落,并且有很好的电气性能。经采样测试,采用此发明中背面起镀层金属结构和制备方法的芯片,背面和正面金属的连通性达到90%以上,GaN MMIC整体电路的成品率大大提高。
图5为本发明用于验证背面及正面金属连通性的电流—电压(I-V)曲线示意图。通过连接正面金属和背面金属的I-V曲线就可得到其接触电阻值,从而验证其正背面金属的连通性。图5示出了Ti/W/Ti/Au背面起镀层金属与正面布线层金属的接触电阻仅为2.8欧姆,正背面金属的连通性能良好。
图6为本发明提供的氮化镓微波单片集成电路中的背面金属起镀层结构的制备方法流程图。如图6所示,所述氮化镓微波单片集成电路中的背面起镀层金属结构的制备方法包括以下步骤:
步骤10:在芯片衬底层上旋涂光刻胶,并光刻、显影形成背面金属起镀层图案。
步骤20:在芯片衬底层上剩余的光刻胶和背面金属起镀层图案上用磁控溅射台通过溅射的方法依次形成第一Ti层、W层、第二Ti层和Au层背面起镀层金属结构。
所述步骤20中不只是通过在显影之后没有光刻胶的背面金属起镀层图案上溅射金属形成所述背面起镀层金属结构,还需要在所述SiC或Al2O3衬底层上由光刻胶形成的图案(通常为划片道)上溅射背面起镀层金属结构。依次溅射形成厚度为400的第一Ti层、厚度为5000的W层、厚度为400的第二Ti层以及厚度为2000的Au层。溅射所述第一Ti层的功率在400W左右,电压357V左右,电流1.16A左右,腔体本底真空度为1×10-6mbar左右,通入Ar气后的腔体压力为3.4×10-3mbar左右,Ar气的通入量为12sccm左右,溅射时间在250s左右。溅射所述W层的功率在150W左右,电压310V左右,电流0.54A左右,腔体本底真空度为1×10-6mbar左右,通入Ar气后的腔体压力为6.25×10-3mbar左右,Ar气的通入量为18sccm左右,溅射时间在1870s左右。溅射所述第二Ti层的功率在400W左右,电压357V左右,电流1.16A左右,腔体本底真空度为1×10-6mbar左右,通入Ar气后的腔体压力为3.4×10-3mbar左右,Ar气的通入量为12sccm左右,溅射时间在250s左右。溅射所述Au层的功率在400W左右,电压498V左右,电流0.82A左右,腔体本底真空度为1×10-6mbar左右,通入Ar气后的腔体压力为5.5×10-3mbar左右,Ar气的通入量为10sccm左右,溅射时间在60s左右。
步骤30:将背面起镀层金属电镀至所需厚度后,用丙酮将光刻胶上的第一Ti层、W层、第二Ti层和Au层进行剥离,得到所需的除划片道图形之外的芯片背面金属。
将光刻胶上的第一Ti层、W层、第二Ti层和Au层的背面起镀层金属和电镀金属用丙酮浸泡30min左右进行金属的剥离,然后依次用丙酮和乙醇清洗干净即可。在芯片衬底层上没有光刻胶的位置处就会形成的背面起镀层金属和电镀金属。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.一种芯片背面金属起镀层结构,芯片的衬底层背面刻蚀有盲孔,该结构设置于盲孔内部及衬底层背面,其特征在于,该结构包括第一钛层、设置在所述第一钛层上的钨层、设置在所述钨层上的第二钛层、以及设置在所述第二钛层上的金层。
3.一种芯片背面金属起镀层的制备方法,其特征在于,该方法包括:
步骤10:在芯片衬底层背面旋涂光刻胶,并光刻、显影形成光刻胶图案,以该光刻胶图案为掩模对芯片衬底层背面进行刻蚀形成盲孔;
步骤20:在芯片衬底层背面的光刻胶图案上以及盲孔内通过溅射的方法依次形成第一钛层、钨层、第二钛层和金层,该第一钛层、钨层、第二钛层和金层构成背面金属起镀层;
步骤30:将金属电镀至该背面金属起镀层,并用丙酮剥离光刻胶上的第一钛层、钨层、第二钛层、金层以及电镀金属,得到所需的除划片道图形之外的芯片背面金属。
5.根据权利要求3所述的芯片背面金属起镀层的制备方法,其特征在于,步骤30中所述用丙酮剥离光刻胶上的第一钛层、钨层、第二钛层、金层以及电镀金属,包括:
将光刻胶上的第一钛层、钨层、第二钛层和金层的背面起镀层金属以及电镀金属用丙酮浸泡30分钟,将光刻胶上的第一钛层、钨层、第二钛层、金层以及电镀金属剥离,然后依次用丙酮和乙醇清洗干净。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010162251 CN102237339B (zh) | 2010-04-28 | 2010-04-28 | 一种芯片背面金属起镀层结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010162251 CN102237339B (zh) | 2010-04-28 | 2010-04-28 | 一种芯片背面金属起镀层结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102237339A CN102237339A (zh) | 2011-11-09 |
CN102237339B true CN102237339B (zh) | 2013-07-03 |
Family
ID=44887841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010162251 Active CN102237339B (zh) | 2010-04-28 | 2010-04-28 | 一种芯片背面金属起镀层结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102237339B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107946274A (zh) * | 2017-11-23 | 2018-04-20 | 成都海威华芯科技有限公司 | 一种mmic芯片及其背面划片道制作工艺 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6277693B2 (ja) * | 2013-11-29 | 2018-02-14 | 三菱電機株式会社 | 半導体装置 |
CN110767604B (zh) * | 2019-10-31 | 2022-03-18 | 厦门市三安集成电路有限公司 | 化合物半导体器件和化合物半导体器件的背面铜制程方法 |
CN111682004B (zh) * | 2020-05-06 | 2022-07-29 | 中国电子科技集团公司第五十五研究所 | 提高化合物半导体器件可靠性的背金体系结构及制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101442071A (zh) * | 2008-12-18 | 2009-05-27 | 中国科学院微电子研究所 | 氮化镓基场效应管及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4339657B2 (ja) * | 2003-09-30 | 2009-10-07 | 富士通株式会社 | 半導体装置及びその製造方法 |
US7264984B2 (en) * | 2004-12-21 | 2007-09-04 | Touchdown Technologies, Inc. | Process for forming MEMS |
-
2010
- 2010-04-28 CN CN 201010162251 patent/CN102237339B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101442071A (zh) * | 2008-12-18 | 2009-05-27 | 中国科学院微电子研究所 | 氮化镓基场效应管及其制备方法 |
Non-Patent Citations (1)
Title |
---|
Naoya Watanabe,Tanemasa Asano.《Low-Temperature High-Density Chip-Stack Interconnection Using Compliant Bump》.《2007 Electronic Components and Technology Conference》.2007,第622-626页. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107946274A (zh) * | 2017-11-23 | 2018-04-20 | 成都海威华芯科技有限公司 | 一种mmic芯片及其背面划片道制作工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN102237339A (zh) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6391770B2 (en) | Method of manufacturing semiconductor device | |
CN102237339B (zh) | 一种芯片背面金属起镀层结构及其制备方法 | |
US6479902B1 (en) | Semiconductor catalytic layer and atomic layer deposition thereof | |
JP2006523025A5 (zh) | ||
JPH11126976A (ja) | プリント回路基板の積層構造体 | |
US6309969B1 (en) | Copper metallization structure and method of construction | |
JP2007095743A (ja) | 貫通孔配線及びその製造方法 | |
US20140001051A1 (en) | Method of Electroplating and Depositing Metal | |
US20130089982A1 (en) | Method of Fabricating a Substrate Having Conductive Through Holes | |
CN101807517A (zh) | 形成铜互连mim电容器结构的方法及所形成的结构 | |
KR940010224A (ko) | 절연 기판의 주표면상에 박막 성분 및 전기적 상호 연결부를 포함하는 회로 및 그의 형성 방법 | |
JP2008153275A (ja) | 半導体基板およびその製造方法 | |
CN110854066A (zh) | 一种半导体电镀方法 | |
JP2003045965A (ja) | 半導体装置及び製造方法 | |
CN102110638A (zh) | 解决半导体器件在制作过程中放电缺陷的方法及结构 | |
US11081442B2 (en) | Low cost metallization during fabrication of an integrated circuit (IC) | |
JP3542326B2 (ja) | 多層配線構造の製造方法 | |
CN103545222B (zh) | 一种高可靠性软介质电路的加工制作方法 | |
US6589816B2 (en) | Method of forming metal connection elements in integrated circuits | |
CN101661921B (zh) | 一种微波单片集成电路中的金属布线层结构及其制备方法 | |
KR100559032B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
KR20090020243A (ko) | 반도체 소자의 인덕터 제조방법 | |
JPS63202940A (ja) | 半導体装置の製造方法 | |
CN110010576A (zh) | 具凸块结构的半导体装置及其制造方法 | |
KR100800831B1 (ko) | 구리 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |