CN107946274A - 一种mmic芯片及其背面划片道制作工艺 - Google Patents

一种mmic芯片及其背面划片道制作工艺 Download PDF

Info

Publication number
CN107946274A
CN107946274A CN201711185665.4A CN201711185665A CN107946274A CN 107946274 A CN107946274 A CN 107946274A CN 201711185665 A CN201711185665 A CN 201711185665A CN 107946274 A CN107946274 A CN 107946274A
Authority
CN
China
Prior art keywords
hole
grounding
dicing lane
layer
mmic chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711185665.4A
Other languages
English (en)
Inventor
陈�峰
陈一峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201711185665.4A priority Critical patent/CN107946274A/zh
Publication of CN107946274A publication Critical patent/CN107946274A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明涉及一种MMIC芯片及其背面划片道制作工艺，在前道工艺完成接地通孔工艺的基础上，采用纳米银浆烧结工艺与厚金层制作工艺相结合，在接地通孔中实现纳米银浆填充，固化完成后，使得接地通孔填充满金属Ag层，整个晶圆表面高低起伏在20um以内，在此基础上，电镀一层Au层(或Cu、Ni等)，并采用黄光工艺完成划片道制作。本发明在接地通孔填充纳米银浆并完成固化金属银层，使得芯片正面金属利用金属银替与背面金属联通，避免接地通孔侧壁金属化，在晶圆背面电镀2～10um厚度金属层，使得晶圆背面平坦化，利于光刻胶涂附。

Description

一种MMIC芯片及其背面划片道制作工艺
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种MMIC芯片及其背面划片道制作工艺。
背景技术
GaAs是Ⅲ-Ⅴ族化合物半导体中最重要、用途最广的半导体材料。GaAs中的电子迁移率是硅(Si)中电子迁移率的6倍，其电子峰值漂移速度是Si的2倍。GaAs器件具有高频、高速、低功耗、噪声小、可单片集成的特点。随着人们需求的日益提升，GaAs MMIC已广泛应用于手机通讯，wifi等领域。
在MMIC的高频应用中，出于芯片小型化、方便封装等实际应用需求考虑，一般采用微带线结构，即在片内集成FET，电容，电感，电阻等功能器件的同时，片内实现芯片接地通孔制作：在芯片正面通孔位置沉积金属Au(金)，在芯片背面通孔位置采用干法蚀刻工艺，实现接地通孔(backside via)，并电镀2～10um Au，完成接地通孔制作。
在MMIC芯片背面工艺中，由于接地通孔一般直径在40～100um，深度一般为75～200um，接地通孔较深，一般采用电镀Au工艺实现金属化。但由于深度大，孔径小，进入接地通孔的电镀液较少，较难实现深孔边缘及底部良好金属化。
另外，以Au为例，由于电镀金属Au厚度较厚，由于芯片划片需要，需完成划片道制作，而在划片道制作过程中，一般采用光刻胶完全保护接地通孔，但由于孔洞较深，孔径较小，易出现光刻胶厚度不够或在孔中涂附不完全，导致后续刻蚀Au工艺对孔洞造成损伤。
发明内容
本发明的目的在于提供一种MMIC芯片及其背面划片道制作工艺，在接地通孔填充纳米银浆并完成固化金属银层，在晶圆背面电镀2～10um厚度金属层并实现划片道制作，解决了接地通孔侧壁金属化难题及光刻胶图形覆盖不当导致的Au蚀刻问题。
为了实现上述目的，本发明提供了以下技术方案：
本发明提供一种MMIC芯片，包括处于正面部的正面金属层及处于背面部的衬底、接地通孔、金属银层、起镀层、厚金属层，接地通孔内设置有金属银层，衬底表面上设置有起镀层，起镀层表面上设置有厚金属层，厚金属层上设置有划片道，正面部上设置有与金属银层接触配合的正面金属层。
进一步地，正面金属层为Au、Ti、Pt及Ti/Au、Ti/Pt/Au的一种或多种组合而成，正面金属层的厚度大于等于1μm，正面金属层相对于接地通孔与正面部接触面径向外凸，正面金属层与接地通孔接触面的外周至接地通孔与正面部接触面的外周的距离大于等于5μm。
又进一步地，接地通孔横截面为圆形或椭圆形，接地通孔呈一端大一端小结构，其至大端孔径小于等于200μm，其至小端孔径大于等于35μm，其深度为50-200μm。
再进一步地，厚金属层的金属种类包括Au、Cu、Ni，厚金属层的厚度为2-10μm。
本发明还提供一种MMIC芯片背面划片道制作工艺，包括以下步骤：
101、对晶圆背面进行清理，并在一定时间内执行下一程序；
102、对晶圆背面接地通孔进行纳米银浆填充，并在一定固化温度下固化成金属Ag层，使得金属Ag层填充在接地通孔内；
103、采用溅射方法在背面形成起镀层，并对起镀层进行电镀形成厚金属层；
104、采用光刻工艺和湿法工艺，完成划片道图形制作以及划片道刻蚀；
105、去除晶圆背面的光刻工艺形成的光刻胶层，完成晶圆背面划片道制作工艺。
其中，步骤101的具体步骤如下：
1.1)采用浓度为1％～20％HCl清洗晶圆；
1.2)干燥后，采用NMP清洗晶圆，并采用IPA清洗晶圆；
1.3)干燥后，采用含O2的离子体轰击晶圆表面，并在20min以内执行下一程序。
与现有技术相比，本发明具有以下优点：
本发明的一种MMIC芯片及其背面划片道制作工艺，在接地通孔填充纳米银浆并完成固化金属银层，使得芯片正面金属利用金属银与背面金属连通，避免将接地通孔侧壁金属化，在晶圆背面电镀2～10um厚度金属层，使得晶圆背面平坦化，利于光刻胶涂附。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明的实施例1的结构示意图；
图2为本发明的实施例2的流程框图；
图3为本发明的实施例2的待制作划片道的晶圆的结构示意图；
图4为图3晶圆经填充纳米银浆的结构示意图；
图5为图4晶圆经电镀的结构示意图；
图6为图5晶圆经制作划片道的结构示意图；
图7为图6晶圆经去胶的结构示意图；
图中，1为正面部，11为正面金属层，2为衬底，3为金属银层，4为起镀层，5为厚金属层，6为划片道，7为划片道图形，8为光刻胶层。
具体实施方式
以下结合附图对本发明的实施例进行说明，应当理解，此处所描述的实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例1
如图1所示，本实施例1提供一种MMIC芯片，包括处于正面部1的正面金属层11及处于背面部的衬底2、接地通孔、金属银层3、起镀层4、厚金属层5，接地通孔内设置有金属银层3，衬底2表面上设置有起镀层4，起镀层4表面上设置有厚金属层5，起镀层4及厚金属层5上设置有划片道6，正面部1上设置有与金属银层3接触配合的正面金属层11。
其中，MMIC芯片包含但不限于GaAs pHEMT MMIC芯片、GaAs HBT MMIC芯片、GaNHMET MMIC芯片、GaN HBT MMIC芯片、InP HBT MMIC芯片。
正面金属层11为Au、Ti、Pt及Ti/Au、Ti/Pt/Au的一种或多种组合而成。正面金属层11的厚度大于等于1μm。正面金属层11相对于接地通孔与正面部接触面径向外凸，正面金属层(正面金属图形)11与接地通孔接触面的外周至接地通孔与正面部接触面的外周的距离d大于等于5μm，使得正面金属层11与处于接地通孔内的金属银层3接触连接。
接地通孔横截面为圆形或椭圆形，接地通孔呈一端大一端小结构，其至大端孔径(直径或长轴)小于等于200μm，其至小端孔径大于等于35μm，其深度为50-200μm。
起镀层2的金属种类包含但不限于Ti/Au、Ti/W。厚金属层5的金属种类包含但不限于Au、Cu、Ni，其厚度为2-10μm，典型为4μm。
在接地通孔设置金属银层，在晶圆背面电镀2～10um厚度金属层并实现划片道制作，解决了接地通孔侧壁金属化难题及光刻胶图形覆盖不当导致的Au蚀刻问题。
实施例2
如图2所示，本实施例2提供一种MMIC芯片背面划片道制作工艺，在芯片前端工艺完成的基础上，再进行划片道制作工艺。先完成芯片前端工艺包括完整的芯片正面工艺、芯片减薄工艺、接地通孔工艺，以完成包括正面部1、衬底2的晶圆。
本实施例2的背面划片道制作工艺，包括以下步骤：
步骤101、对晶圆背面进行清理，并在一定时间内执行下一程序(步骤)，此时晶圆结构如图3所示。
其中，具体清理步骤如下：
1.1)采用浓度为1％～20％(取5％、15％，优选10％)HCl清洗晶圆，去除晶圆表面氧化物；
1.2)干燥后，采用NMP清洗晶圆，并采用IPA清洗晶圆，去除晶圆表面有机沾污；
1.3)干燥后，采用含O2的离子体轰击晶圆表面，增强表面附着力。清理完成后，20min以内进行纳米银浆填充。
步骤102、对晶圆背面接地通孔进行纳米银浆填充，并在一定固化温度下固化成金属Ag层(金属银层)3，使得金属Ag层3填充在接地通孔内，此时晶圆结构如图4所示。
其中，采用手工注入或丝网印刷方式在接地通孔注入纳米银浆。固化温度小于MMIC芯片的欧姆接触温度，且固化温度为100C-350C，典型为100C、120C、130C、150C。填充、固化完成后，晶圆背面表面非接地通孔区域没有Ag残留，接地通孔区域的金属Ag层表面与晶圆背面表面的高度差小于等于20μm；由于纳米银浆固化后，有机物挥发，金属Ag层会收缩，使得高度差会加大，如高度差未达到要求，可进行多次银浆填充、固化。
步骤103、采用溅射方法在背面形成起镀层4，并对起镀层4进行电镀形成厚金属层5，此时晶圆结构如图5所示。
其中，起镀层2的金属种类包含但不限于Ti/Au、Ti/W。厚金属层5的金属种类包含但不限于Au、Cu、Ni，其厚度为2-10μm，典型为4μm。
步骤104、采用光刻工艺和湿法工艺，完成划片道图形7制作以及划片道6刻蚀，此时晶圆结构如图6所示。
采用包括光刻胶涂覆、曝光、显影的黄光工艺在晶圆上制作出划片道图形7，并采用湿法刻蚀工艺完成制作出划片道6，其中，涂覆光刻胶形成光刻胶层8。
步骤105、去除晶圆背面的光刻工艺形成的光刻胶层8，完成晶圆背面划片道制作工艺，此时晶圆结构如图7所示。
在前道工艺完成接地通孔工艺的基础上，采用纳米银浆烧结工艺与厚金层制作工艺相结合，在接地通孔中实现纳米银浆填充，固化完成后，使得接地通孔填充满金属Ag层，整个晶圆表面高低起伏在20um以内，在此基础上，电镀一层Au层(或Cu、Ni等)，并采用黄光工艺完成划片道制作；不仅可解决在MMIC领域接地通孔制作过程中，接地通孔侧壁金层覆盖难问题，还可解决划片道制作过程已损伤Au层等问题。
应当理解，本发明上述实施例及实例，是出于说明和解释目的，并非因此限制本发明的范围。本发明的范围由权利要求项定义，而不是由上述实施例及实例定义。

Claims (10)

1.一种MMIC芯片，其特征在于，包括处于正面部的正面金属层及处于背面部的衬底、接地通孔、金属银层、起镀层、厚金属层，所述接地通孔内设置有金属银层，所述衬底表面上设置有起镀层，所述起镀层表面上设置有厚金属层，所述厚金属层上设置有划片道，所述正面部上设置有与金属银层接触配合的正面金属层。
2.根据权利要求1所述一种MMIC芯片，其特征在于，所述正面金属层为Au、Ti、Pt及Ti/Au、Ti/Pt/Au的一种或多种组合而成，正面金属层的厚度大于等于1μm，正面金属层相对于接地通孔与正面部接触面径向外凸，正面金属层与接地通孔接触面的外周至接地通孔与正面部接触面的外周的距离大于等于5μm。
3.根据权利要求2所述一种MMIC芯片，其特征在于，所述接地通孔横截面为圆形或椭圆形，接地通孔呈一端大一端小结构，其至大端孔径小于等于200μm，其至小端孔径大于等于35μm，其深度为50-200μm。
4.根据权利要求1所述一种MMIC芯片，其特征在于，所述厚金属层的金属种类包括Au、Cu、Ni，厚金属层的厚度为2-10μm。
5.一种MMIC芯片背面划片道制作工艺，其特征在于，包括以下步骤：
101、对晶圆背面进行清理，并在一定时间内执行下一程序；
102、对晶圆背面接地通孔进行纳米银浆填充，并在一定固化温度下固化成金属Ag层，使得金属Ag层填充在接地通孔内；
103、采用溅射方法在背面形成起镀层，并对起镀层进行电镀形成厚金属层；
104、采用光刻工艺和湿法工艺，完成划片道图形制作以及划片道刻蚀；
105、去除晶圆背面的光刻工艺形成的光刻胶层，完成晶圆背面划片道制作工艺。
6.根据权利要求5所述一种MMIC芯片背面划片道制作工艺，其特征在于，所述步骤101的具体步骤如下：
1.1)采用浓度为1％～20％HCl清洗晶圆；
1.2)干燥后，采用NMP清洗晶圆，并采用IPA清洗晶圆；
1.3)干燥后，采用含O2的离子体轰击晶圆表面，并在20min以内执行下一程序。
7.根据权利要求5所述一种MMIC芯片背面划片道制作工艺，其特征在于，所述步骤102中，采用手工注入或丝网印刷方式在接地通孔注入纳米银浆。
8.根据权利要求5所述一种MMIC芯片背面划片道制作工艺，其特征在于，所述步骤102中，固化温度小于MMIC芯片的欧姆接触温度，且固化温度为100C-350C。
9.根据权利要求5所述一种MMIC芯片背面划片道制作工艺，其特征在于，所述步骤102中，金属Ag层外表面与晶圆背面表面的高度差小于等于20μm。
10.根据权利要求5所述一种MMIC芯片背面划片道制作工艺，其特征在于，所述步骤103中，厚金属层的金属种类包括Au、Cu、Ni，厚金属层的厚度为2-10μm。
CN201711185665.4A 2017-11-23 2017-11-23 一种mmic芯片及其背面划片道制作工艺 Pending CN107946274A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711185665.4A CN107946274A (zh) 2017-11-23 2017-11-23 一种mmic芯片及其背面划片道制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711185665.4A CN107946274A (zh) 2017-11-23 2017-11-23 一种mmic芯片及其背面划片道制作工艺

Publications (1)

Publication Number Publication Date
CN107946274A true CN107946274A (zh) 2018-04-20

Family

ID=61931018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711185665.4A Pending CN107946274A (zh) 2017-11-23 2017-11-23 一种mmic芯片及其背面划片道制作工艺

Country Status (1)

Country Link
CN (1) CN107946274A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113292040A (zh) * 2021-05-31 2021-08-24 成都海威华芯科技有限公司 一种mems滤波器和制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202940A (ja) * 1987-02-18 1988-08-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH03135058A (ja) * 1989-10-20 1991-06-10 Toshiba Corp マイクロ波回路部品
JPH03178157A (ja) * 1989-12-06 1991-08-02 Nec Corp マイクロ波モノリシック集積回路
JPH0590801A (ja) * 1991-09-27 1993-04-09 Nec Corp マイクロ波集積回路
JPH1167900A (ja) * 1997-06-12 1999-03-09 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2003298200A (ja) * 2002-04-01 2003-10-17 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2004055869A (ja) * 2002-07-22 2004-02-19 Nec Corp 半導体装置
CN102237339B (zh) * 2010-04-28 2013-07-03 中国科学院微电子研究所 一种芯片背面金属起镀层结构及其制备方法
CN105470131A (zh) * 2015-12-30 2016-04-06 东莞市青麦田数码科技有限公司 一种制作砷化镓基hemt器件背孔的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202940A (ja) * 1987-02-18 1988-08-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH03135058A (ja) * 1989-10-20 1991-06-10 Toshiba Corp マイクロ波回路部品
JPH03178157A (ja) * 1989-12-06 1991-08-02 Nec Corp マイクロ波モノリシック集積回路
JPH0590801A (ja) * 1991-09-27 1993-04-09 Nec Corp マイクロ波集積回路
JPH1167900A (ja) * 1997-06-12 1999-03-09 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2003298200A (ja) * 2002-04-01 2003-10-17 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2004055869A (ja) * 2002-07-22 2004-02-19 Nec Corp 半導体装置
CN102237339B (zh) * 2010-04-28 2013-07-03 中国科学院微电子研究所 一种芯片背面金属起镀层结构及其制备方法
CN105470131A (zh) * 2015-12-30 2016-04-06 东莞市青麦田数码科技有限公司 一种制作砷化镓基hemt器件背孔的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113292040A (zh) * 2021-05-31 2021-08-24 成都海威华芯科技有限公司 一种mems滤波器和制备方法
CN113292040B (zh) * 2021-05-31 2023-05-19 成都海威华芯科技有限公司 一种mems滤波器和制备方法

Similar Documents

Publication Publication Date Title
JPH11168104A (ja) 電子装置及びその製造方法
US9293371B2 (en) Method for processing a semiconductor workpiece with metallization
CN101017779A (zh) 在磷化铟InP基片上形成通孔的方法及半导体光电器件
US20090140439A1 (en) Method of manufacturing a chip and a chip stack
US20200294816A1 (en) Method to protect die during metal-embedded chip assembly (meca) process
CN104867865A (zh) 一种晶圆三维集成引线工艺
CN107946274A (zh) 一种mmic芯片及其背面划片道制作工艺
JP2803408B2 (ja) 半導体装置
CN106744661B (zh) 一种无源器件高品质因素电感制作方法
CN107946183A (zh) 一种基于光刻胶的mmic芯片背面划片道制作工艺
CN103745969B (zh) 光通讯互联txv 3d集成封装及封装方法
CN102403450A (zh) 一种二维电子气结构的霍尔元件及其制备方法
US20200365483A1 (en) Plating for thermal management
CN108010837B (zh) 一种划片道制作工艺
CN111952161A (zh) 一种无衬底垂直型肖特基二极管的制作方法
CN104867923B (zh) 自供电电子器件结构及其制备方法
CN101651119B (zh) GaN场效应晶体管和单片电路台形接地通孔的制作方法
US11081442B2 (en) Low cost metallization during fabrication of an integrated circuit (IC)
CN114267584A (zh) 一种适用于深沟槽蚀刻的芯片制作工艺
CN111864064A (zh) 三维电容
CN105789189B (zh) 基于绝缘体上硅衬底的射频电感元件及其制备方法
CN107808825A (zh) 用于半导体器件的金属化层及其形成方法
CN107833916B (zh) 一种高迁移率电子电晶体的制造方法
CN103021847B (zh) 一种实现镓砷锑双异质结双极型晶体管基极金属化的方法
CN1601707A (zh) Soc硅衬底的加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180420