CN111952161A - 一种无衬底垂直型肖特基二极管的制作方法 - Google Patents

一种无衬底垂直型肖特基二极管的制作方法 Download PDF

Info

Publication number
CN111952161A
CN111952161A CN202010702327.9A CN202010702327A CN111952161A CN 111952161 A CN111952161 A CN 111952161A CN 202010702327 A CN202010702327 A CN 202010702327A CN 111952161 A CN111952161 A CN 111952161A
Authority
CN
China
Prior art keywords
substrate
anode
schottky diode
manufacturing
bcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010702327.9A
Other languages
English (en)
Inventor
范道雨
牛斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Zhongdian Xingu High Frequency Device Industry Technology Research Institute Co ltd
Original Assignee
Nanjing Zhongdian Xingu High Frequency Device Industry Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Zhongdian Xingu High Frequency Device Industry Technology Research Institute Co ltd filed Critical Nanjing Zhongdian Xingu High Frequency Device Industry Technology Research Institute Co ltd
Priority to CN202010702327.9A priority Critical patent/CN111952161A/zh
Publication of CN111952161A publication Critical patent/CN111952161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种无衬底垂直型肖特基二极管的制作方法,包括:1)制作T形肖特基接触阳极;2)制作阳极台面;3)旋涂BCB介质并固化;4)BCB刻蚀,电镀制作压块和介质桥;5)背面减薄去除全部砷化镓衬底;6)背面欧姆接触制作;7)背面刻蚀BCB,最终实现无衬底垂直型肖特基二极管的制作。本发明通过正面的BCB保护,在背面全部去除砷化镓衬底后,再制作背面阴极欧姆接触,在保证一定机械强度下降低了肖特基二极管的串联电阻和寄生电容,大幅提升器件性能。

Description

一种无衬底垂直型肖特基二极管的制作方法
技术领域
本发明属于半导体器件领域,具体涉及一种无衬底垂直型肖特基二极管的制作方法。
背景技术
太赫兹(THz)频率是对一个特定波段(0.1~10THz)电磁波的统称,在电磁波谱中位于毫米波和红外光波之间,相较于毫米波有频率高、带宽足的特点,相较于光波有穿透能力好但是能量低的特点,在无线通信、成像、气象探测,宇宙探测,医学检测等领域有广泛应用。肖特基二极管可以实现常温的太赫兹频率变换,因此是太赫兹系统前端的关键器件,肖特基二极管的器件性能,尤其是截止频率这一指标尤为重要。
肖特基二极管截止频率的进一步提升需要降低串联电阻,结电容和寄生电容。串联电阻优化一般从材料和器件结构优化入手,在综合考虑结电容变化的同时通过调整外延层掺杂浓度、厚度和阳极直径等参数,提升器件截止频率。串联电阻构成包括阴极欧姆接触电阻、n-外延层体电阻以及n+外延层扩散电阻三部分,第一项工艺成熟可忽略不计,第二项受结电容因素制约优化空间有限,第三项一般通过提高重掺浓度优化,因此传统结构的串联电阻优化有其瓶颈。另一方面,尽管传统二极管已经采用介质桥和台面沟道隔离设计来降低寄生电容,继续降低则需要降低芯片衬底厚度,这也为工艺的稳定性和可靠性带来挑战。
发明内容
本发明的目的在于提供一种无衬底垂直型肖特基二极管的制作方法,通过垂直型器件结构和极限的无衬底技术降低肖特基二极管串联电阻与寄生电容,从而提升肖特基二极管的截止频率性能。
实现本发明目的的技术解决方案为:一种无衬底垂直型肖特基二极管的制作方法,包括以下步骤:
1)制作T形肖特基接触阳极;
2)制作阳极台面;
3)旋涂BCB介质并固化,包裹正面全部图形;
4)光刻定义阴阳极压块及介质桥图形,并进行BCB刻蚀,通过电镀工艺制作压块和介质桥结构;
5)背面减薄去除全部砷化镓衬底;
6)背面光刻定义欧姆接触图形,蒸发剥离制作阴极欧姆接触;
7)背面刻蚀BCB,最终实现无衬底垂直型肖特基二极管的制作。
与现有技术相比,本发明的显著优点为:(1)垂直型的肖特基二极管结构改善了阴阳极电流扩散通道,降低了器件串联电阻;(2)同时无衬底结构也降低了器件寄生电容,器件截止频率提升;(3)由于BCB的保护作用,机械强度和器件成品率均得到保障。
附图说明
图1是T形阳极制作后的剖面图。
图2是阳极台面制作后的剖面图。
图3是BCB介质保护后的剖面图。
图4是刻蚀BCB并电镀的正面完成后的剖面图。
图5是临时键合后背面衬底全去除的剖面图。
图6是背面欧姆接触制作后的剖面图。
图7是刻蚀BCB划片槽并芯片分离后的剖面图。
图8是无衬底垂直型肖特基二极管制作后的俯视图。
具体实施方式
本发明提供一种无衬底垂直型肖特基二极管的制作方法,整个器件采用3~5μmBCB作为机械支撑结构,所有GaAs衬底通过分步机械研磨与化学腐蚀结合全部去除。去除后在背面光刻蒸发剥离制作肖特基二极管阴极的欧姆接触,并光刻刻蚀出定义管芯尺寸的BCB划片槽便于最终芯片分离挑取。BCB本身介电常数较低并对正面脆弱结构提供保护,可有效提升器件成品率。目前广泛使用的平面型二极管,阳极到阴极电流路径为沿n+层扩散,且由于电荷积聚效应扩散更集中在n+层表面。本发明的欧姆接触位于肖特基接触垂直方向的正下方,垂直型的阴阳极电流扩散路径相比传统的平面型肖特基二极管降低了串联电阻,而无砷化镓衬底仅包含3~5μm BCB又降低了寄生电容,最终使得器件性能大幅提升。
下面对本发明的无衬底垂直型肖特基二极管的制作方进行详细说明,该方法主要包括如下步骤:
1)对半绝缘砷化镓衬底的外延片进行加工。首先旋涂下层光刻胶,光刻出阳极接触孔并对下层胶固化;旋涂上层光刻胶,光刻阳极接触帽子并蒸发剥离阳极金属;
2)旋涂光刻胶,光刻阳极台面;使用合适溶液湿法腐蚀去除大面积外延层至半绝缘衬底,去除光刻胶;
3)旋涂3~5μm BCB并烘干固化,包裹含T形阳极和阳极台面的正面全部图形;
4)旋涂光刻胶,光刻需要开孔区域并干法刻蚀去除BCB介质,去胶后再次光刻暴露出阴阳极压块和介质桥图形,通过电镀工艺完成正面制作。
5)将圆片临时键合至蓝宝石衬底临时载片上,机械研磨与化学腐蚀结合去除全部砷化镓衬底;
6)临时载片旋涂光刻胶,背面光刻出需要做欧姆接触的区域,蒸发阴极金属,剥离后完成无衬底垂直型肖特基二极管的基本器件结构制作;
7)临时载片旋涂光刻胶,光刻出定义芯片尺寸的划片槽结构,干法刻蚀出相邻器件之间的BCB介质。去胶后浸泡分离实现单个分离的器件制作。
下面结合附图和实施例进一步描述本发明的技术方案。
实施例
本实施中无衬底垂直型肖特基二极管的制作方法具体如下:
1)旋涂0.2微米到1微米下层光刻胶,光刻出阳极接触孔,并使用紫外线照射2h使得下层胶固化。然后旋涂0.5微米到3微米上层光刻胶,光刻比接触孔直径略大的T形阳极帽子且两次光刻圆心重合。接着蒸发阳极金属,本实施例为TiPtAu,金属厚度保持高于下层胶但是不超过下层胶。然后通过丙酮浸泡使得上层胶溶解并剥离大面积金属,通过等离子气体干法打胶刻蚀去除下层胶,最后留下T形结构的阳极,此时以阳极圆心所在剖面如图1所示。
2)旋涂1微米到4微米的光刻胶,光刻出阳极台面。使用合适浓度配比的磷酸加双氧水的水溶液,对裸露的大面积外延层材料湿法腐蚀去除。腐蚀深度在0.2微米到5微米之间。腐蚀通过自停止层停留在半绝缘砷化镓衬底表面。去除光刻胶后,完成阳极台面制作,此时阳极圆心所在剖面如图2所示。
3)旋涂3微米到5微米的BCB溶液,将此时正面所有结构,包括阳极台面和T形阳极金属全部覆盖。将圆片放入烘箱中烘干,形成固化的BCB介质,此时阳极圆心所在剖面如图3所示。
4)旋涂5微米到10微米的光刻胶,光刻需要去除BCB介质的区域,包括T形阳极的互联通孔,阴极和阳极压块。通过以SF6为主的等离子气体干法刻蚀去除BCB介质,直到砷化镓衬底或阳极金属帽表面。去除此层光刻胶,然后再次旋涂5微米到10微米的光刻胶,光刻暴露出阴阳极压块、阳极和介质桥图形,通过电镀工艺制作出2微米到4微米的金。至此完成器件所有正面结构制作,此时剖面如图4所示。
5)将圆片通过临时粘合剂粘到临时载片蓝宝石上,使得正面向下,背面向上。先通过砂轮机械研磨并抛光至50微米左右片厚,再通过硫酸双氧水的水溶液粗略腐蚀至15微米左右片厚,最后通过磷酸双氧水的水溶液精确腐蚀去除剩余的15微米砷化镓衬底,停留在与BCB的下底边、阳极台面的停止层以及阴阳极压块金属下底边等平齐的平面,此时剖面如图5所示。
6)对临时载片旋涂1微米到10微米光刻胶,背面光刻出需要做欧姆接触的区域,需要连接起阳极台面的正下方和阴极压块。蒸发阴极金属,本实施例为AuGeNiAu,使用丙酮浸泡剥离后去除大面积金属,此时已完成无衬底垂直型肖特基二极管的基本器件结构制作,如图6所示。
7)对临时载片旋涂1微米到10微米光刻胶,背面光刻出定义芯片尺寸的划片槽结构,干法刻蚀出相邻器件之间的BCB介质。去除光刻胶,并通过在可溶解临时粘合剂的有机溶液中浸泡,最终实现单个芯片的制作,如图7、图8所示。

Claims (8)

1.一种无衬底垂直型肖特基二极管的制作方法,其特征在于,该方法包括以下步骤:
1)制作T形肖特基接触阳极;
2)制作阳极台面;
3)旋涂BCB介质并固化,包裹正面全部图形;
4)光刻定义阴阳极压块及介质桥图形,并进行BCB刻蚀,通过电镀工艺制作压块和介质桥结构;
5)背面减薄去除全部砷化镓衬底;
6)背面光刻定义欧姆接触图形,蒸发剥离制作阴极欧姆接触;
7)背面刻蚀BCB,最终实现无衬底垂直型肖特基二极管的制作。
2.根据权利要求1所述的无衬底垂直型肖特基二极管的制作方法,其特征在于,步骤1)具体为:旋涂下层光刻胶,光刻出阳极接触孔并对下层胶固化;旋涂上层光刻胶,光刻阳极接触帽子并蒸发剥离阳极金属。
3.根据权利要求1所述的无衬底垂直型肖特基二极管的制作方法,其特征在于,步骤2)具体为:旋涂光刻胶,光刻阳极台面;湿法腐蚀去除外延层至半绝缘衬底,去除光刻胶。
4.根据权利要求1所述的无衬底垂直型肖特基二极管的制作方法,其特征在于,步骤3)具体为:旋涂3~5μm BCB并烘干固化,包裹含T形阳极和阳极台面的正面全部图形。
5.根据权利要求1所述的无衬底垂直型肖特基二极管的制作方法,其特征在于,步骤4)具体为:旋涂光刻胶,光刻需要开孔区域并干法刻蚀去除BCB介质,去胶后再次光刻暴露出阴阳极压块和介质桥图形,通过电镀工艺完成正面制作。
6.根据权利要求1所述的无衬底垂直型肖特基二极管的制作方法,其特征在于,步骤5)具体为:将圆片临时键合至蓝宝石衬底临时载片上,机械研磨与化学腐蚀结合去除全部砷化镓衬底。
7.根据权利要求1所述的无衬底垂直型肖特基二极管的制作方法,其特征在于,步骤6)具体为:临时载片旋涂光刻胶,背面光刻出需要做欧姆接触的区域,蒸发阴极金属,剥离后完成无衬底垂直型肖特基二极管的基本器件结构制作。
8.根据权利要求1所述的无衬底垂直型肖特基二极管的制作方法,其特征在于,步骤7)具体为:临时载片旋涂光刻胶,光刻出定义芯片尺寸的划片槽结构,干法刻蚀出相邻器件之间的BCB介质,去胶后浸泡分离实现单个分离的器件制作。
CN202010702327.9A 2020-07-21 2020-07-21 一种无衬底垂直型肖特基二极管的制作方法 Pending CN111952161A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010702327.9A CN111952161A (zh) 2020-07-21 2020-07-21 一种无衬底垂直型肖特基二极管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010702327.9A CN111952161A (zh) 2020-07-21 2020-07-21 一种无衬底垂直型肖特基二极管的制作方法

Publications (1)

Publication Number Publication Date
CN111952161A true CN111952161A (zh) 2020-11-17

Family

ID=73340742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010702327.9A Pending CN111952161A (zh) 2020-07-21 2020-07-21 一种无衬底垂直型肖特基二极管的制作方法

Country Status (1)

Country Link
CN (1) CN111952161A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690323A (zh) * 2021-09-10 2021-11-23 电子科技大学 一种基于薄膜工艺的无衬底单台面肖特基二极管
CN114023826A (zh) * 2021-10-24 2022-02-08 南京中电芯谷高频器件产业技术研究院有限公司 一种无衬底大功率限幅器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883422A (en) * 1996-06-28 1999-03-16 The Whitaker Corporation Reduced parasitic capacitance semiconductor devices
EP2528090A1 (de) * 2011-05-19 2012-11-28 ACST Advanced Compound Semiconductor Technologies GmbH Halbleiter-Bauelement und Verfahren zu dessen Herstellung
CN106683992A (zh) * 2016-12-15 2017-05-17 中国电子科技集团公司第五十五研究所 一种肖特基二极管t型阳极接触空气桥电极制作方法
CN107785256A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 半导体器件及其制备方法
CN108155092A (zh) * 2017-12-23 2018-06-12 中国电子科技集团公司第五十五研究所 一种bcb辅助增强的肖特基二极管阳极空气桥制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883422A (en) * 1996-06-28 1999-03-16 The Whitaker Corporation Reduced parasitic capacitance semiconductor devices
EP2528090A1 (de) * 2011-05-19 2012-11-28 ACST Advanced Compound Semiconductor Technologies GmbH Halbleiter-Bauelement und Verfahren zu dessen Herstellung
CN107785256A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 半导体器件及其制备方法
CN106683992A (zh) * 2016-12-15 2017-05-17 中国电子科技集团公司第五十五研究所 一种肖特基二极管t型阳极接触空气桥电极制作方法
CN108155092A (zh) * 2017-12-23 2018-06-12 中国电子科技集团公司第五十五研究所 一种bcb辅助增强的肖特基二极管阳极空气桥制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690323A (zh) * 2021-09-10 2021-11-23 电子科技大学 一种基于薄膜工艺的无衬底单台面肖特基二极管
CN113690323B (zh) * 2021-09-10 2024-01-30 电子科技大学 一种基于薄膜工艺的无衬底单台面肖特基二极管
CN114023826A (zh) * 2021-10-24 2022-02-08 南京中电芯谷高频器件产业技术研究院有限公司 一种无衬底大功率限幅器及其制备方法

Similar Documents

Publication Publication Date Title
US20200212230A1 (en) Leakage pathway layer for solar cell
CN105449521B (zh) 一种半绝缘表面等离子体波导太赫兹量子级联激光器的制作方法
CN106683992B (zh) 一种肖特基二极管t型阳极接触空气桥电极制作方法
CN111952161A (zh) 一种无衬底垂直型肖特基二极管的制作方法
CN103646997B (zh) 倏逝波耦合型高速高功率光电探测器的制作方法
CN104009103B (zh) 一种高速铟镓砷探测器及其制作方法
CN111446340A (zh) 一种微型发光元件及其制作方法
CN108155092B (zh) 一种bcb辅助增强的肖特基二极管阳极空气桥制作方法
CN111916491B (zh) 一种环形栅结构的高电子迁移率晶体管
CN113972262A (zh) 氧化镓-二维p型范德华隧穿晶体管、双波段光电探测器件及制备方法
CN111863807A (zh) 基于源场板的单片异质集成Cascode结构场效应晶体管及制作方法
CN112018216A (zh) 一种太阳能电池衬底的转移方法
CN101872744B (zh) 一种硅衬底上制作化合物半导体mmic芯片的方法
CN103325880B (zh) 一种增强型硅基光电二极管及其制作方法
CN110444607B (zh) 带有应力平衡层的大规模铟镓砷焦平面探测器及制备方法
CN102244151A (zh) 一种太阳能电池的制作方法
KR20160047759A (ko) 분리 가능한 기판위에 복수의 태양전지층이 형성되는 다중접합 태양전지의 구조 및 그 제조방법
US20030148591A1 (en) Method of forming semiconductor device
CN108417486A (zh) 一种GaN基SBD变频电路及其制作方法
CN108364950B (zh) 外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法
CN111312835B (zh) 单电子传输雪崩光电二极管结构及制作方法
de Lafontaine et al. Plasma etching applications in concentrated photovoltaic cell fabrication
CN101447450B (zh) 制作单片集成GaAs基MHEMT和PIN二极管的方法
CN117374167B (zh) 一种基于浅刻蚀的高速大功率单行载流子探测器制造方法
CN115939262B (zh) 一种平面肖特基二极管太赫兹探测器芯片的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201117

RJ01 Rejection of invention patent application after publication