CN107785256A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN107785256A CN107785256A CN201610799527.4A CN201610799527A CN107785256A CN 107785256 A CN107785256 A CN 107785256A CN 201610799527 A CN201610799527 A CN 201610799527A CN 107785256 A CN107785256 A CN 107785256A
- Authority
- CN
- China
- Prior art keywords
- groove
- semiconductor devices
- opening
- grid
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 6
- 239000012212 insulator Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 125000003963 dichloro group Chemical group Cl* 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了半导体器件及其制备方法。所述方法包括提供半导体衬底，通过形成有开口的硬掩膜层在所述半导体衬底上形成沟槽，所述沟槽的宽度与所述开口的宽度一致，所述开口与所述沟槽上下呈1字形；横向刻蚀所述硬掩膜层，以扩大所述开口的横向尺寸，所述开口与所述沟槽上下呈T字形；在所述沟槽和所述开口内形成栅极氧化层和栅极多晶硅；对所述栅极多晶硅进行回刻，使所述栅极多晶硅呈T字形；在所述半导体衬底上形成介质层，刻蚀所述介质层，使所述半导体衬底上多余的栅极氧化层和硬掩膜层一并去除。所述方法可以保证所述栅极氧化层具有原始的厚度，提高了所述半导体器件的性能和良率，而且还不会导致工艺成本的提高。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及半导体器件及其制备方法。
背景技术
沟槽型金属氧化物半导体势垒肖特基二极管(Trench Mos Barrier Schottky，TMBS)，这种半导体器件常用于制作整流器以用于高频逆变器、开关电源、高频DC-DC转换器等。其中TMBS的栅极结构的制作一般是先通过硬掩膜层在半导体衬底上形成沟槽，然后将硬掩膜层去除，接着在沟槽内形成栅极氧化层和栅极多晶硅，然后栅极多晶硅回刻，接着在半导体衬底上形成介质层，最后进行介质层刻蚀，此时半导体衬底上多余的栅极氧化层也会一并被刻蚀。
但此方法形成的栅极结构中，栅极多晶硅大致为柱状体而位于沟槽内，而沟槽内栅极多晶硅两侧栅极氧化层的最上端也会被刻蚀掉一部分，如此导致沟槽最上端边缘处的栅极氧化层的厚度很薄(以100V工艺为例，一般需要栅极氧化层厚度大于4000A，但实际上此处栅极氧化层的厚度远不及于此，请参见图7所示)，如此此处会产生漏电流，从而导致器件整体的漏电流偏大，进而影响器件的性能和良率。
因此，需要对目前所述制备方法进行改进，以便消除上述存在的多种问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，通过形成有开口的硬掩膜层在所述半导体衬底上形成沟槽，所述沟槽的宽度与所述开口的宽度一致，所述开口与所述沟槽上下呈1字形；
横向刻蚀所述硬掩膜层，以扩大所述开口的横向尺寸，所述开口与所述沟槽上下呈T字形；
在所述沟槽和所述开口内形成栅极氧化层和栅极多晶硅；
对所述栅极多晶硅进行回刻，使所述栅极多晶硅呈T字形；
在所述半导体衬底上形成介质层；
刻蚀所述介质层，使所述半导体衬底上多余的栅极氧化层和硬掩膜层一并去除。
可选地，所述硬掩膜层的材料为二氧化硅。
可选地，所述横向刻蚀所述硬掩膜层的步骤使用湿法刻蚀。
可选地，横向刻蚀所述硬掩膜层后，所述硬掩膜层的厚度与所述开口的横向尺寸之比大于0.58。
可选地，所述栅极氧化层的材料为二氧化硅。
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底；
沟槽，位于所述半导体衬底中；
栅极氧化层，位于所述沟槽的表面；
栅极多晶硅，所述栅极多晶硅呈T字形，形成于所述沟槽中和所述半导体衬底上并覆盖所述栅极氧化层。
可选地，所述栅极氧化层的材料为二氧化硅。
可选地，所述半导体器件为沟槽型金属氧化物半导体势垒肖特基二极管(TrenchMos Barrier Schottky，TMBS)。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在半导体衬底上形成具有开口的硬掩膜层，蚀刻半导体衬底形成沟槽之后所述硬掩膜层并不去除，而是继续横向刻蚀所述硬掩膜层，以扩大所述开口的横向尺寸，所述开口与所述沟槽上下呈T字形，在填充栅极氧化层和栅极多晶硅之后形成T字形的栅极多晶硅，以完全覆盖所述栅极氧化层，将所述栅极氧化层密封，从而起到对所述栅极氧化层的保护，防止其被蚀刻，可以保证所述栅极氧化层具有原始的厚度，提高了所述半导体器件的性能和良率，而且还不会导致工艺成本的提高。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图
图1示出了本发明所述半导体器件的制备工艺流程图；
图2示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图3示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图4示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图5示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图6示出了本发明一实施例中的一种半导体器件的SEM结构示意图；
图7示出了目前工艺中一种半导体器件的SEM结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述结构做进一步的说明，其中图1示出了本发明所述半导体器件的制备工艺流程图；图2示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图3示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图4示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图5示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图6示出了本发明一实施例中的一种半导体器件的SEM结构示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供半导体衬底，通过形成有开口的硬掩膜层在所述半导体衬底上形成沟槽，所述沟槽的宽度与所述开口的宽度一致，所述开口与所述沟槽上下呈1字形；
步骤S2：横向刻蚀所述硬掩膜层，以扩大所述开口的横向尺寸，所述开口与所述沟槽上下呈T字形；
步骤S3：在所述沟槽和所述开口内形成栅极氧化层和栅极多晶硅；
步骤S4：对所述栅极多晶硅进行回刻，使所述栅极多晶硅呈T字形；
步骤S5：在所述半导体衬底上形成介质层；
步骤S6：刻蚀所述介质层，使所述半导体衬底上多余的栅极氧化层和硬掩膜层一并去除。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供半导体衬底201，通过形成有开口的硬掩膜层在所述半导体衬底上形成沟槽，所述沟槽的宽度与所述开口的宽度一致，所述开口与所述沟槽上下呈1字形。
具体地，如图2所示，提供半导体衬底201，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中，在本发明中所述半导体器件可以为沟槽型金属氧化物半导体势垒肖特基二极管(Trench Mos Barrier Schottky，TMBS)，常用于制作整流器以用于高频逆变器、开关电源、高频DC-DC转换器等。TMBS用某些金属和半导体相接触，在它们的交界面处便会形成一个势垒区(通常称为“表面势垒”或“肖特基势垒”)，产生整流、检波作用。但是需要说明书的是本发明所述方法并不局限于势垒肖特基二极管，还可以是其他类型的器件，下面为了更好地的说明所述半导体器件的制备方法，以势垒肖特基二极管为例进行说明。
在所述半导体衬底中形成所述沟槽的方法包括：
首先，在半导体衬底201上形成硬掩膜层202，其中，所述硬掩膜层可以为氧化物层和氮化物层中的一种或两种，在本实施例中为二氧化硅。
其中，所述氧化物层可以为高温氧化法得到的，其厚度可以为100-200埃。
或者所述硬掩膜层为氮化物层，可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。
接着，执行干法刻蚀工艺，依次对所述硬掩膜层和半导体衬底201进行刻蚀以形成沟槽20。
具体地，可以在硬掩膜层上形成具有开口图案的光刻胶层，以该光刻胶层为掩膜对硬掩膜层进行干法刻蚀，以将图案转移至硬掩膜层中，并以光刻胶层和硬掩膜层为掩膜对所述半导体衬底201进行刻蚀，以形成沟槽。所述开口与所述沟槽上下呈1字形。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。
其中，所述沟槽的形状并不局限于某一种，例如可以形成碗状、锥形以及方形的沟槽。
可选地，在本发明的一实施例中形成碗状沟槽，如图2所示。
其中，所述沟槽的深度并不局限于某一数值范围，可以根据实际需要进行选择。
可选地，在该步骤中可以形成多个相互间隔的所述沟槽，所述沟槽的数目并不局限于某一数值范围，可以根据实际需要进行选择。
其中在该步骤中选用干法蚀刻以形成所述沟槽，作为优选，在本发明中可以选择CF4、CO2、O2、N2中的一种或者多种，所述蚀刻压力可以为20-300mTorr，优选为50-150mTorr，功率为200-600W。
执行步骤二，横向刻蚀所述硬掩膜层，以扩大所述开口的横向尺寸，所述开口与所述沟槽上下呈T字形。
具体地，如图3所示，在该步骤中横向刻蚀所述硬掩膜层，以去除所述沟槽20两侧的所述半导体衬底上的部分所述硬掩膜层，以扩大所述硬掩膜层中的所述开口图案的横向尺寸，以使所述开口与所述沟槽上下呈T字形。
可选地，在该步骤中选用湿法蚀刻所述硬掩膜层，以扩大所述开口图案的横向尺寸。
进一步，选用与所述半导体衬底具有较大蚀刻选择比的方法蚀刻所述硬掩膜层，以防止对所述沟槽以及所述半导体衬底造成损坏，以使所述沟槽保持良好的轮廓。
在扩大所述开口图案的横向尺寸之后，所述硬掩膜层的厚度与所述硬掩膜层中的所述开口图案的横向尺寸比大于0.58。
本发明在半导体衬底上形成所述沟槽之后并不去除所述硬掩膜层，而是继续横向蚀刻所述硬掩膜层，以和所述衬底形成T形结构，并定义后续工艺中形成T形栅极多晶硅的形貌，通过所述方法可以更加容易的控制所述T形栅极多晶硅的形成。
执行步骤三，在所述沟槽和所述开口内形成栅极氧化层和栅极多晶硅。
具体地，如图4所示，在扩大所述开口图案的横向尺寸之后在所述沟槽的表面形成栅极氧化层。
可选地，在本申请中在所述沟槽的表面、所述开口表面以及所述硬掩膜层上形成所述栅极氧化层。
可选地，形成所述栅极氧化层的步骤包括：
在所述硬掩膜层的表面及沟槽内表面均形成一层牺牲介质层，所述牺牲介质层的材质为氧化硅，可以采用热氧化法形成；
使用酸液清洗去除所述牺牲介质层，在本实施例中，所述酸液为氢氟酸；
在所述硬掩膜层的表面及沟槽内表面均形成栅极氧化层203，所述栅介质层的材质为可以氧化硅，采用热氧化法形成，当然也可以通过沉积的方法形成，并不局限于所述示例。
形成牺牲氧化层后，接着去除牺牲氧化层，最后再形成栅极氧化层的目的是，采用此种方式能够对沟槽的侧壁以及底部进行缺陷修复，便于更好的形成栅极氧化层，得到可靠性较高的栅极氧化层。
然后沉积栅极多晶硅204，以填充所述沟槽和所述开口图案。
具体地，如图5所示，所述栅极多晶硅204包括多晶硅。
在一具体实施例中以多晶硅为例作进一步说明，反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在衬底硅表面上外延生长，以填充所述沟槽和所述开口图案。
可选地，沉积栅极多晶硅204，以填充所述沟槽和所述开口图案并覆盖所述硬掩膜层上方的所述栅极氧化层。
执行步骤四，对所述栅极多晶硅进行回刻，使所述栅极多晶硅呈T字形。
具体地，沉积栅极多晶硅填充所述沟槽和所述开口图案之后还进一步包括回蚀刻所述栅极多晶硅的步骤，以减小所述栅极多晶硅的厚度，形成T形结构的栅极多晶硅。
其中，所述栅极多晶硅包括两部分，第一部分填充所述沟槽，第二部分为位于所述半导体衬底上方的横向部分，并且位于所述半导体衬底上的第二部分的横向尺寸大于位于所述沟槽中的第一部分的横向尺寸。
如图5所示，所述沟槽中的所述栅极氧化层被所述栅极多晶硅所覆盖，不会暴露，因此在后续的蚀刻中不会对其造成任何影响。
执行步骤五，在所述半导体衬底上形成介质层，刻蚀所述介质层，使所述半导体衬底上多余的栅极氧化层和硬掩膜层一并去除。
具体地，在该步骤中沉积介质层，以覆盖T形结构的所述栅极多晶硅和所述硬掩膜层；所述介质层可以选用本领域常用的介质材料，例如氧化物等，在本实施例中为二氧化硅，TEOS。然后刻蚀所述介质层，使所述半导体衬底上多余的栅极氧化层和硬掩膜层一并去除。在此过程中，T形栅极多晶硅下方的栅极氧化层，亦即半导体衬底上沟槽的最上边缘处的栅极氧化层，因为有T形多晶硅的保护而不被影响刻蚀，所以此处的栅极氧化层依然具有理想的厚度，确保制成的半导体器件依然具有理想的特性，如图6所示。
在去除所述硬掩膜层之后所述方法还进一步包括形成金属阳极的步骤，进而形成金属-半导体二极管，其具体地的形成方法可以选用本领域常用的方法，在此不再赘述。
至此，完成了本发明实施例的半导体器件的制备方法的相关步骤的介绍。所述方法还可以包括形成所述器件的步骤以及其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法在半导体衬底上通过具有开口的硬掩膜层，蚀刻半导体衬底形成沟槽之后所述硬掩膜层并不去除，而是继续横向刻蚀所述硬掩膜层，以扩大所述开口的横向尺寸，所述开口与所述沟槽上下呈T字形，在填充栅极氧化层和栅极多晶硅之后形成T字形的栅极多晶硅，以完全覆盖所述栅极氧化层，将所述栅极氧化层密封，从而起到对所述栅极氧化层的保护，防止其被蚀刻，可以保证所述栅极氧化层具有原始的厚度，提高了所述半导体器件的性能和良率，而且还不会导致工艺成本的提高。
实施例二
本发明还提供了一种半导体器件，所述半导体器件可以通过实施例一中所述方法制备得到。
具体地，所述半导体器件包括：
半导体衬底；
沟槽，位于所述半导体衬底中；
栅极氧化层，位于所述沟槽的表面；
栅极多晶硅，所述栅极多晶硅呈T字形，形成于所述沟槽中和所述半导体衬底上并覆盖所述栅极氧化层。
在本发明中所述半导体器件可以为沟槽型金属氧化物半导体势垒肖特基二极管(Trench Mos Barrier Schottky，TMBS)，常用于制作整流器以用于高频逆变器、开关电源、高频DC-DC转换器等。TMBS用某些金属和半导体相接触，在它们的交界面处便会形成一个势垒区(通常称为“表面势垒”或“肖特基势垒”)，产生整流、检波作用。
所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述沟槽的表面形成有栅极氧化层，所述栅极氧化层的材料为二氧化硅。
其中，所述栅极多晶硅呈T字形，所述T形结构的所述栅极多晶硅可以完全覆盖所述栅极氧化层，如图4所示，所述栅极氧化层被所述栅极多晶硅所包围，不会暴露，因此在后续的蚀刻中不会对其造成任何影响，如图6所示。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件，半导体器件为了避免所述沟槽中的栅极氧化层在后续的工艺中被蚀刻，造成厚度很薄的问题，形成上宽下窄的T形的栅极多晶硅，以完全覆盖所述栅极氧化层，将所述栅极氧化层密封，从而起到对所述栅极氧化层的保护，防止其被蚀刻，可以保证所述栅极氧化层具有原始的厚度，提高了所述半导体器件的性能和良率，而且还不会导致工艺成本的提高。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供半导体衬底，通过形成有开口的硬掩膜层在所述半导体衬底上形成沟槽，所述沟槽的宽度与所述开口的宽度一致，所述开口与所述沟槽上下呈1字形；
横向刻蚀所述硬掩膜层，以扩大所述开口的横向尺寸，所述开口与所述沟槽上下呈T字形；
在所述沟槽和所述开口内形成栅极氧化层和栅极多晶硅；
对所述栅极多晶硅进行回刻，使所述栅极多晶硅呈T字形；
在所述半导体衬底上形成介质层；
刻蚀所述介质层，使所述半导体衬底上多余的栅极氧化层和硬掩膜层一并去除。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述硬掩膜层的材料为二氧化硅。
3.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述横向刻蚀所述硬掩膜层的步骤使用湿法刻蚀。
4.根据权利要求1所述的半导体器件的制备方法，其特征在于，横向刻蚀所述硬掩膜层后，所述硬掩膜层的厚度与所述开口的横向尺寸之比大于0.58。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述栅极氧化层的材料为二氧化硅。
6.一种根据权利要求1至5任意一项半导体器件的制备方法所制成的半导体器件，其特征在于，所述半导体器件包括：
半导体衬底；
沟槽，位于所述半导体衬底中；
栅极氧化层，位于所述沟槽的表面；
栅极多晶硅，所述栅极多晶硅呈T字形，形成于所述沟槽中和所述半导体衬底上并覆盖所述栅极氧化层。
7.根据权利要求6所述的半导体器件，其特征在于，所述栅极氧化层的材料为二氧化硅。
8.根据权利要求6所述的半导体器件，其特征在于，所述半导体器件为沟槽型金属氧化物半导体势垒肖特基二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610799527.4A CN107785256A (zh) | 2016-08-31 | 2016-08-31 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610799527.4A CN107785256A (zh) | 2016-08-31 | 2016-08-31 | 半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107785256A true CN107785256A (zh) | 2018-03-09 |
Family
ID=61451693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610799527.4A Pending CN107785256A (zh) | 2016-08-31 | 2016-08-31 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107785256A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110890277A (zh) * | 2018-09-07 | 2020-03-17 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
| CN111952161A (zh) * | 2020-07-21 | 2020-11-17 | 南京中电芯谷高频器件产业技术研究院有限公司 | 一种无衬底垂直型肖特基二极管的制作方法 |
| CN111987142A (zh) * | 2019-05-24 | 2020-11-24 | 长鑫存储技术有限公司 | 沟槽阵列晶体管结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355556B1 (en) * | 2000-09-29 | 2002-03-12 | Vanguard International Semiconductor Corp. | Method for fabricating transistor |
| CN101901808A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 一种沟槽式肖特基势垒二极管整流器件及制造方法 |
| CN104425278A (zh) * | 2013-09-04 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及半导体器件的形成方法 |
-
2016
- 2016-08-31 CN CN201610799527.4A patent/CN107785256A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355556B1 (en) * | 2000-09-29 | 2002-03-12 | Vanguard International Semiconductor Corp. | Method for fabricating transistor |
| CN101901808A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 一种沟槽式肖特基势垒二极管整流器件及制造方法 |
| CN104425278A (zh) * | 2013-09-04 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及半导体器件的形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110890277A (zh) * | 2018-09-07 | 2020-03-17 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
| CN110890277B (zh) * | 2018-09-07 | 2022-05-10 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
| CN111987142A (zh) * | 2019-05-24 | 2020-11-24 | 长鑫存储技术有限公司 | 沟槽阵列晶体管结构及其制备方法 |
| CN111987142B (zh) * | 2019-05-24 | 2024-05-17 | 长鑫存储技术有限公司 | 沟槽阵列晶体管结构及其制备方法 |
| CN111952161A (zh) * | 2020-07-21 | 2020-11-17 | 南京中电芯谷高频器件产业技术研究院有限公司 | 一种无衬底垂直型肖特基二极管的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101536166B (zh) | 形成场效应晶体管的方法、多个场效应晶体管及包括多个存储器单元的动态随机存取存储器电路 | |
| KR101728320B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI648774B (zh) | 半導體裝置及其形成方法 | |
| CN105590846B (zh) | 半导体结构的形成方法 | |
| CN104009070B (zh) | 用于鳍状场效应晶体管的金属栅极和栅极接触件结构 | |
| TW201535488A (zh) | 鰭狀場效電晶體裝置與其形成方法 | |
| TW202025310A (zh) | 半導體裝置的形成方法 | |
| TW201434109A (zh) | ＦｉｎＦＥＴ元件與其形成方法 | |
| CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN109427890A (zh) | 半导体元件 | |
| CN107785256A (zh) | 半导体器件及其制备方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| CN109767984A (zh) | 制造半导体结构的方法 | |
| TW201137954A (en) | Method of fabricating semiconductor device | |
| CN103871856A (zh) | 金属栅极的形成方法 | |
| TW201911388A (zh) | 半導體裝置及製造方法 | |
| CN108428743A (zh) | 金属/多晶硅栅极沟槽功率mosfet及其形成方法 | |
| CN103227101A (zh) | 半导体器件及其制造方法 | |
| CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
| CN105826364B (zh) | 晶体管及其形成方法 | |
| CN104851834B (zh) | 一种半导体器件的制备方法 | |
| CN112750754A (zh) | 半导体器件中接触孔的制作方法及半导体器件 | |
| CN114743879A (zh) | 一种分离栅mosfet的制作方法 | |
| CN103972101B (zh) | 用于产生具有垂直电介质层的半导体器件的方法 | |
| CN109087865A (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180309 |
|
| RJ01 | Rejection of invention patent application after publication |