CN101447450B - 制作单片集成GaAs基MHEMT和PIN二极管的方法 - Google Patents
制作单片集成GaAs基MHEMT和PIN二极管的方法 Download PDFInfo
- Publication number
- CN101447450B CN101447450B CN2007101783206A CN200710178320A CN101447450B CN 101447450 B CN101447450 B CN 101447450B CN 2007101783206 A CN2007101783206 A CN 2007101783206A CN 200710178320 A CN200710178320 A CN 200710178320A CN 101447450 B CN101447450 B CN 101447450B
- Authority
- CN
- China
- Prior art keywords
- metal
- mhemt
- nanometers
- photoetching
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 238000001259 photo etching Methods 0.000 claims abstract description 47
- 238000001704 evaporation Methods 0.000 claims abstract description 41
- 238000005260 corrosion Methods 0.000 claims abstract description 22
- 230000007797 corrosion Effects 0.000 claims abstract description 22
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 10
- 239000000956 alloy Substances 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 230000008020 evaporation Effects 0.000 claims description 37
- 239000003292 glue Substances 0.000 claims description 35
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 30
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 24
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 19
- 238000011161 development Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract 1
- 238000004080 punching Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种制作单片集成GaAs基MHEMT和PIN二极管的方法，该方法依次包括以下工艺步骤：光刻PIN上电极、蒸发上电极金属、剥离上电极金属、PIN台面腐蚀隔离、同时光刻PIN下电极和MHEMT源漏，蒸发PIN下电极和MHEMT源漏金属、剥离PIN下电极和MHEMT源漏金属、欧姆接触合金、MHEMT台面腐蚀隔离、MHEMT栅光刻、栅槽腐蚀、蒸发栅金属、剥离栅金属、生长钝化介质、刻孔、一次布线光刻、蒸发布线金属、剥离布线金属。本发明将GaAs基MHEMT和PIN二极管集成在同一块衬底上，实现了单片集成GaAs基MHEMT和PIN二极管。
Description
技术领域
本发明涉及化合物半导体材料及器件技术领域，尤其涉及一种制作单片集成砷化镓(GaAs)基应变高电子迁移率晶体管(MHEMT)和PIN二极管的方法。
背景技术
应变高电子迁移率晶体管(MHEMT)具有高频、高速、高功率增益和低噪声系数的特点，因而在毫米波频段有着广泛的应用，大量应用于军事、太空和民用通讯领域，如毫米波雷达、电子战、智能装备、卫星通讯和辐射天文学等。
PIN二极管是一种特殊的电荷存储二极管。正向偏压下，导通阻抗很小，近似短路；反向偏压下，阻抗很高，近似开路，而且具有随偏压可连续改变阻抗的特性。
在MHEMT电路中，电位转换可以由二极管完成。但是，如果采用肖特基势垒二极管实现MHEMT电路的电位转换，则在高电流密度下，肖特基势垒二极管将产生较大的导通阻抗，不利于MHEMT电路电位转换的实现。如果采用PIN二极管实现MHEMT电路的电位转换，则在高电流密度下，由于PIN二极管的正向导通阻抗较小，就可以解决这个问题。
所以，如果能够将GaAs基MHEMT和PIN二极管集成在同一块衬底上，形成单片集成GaAs基MHEMT和PIN二极管材料结构，则将是一个非常值得研究的技术课题。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种制作单片集成GaAs基MHEMT和PIN二极管的方法，以将GaAs基MHEMT和PIN二极管集成在同一块衬底上，实现单片集成GaAs基MHEMT和PIN二极管。
(二)技术方案
为达到上述目的，本发明提供了一种制作单片集成砷化镓基应变高电子迁移率晶体管和PIN二极管的方法，该方法依次包括以下工艺步骤：
光刻PIN上电极、蒸发形成上电极金属、剥离上电极金属、PIN台面腐蚀隔离、同时光刻PIN下电极和MHEMT源漏、蒸发形成PIN下电极和MHEMT源漏金属、剥离PIN下电极和MHEMT源漏金属、欧姆接触合金、MHEMT台面腐蚀隔离、MHEMT栅光刻、栅槽腐蚀、蒸发栅金属、剥离栅金属、生长钝化介质、刻孔、一次布线光刻、蒸发形成布线金属、剥离布线金属；其中：
所述剥离上电极金属包括：利用丙酮溶液剥离，去除上电极区域之外的金属；
所述剥离PIN下电极和MHEMT源漏金属包括：利用丙酮溶液剥离，去除下电极和MHEMT源漏区域之外的金属；
所述欧姆接触合金包括：在280℃合金1分钟，使PIN上、下电极和MHEMT源漏电极形成欧姆接触；
所述蒸发栅金属包括：漂洗、蒸发栅金属Ti/Pt/Au，其中，Ti为50纳米，Pt为80纳米，Au为220纳米；
所述剥离栅金属包括：利用丙酮溶液剥离，去除栅区域之外的金属；
所述生长钝化介质包括：PECVD生长SiN介质200纳米；
所述刻孔包括：涂HMDS、匀胶9912、前烘、6#阴版光刻、显影、坚膜、RIE刻蚀、去胶；
所述剥离布线金属包括：利用丙酮溶液剥离，去除布线区域之外的金属。
上述方案中，所述光刻PIN上电极的步骤包括：涂HMDS、匀胶AZ5214、前烘、1#阳版光刻，曝光，反转，泛曝光，显影。
上述方案中，所述蒸发形成上电极金属的步骤包括：打底胶、漂洗，蒸发Ni/Ge/Au/Ge/Ni/Au，其中，Ni为4纳米，Ge为4纳米，Au为66纳米，Ge为8纳米，Ni为3纳米，Au为220纳米。
上述方案中，所述同时光刻PIN下电极和MHEMT源漏的步骤包括：涂HMDS、匀胶AZ5214、前烘、3#阳版光刻，曝光，反转，泛曝光，显影。
上述方案中，所述蒸发形成PIN下电极和MHEMT源漏金属的步骤包括：打底胶、漂洗，蒸发Ni/Ge/Au/Ge/Ni/Au，其中，Ni为4纳米，Ge为4纳米，Au为66纳米，Ge为8纳米，Ni为3纳米，Au为220纳米。
上述方案中，所述MHEMT台面腐蚀隔离的步骤包括：涂HMDS、匀胶9912、前烘、4#阳版光刻，曝光，显影、坚膜、打底胶、台面隔离湿法腐蚀直至漏电流降为纳安量级、测试隔离效果、去胶清洗；其中湿法腐蚀工艺，利用H3PO4-H2O2-H2O溶液腐蚀盖帽层N+In0.53Ga0.47As、势垒层i-In0.52Al0.48As、平面掺杂层、空间隔离层i-In0.52Al0.48As、沟道i-In0.53Ga0.47As和部分缓冲层i-In0.52Al0.48As。
上述方案中，所述MHEMT栅光刻的步骤包括：涂HMDS、匀胶AZ5206、前烘、5#栅版光刻，曝光，反转，泛曝光，显影、清洗、吹干。
上述方案中，所述栅槽腐蚀的步骤包括：坚膜、打底胶、湿法腐蚀栅槽；其中，湿法腐蚀工艺利用柠檬酸-H2O2溶液腐蚀盖帽层N+In0.53Ga0.47As。
上述方案中，所述一次布线光刻的步骤包括：涂HMDS、匀胶AZ5214、前烘、7#阳版光刻、反转、泛曝光、显影。
上述方案中，所述蒸发形成布线金属的步骤包括：打底胶、漂洗、蒸发形成布线金属Ti/Au，其中，Ti为50纳米，Au为1000纳米。
(三)有益效果
从上述技术方案可以看出，本发明提供的这种制作单片集成GaAs基MHEMT和PIN二极管的方法，由于利用外延材料的选择腐蚀性，在同一块衬底材料上制备出GaAs基MHEMT和PIN二极管，所以能够达到单片集成GaAs基MHEMT和PIN二极管的目的。
附图说明
下面结合附图和实施例对本发明进一步说明：
图1是本发明提供的制作单片集成GaAs基MHEMT和PIN二极管的方法流程图；
图2是依照本发明实施例的制作单片集成GaAs基MHEMT和PIN二极管的工艺流程图；
图3是本发明制作的单片集成GaAs基MHEMT和PIN二极管的材料结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图1所示，图1是本发明提供的制作单片集成GaAs基MHEMT和PIN二极管的方法流程图，该方法依次包括以下工艺步骤：光刻PIN上电极、蒸发上电极金属、剥离上电极金属、PIN台面腐蚀隔离、同时光刻PIN下电极和MHEMT源漏，蒸发PIN下电极和MHEMT源漏金属、剥离PIN下电极和MHEMT源漏金属、欧姆接触合金、MHEMT台面腐蚀隔离、MHEMT栅光刻、栅槽腐蚀、蒸发栅金属、剥离栅金属、生长钝化介质、刻孔、一次布线光刻、蒸发布线金属、剥离布线金属。
基于图1所示的制作单片集成GaAs基MHEMT和PIN二极管的方法流程图，图2示出了依照本发明实施例的制作单片集成GaAs基MHEMT和PIN二极管的工艺流程图，具体包括以下工艺步骤：
1、第一步工艺为光刻PIN上电极，确定上电极区域；
在本步骤中，涂HMDS、匀胶AZ5214、前烘、1#阳版光刻，曝光，反转，泛曝光，显影。
2、第二步工艺为蒸发上电极金属；
在本步骤中，所述蒸发上电极金属的步骤包括：打底胶、漂洗，蒸发Ni/Ge/Au/Ge/Ni/Au，其中，Ni为4纳米，Ge为4纳米，Au为66纳米，Ge为8纳米，Ni为3纳米，Au为220纳米。
3、第三步工艺为上电极金属剥离；
在本步骤中，所述剥离上电极金属的步骤包括：利用丙酮溶液剥离，去除上电极区域之外的金属。
4、第四步工艺为PIN台面腐蚀隔离。涂HMDS、匀胶9912、前烘、2#阳版光刻，曝光，显影、坚膜、打底胶、台面隔离湿法腐蚀、测试隔离效果、去胶清洗。其中湿法腐蚀工艺，先用柠檬酸-H2O2溶液腐蚀P+In0.53Ga0.47As、i-In0.53Ga0.47As、N+In0.53Ga0.47As，再用HCl-H2O溶液腐蚀N+InP，而PIN上电极处由于有光刻胶覆盖，所以不被腐蚀。
5、第五步工艺为同时光刻PIN下电极和MHEMT源漏；
在本步骤中，涂HMDS、匀胶AZ5214、前烘、3#阳版光刻，曝光，反转，泛曝光，显影。
6、第六步工艺为蒸发PIN下电极和MHEMT源漏金属；
在本步骤中，打底胶、漂洗，蒸发Ni/Ge/Au/Ge/Ni/Au，其中，Ni为4纳米，Ge为4纳米，Au为66纳米，Ge为8纳米，Ni为3纳米，Au为220纳米。
7、第七步工艺为金属剥离；
在本步骤中，利用丙酮溶液剥离，去除下电极和MHEMT源漏区域之外的金属。
8、第八步工艺为欧姆接触金属合金，形成欧姆接触；
在本步骤中，在280℃合金1分钟，使PIN上、下电极和MHEMT源漏电极形成欧姆接触。
9、第九步工艺为MHEMT台面腐蚀隔离。涂HMDS、匀胶9912、前烘、4#阳版光刻，曝光，显影、坚膜、打底胶、台面隔离湿法腐蚀直至漏电流降为纳安量级、测试隔离效果、去胶清洗。其中湿法腐蚀工艺，利用H3PO4-H2O2-H2O溶液腐蚀盖帽层N+In0.53Ga0.47As、势垒层i-In0.52Al0.48As、平面掺杂层、空间隔离层i-In0.52Al0.48As、沟道i-In0.53Ga0.47As和部分缓冲层i-In0.52Al0.48As。
10、第十步工艺为MHEMT栅光刻，定义MHEMT栅的区域；
在本步骤中，涂HMDS、匀胶AZ5206、前烘、5#栅版光刻，曝光，反转，泛曝光，显影、清洗、吹干。
11、第十一步工艺为栅槽腐蚀；
在本步骤中，坚膜、打底胶、湿法腐蚀栅槽。湿法腐蚀工艺利用柠檬酸-H2O2溶液腐蚀盖帽层N+In0.53Ga0.47As。
12、第十二步工艺为蒸发栅金属；
在本步骤中，漂洗、蒸发栅金属Ti/Pt/Au，其中，Ti为50纳米，Pt为80纳米，Au为220纳米。
13、第十三步工艺为金属剥离；
在本步骤中，利用丙酮溶液剥离，去除栅区域之外的金属。
14、第十四步工艺为PECVD生长钝化介质SiN；
在本步骤中，PECVD生长SiN介质200纳米。
15、第十五步工艺为RIE刻孔；
在本步骤中，涂HMDS、匀胶9912、前烘、6#阴版光刻、显影、坚膜、RIE刻蚀、去胶。
16、第十六步工艺为一次布线光刻，定义连线的区域；
在本步骤中，涂HMDS、匀胶AZ5214、前烘、7#阳版光刻、反转、泛曝光、显影。
17、第十七步工艺为蒸发布线金属；
在本步骤中，打底胶、漂洗、蒸发布线金属Ti/Au，其中，Ti为50纳米，Au为1000纳米。
18、第十八步工艺为金属剥离；
在本步骤中，利用丙酮溶液剥离，去除布线区域之外的金属。
本发明提供的制作单片集成GaAs基MHEMT和PIN二极管的方法，考虑到外延生长和器件性能两方面的实际要求，各层厚度、掺杂剂量可在一定范围内，根据具体材料和器件指标进行调整。在满足外延生长可实现的前提下，实现单片集成GaAs基MHEMT和PIN二极管。图3示出了本发明制作的单片集成GaAs基MHEMT和PIN二极管的材料结构示意图。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种制作单片集成砷化镓基应变高电子迁移率晶体管和PIN二极管的方法，其特征在于，该方法依次包括以下工艺步骤：
光刻PIN上电极、蒸发形成上电极金属、剥离上电极金属、PIN台面腐蚀隔离、同时光刻PIN下电极和MHEMT源漏、蒸发形成PIN下电极和MHEMT源漏金属、剥离PIN下电极和MHEMT源漏金属、欧姆接触合金、MHEMT台面腐蚀隔离、MHEMT栅光刻、栅槽腐蚀、蒸发栅金属、剥离栅金属、生长钝化介质、刻孔、一次布线光刻、蒸发形成布线金属、剥离布线金属；其中：
所述剥离上电极金属包括：利用丙酮溶液剥离，去除上电极区域之外的金属；
所述剥离PIN下电极和MHEMT源漏金属包括：利用丙酮溶液剥离，去除下电极和MHEMT源漏区域之外的金属；
所述欧姆接触合金包括：在280℃合金1分钟，使PIN上、下电极和MHEMT源漏电极形成欧姆接触；
所述蒸发栅金属包括：漂洗、蒸发栅金属Ti/Pt/Au，其中，Ti为50纳米，Pt为80纳米，Au为220纳米；
所述剥离栅金属包括：利用丙酮溶液剥离，去除栅区域之外的金属；
所述生长钝化介质包括：PECVD生长SiN介质200纳米；
所述刻孔包括：涂HMDS、匀胶9912、前烘、6#阴版光刻、显影、坚膜、RIE刻蚀、去胶；
所述剥离布线金属包括：利用丙酮溶液剥离，去除布线区域之外的金属。
2.根据权利要求1所述的制作单片集成砷化镓基应变高电子迁移率晶体管和PIN二极管的方法，其特征在于，所述光刻PIN上电极的步骤包括：
涂HMDS、匀胶AZ5214、前烘、1#阳版光刻，曝光，反转，泛曝光，显影。
3.根据权利要求1所述的制作单片集成砷化镓基应变高电子迁移率晶体管和PIN二极管的方法，其特征在于，所述蒸发形成上电极金属的步骤包括：
打底胶、漂洗，蒸发Ni/Ge/Au/Ge/Ni/Au，其中，Ni为4纳米，Ge为4纳米，Au为66纳米，Ge为8纳米，Ni为3纳米，Au为220纳米。
4.根据权利要求1所述的制作单片集成砷化镓基应变高电子迁移率晶体管和PIN二极管的方法，其特征在于，所述同时光刻PIN下电极和MHEMT源漏的步骤包括：
涂HMDS、匀胶AZ5214、前烘、3#阳版光刻，曝光，反转，泛曝光，显影。
5.根据权利要求1所述的制作单片集成砷化镓基应变高电子迁移率晶体管和PIN二极管的方法，其特征在于，所述蒸发形成PIN下电极和MHEMT源漏金属的步骤包括：
打底胶、漂洗，蒸发Ni/Ge/Au/Ge/Ni/Au，其中，Ni为4纳米，Ge为4纳米，Au为66纳米，Ge为8纳米，Ni为3纳米，Au为220纳米。
6.根据权利要求1所述的制作单片集成砷化镓基应变高电子迁移率晶体管和PIN二极管的方法，所述MHEMT台面腐蚀隔离的步骤包括：
涂HMDS、匀胶9912、前烘、4#阳版光刻，曝光，显影、坚膜、打底胶、台面隔离湿法腐蚀直至漏电流降为纳安量级、测试隔离效果、去胶清洗；其中湿法腐蚀工艺，利用H3PO4-H2O2-H2O溶液腐蚀盖帽层N+In0.53Ga0.47As、势垒层i-In0.52Al0.48As、平面掺杂层、空间隔离层i-In0.52Al0.48As、沟道i-In0.53Ga0.47As和部分缓冲层i-In0.52Al0.48As。
7.根据权利要求1所述的制作单片集成砷化镓基应变高电子迁移率晶体管和PIN二极管的方法，其特征在于，所述MHEMT栅光刻的步骤包括：
涂HMDS、匀胶AZ5206、前烘、5#栅版光刻，曝光，反转，泛曝光，显影、清洗、吹干。
8.根据权利要求1所述的制作单片集成砷化镓基应变高电子迁移率晶体管和PIN二极管的方法，其特征在于，所述栅槽腐蚀的步骤包括：
坚膜、打底胶、湿法腐蚀栅槽；其中，湿法腐蚀工艺利用柠檬酸-H2O2溶液腐蚀盖帽层N+In0.53Ga0.47As。
9.根据权利要求1所述的制作单片集成砷化镓基应变高电子迁移率晶体管和PIN二极管的方法，其特征在于，所述一次布线光刻的步骤包括：
涂HMDS、匀胶AZ5214、前烘、7#阳版光刻、反转、泛曝光、显影。
10.根据权利要求1所述的制作单片集成砷化镓基应变高电子迁移率晶体管和PIN二极管的方法，其特征在于，所述蒸发形成布线金属的步骤包括：
打底胶、漂洗、蒸发形成布线金属Ti/Au，其中，Ti为50纳米，Au为1000纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101783206A CN101447450B (zh) | 2007-11-28 | 2007-11-28 | 制作单片集成GaAs基MHEMT和PIN二极管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101783206A CN101447450B (zh) | 2007-11-28 | 2007-11-28 | 制作单片集成GaAs基MHEMT和PIN二极管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101447450A CN101447450A (zh) | 2009-06-03 |
| CN101447450B true CN101447450B (zh) | 2010-09-29 |
Family
ID=40743015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101783206A Expired - Fee Related CN101447450B (zh) | 2007-11-28 | 2007-11-28 | 制作单片集成GaAs基MHEMT和PIN二极管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101447450B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108133966B (zh) * | 2018-01-22 | 2024-07-05 | 芯合半导体(合肥)有限公司 | 一种集成了周边RC snubber结构的碳化硅SBD器件元胞结构 |
| CN109216331B (zh) * | 2018-07-23 | 2020-07-17 | 西安电子科技大学 | 一种基于pin二极管的毫米波预失真集成电路及制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1540723A (zh) * | 2003-10-30 | 2004-10-27 | 上海集成电路研发中心有限公司 | 一种半导体器件含氮双栅氧化硅层的制备方法 |
| EP1796151A1 (en) * | 2005-12-09 | 2007-06-13 | Interuniversitair Microelektronica Centrum ( Imec) | Low work function metal alloy |
-
2007
- 2007-11-28 CN CN2007101783206A patent/CN101447450B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1540723A (zh) * | 2003-10-30 | 2004-10-27 | 上海集成电路研发中心有限公司 | 一种半导体器件含氮双栅氧化硅层的制备方法 |
| EP1796151A1 (en) * | 2005-12-09 | 2007-06-13 | Interuniversitair Microelektronica Centrum ( Imec) | Low work function metal alloy |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101447450A (zh) | 2009-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11677037B2 (en) | Metamorphic layers in multijunction solar cells | |
| US9029685B2 (en) | Monolithic bypass diode and photovoltaic cell with bypass diode formed in back of substrate | |
| CN101207078B (zh) | 具有旁路二极管的反向变质太阳能电池 | |
| US7727795B2 (en) | Exponentially doped layers in inverted metamorphic multijunction solar cells | |
| JP2003505862A (ja) | モノリシックバイパスダイオードおよび太陽電池ストリング装置 | |
| EP2040309A2 (en) | Thin inverted metamorphic multijunction solar cells with rigid support | |
| CN100495682C (zh) | 采用干法刻蚀技术实现rtd与hemt单片集成的方法 | |
| US20090078309A1 (en) | Barrier Layers In Inverted Metamorphic Multijunction Solar Cells | |
| JP2013511845A (ja) | ｎドープ基板に形成された多接合太陽電池 | |
| CN103367463A (zh) | 一种太赫兹横向肖特基二极管及其制作方法 | |
| CN101447450B (zh) | 制作单片集成GaAs基MHEMT和PIN二极管的方法 | |
| WO2003065463A3 (en) | Thin film photovoltaic devices and methods of making the same | |
| CN101447449B (zh) | 制作单片集成GaAs基PHEMT和PIN二极管的方法 | |
| CN113658859A (zh) | 一种氮化镓功率器件的制备方法 | |
| CN102544113B (zh) | 一种耿氏二极管及其制备方法 | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| Chen et al. | 21 GHz highly efficient composite-channel InP HEMT | |
| CN118571879A (zh) | 半导体器件结构及其制造方法 | |
| DE102008034701B4 (de) | Verfahren zur Herstellung von dünnen invertierten metamorphen Multijunction Solarzellen mit starrem Träger | |
| JPS63132485A (ja) | ＧａＡｓ太陽電池およびその製造方法 | |
| Karimy et al. | The first 70nm 6-inch GaAs PHEMT MMIC process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: TIANJIN ZHONGKE MICROELECTRONIC TECHNOLOGY RESEARC Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20140220 |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 300451 BINHAI NEW DISTRICT, TIANJIN |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140220 Address after: 300451, Tianjin Binhai New Area, Tanggu new North Road, 4668 innovation and Pioneering Park, 22-A plant, four floor, B corner, -1 Patentee after: Tianjin Zhongke Microelectronics Technology Research and Development Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100929 Termination date: 20151128 |