KR100800831B1 - 구리 배선 형성 방법 - Google Patents

구리 배선 형성 방법 Download PDF

Info

Publication number
KR100800831B1
KR100800831B1 KR1020060103798A KR20060103798A KR100800831B1 KR 100800831 B1 KR100800831 B1 KR 100800831B1 KR 1020060103798 A KR1020060103798 A KR 1020060103798A KR 20060103798 A KR20060103798 A KR 20060103798A KR 100800831 B1 KR100800831 B1 KR 100800831B1
Authority
KR
South Korea
Prior art keywords
copper
via hole
deposited
film
trench
Prior art date
Application number
KR1020060103798A
Other languages
English (en)
Inventor
주성중
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060103798A priority Critical patent/KR100800831B1/ko
Application granted granted Critical
Publication of KR100800831B1 publication Critical patent/KR100800831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다마신(damascene) 방법을 사용하는 구리 배선 공정에서 구리배선과 비아홀 접촉면의 저항을 감소시켜 소자의 전기적 특성을 향상시키는 구리 배선 형성 방법에 관한 것이다. 즉, 본 발명에서는 듀얼 다마신 방법을 사용하는 구리 배선 형성 방법에 있어서, 듀얼 다마신 패턴의 비아홀 하부의 콘택부분에 증착되는 구리 시드막을 플라즈마 스퍼터링을 통해 식각시킨 후, 구리 배선을 증착시킴으로써, 비아홀 콘택 저항을 낮추어 소자의 전기적 특성을 크게 향상시킬 수 있게 된다.
다마신, 비아홀, 콘택저항, 구리배선

Description

구리 배선 형성 방법{METHOD FOR FORMING COPPER LINE}
도 1은 종래 듀얼 다마신 방법을 이용한 구리 배선 공정 모식도,
도 2a 내지 도 2g는 본 발명의 실시 예에 따라 구리배선과 비아홀 접촉면의 저항을 감소시킨 구리 배선 공정 모식도.
<도면의 주요 부호에 대한 간략한 설명>
200 : 하부 구리막 202 : 층간 절연막
206 : 구리 배리어막 208 : 구리 시드막
210 : 구리 시드막 212 : 구리 배선막
본 발명은 구리 배선 공정에 관한 것으로, 특히 다마신(damascene) 방법을 사용하는 구리 배선 공정에서 구리배선과 비아홀 접촉면의 저항을 감소시켜 소자의 전기적 특성을 향상시키는 구리 배선 형성 방법에 관한 것이다.
최근 들어, 트랜지스터 소자 뿐만 아니라 금속 배선의 미세화 및 다층화 요 구에 따라 반도체 디바이스(device)의 사이즈(size)는 점점 더 감소되는 추세에 있으며, 이러한 사이즈의 감소로 인한 콘텍홀(contact hole)의 고종횡비(high aspect ratio)에 따라 기존의 알루미늄, 텅스텐을 이용한 금속배선 형성의 경우, 알루미늄 및 텅스텐의 낮은 매립특성 및 높은 저항에 의한 시간 지연의 문제가 발생하게 되는 문제점이 있다.
이에 따라 현재는 탄탈륨(Ta) 및 탄탈륨 나이트라이드(TaN)를 확산 방지막으로 하여 구리 시드(Seed)를 증착 시킨 후, 구리 전착(Electrochemical Plate)법을 통해서 제조되는 구리배선(copper line)을 금속배선(metal line)으로 사용하는 듀얼 다마신(dual damascene) 공법이 고집적 반도체 소자를 위한 금속배선 방법으로 사용되고 있다.
도 1은 종래 듀얼 다마신 방법을 이용한 구리 배선 공정 모식도를 도시한 것으로, 상기 도 1에서와 같이 먼저 반도체 기판 상에 듀얼 다마신 패턴을 형성시킨 후, 탄탈륨(Ta)으로 구리 배리어(barrier)막(102)을 형성시킨다. 이어 구리 시드(seed)막(104)을 형성하고, 전기 화학 도금 방식(ECP)을 이용하여 구리 배선막(Cu)(106)을 상기 비아홀 및 트렌치 내에 증착 시켜 하부 구리막(Cu)(100)과 연결되도록 한다.
그러나 상기한 종래 듀얼 다마신 방법에서는 구리 시드막과 하부의 구리 배리어막인 탄탈륨막으로 인해 비아홀 내 구리 배선막(106)과 비아홀 하부의 구리막(100)간 콘텍 저항이 증가하여 전기적 저항 특성이 나빠지는 문제점이 있었다.
따라서, 본 발명의 목적은 다마신(damascene) 방법을 사용하는 구리 배선 공정에서 구리배선과 비아홀 접촉면의 저항을 감소시켜 소자의 전기적 특성을 향상시키는 구리 배선 형성 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 듀얼 다마신을 이용한 구리 배선 형성 방법으로서, (a)반도체 기판 상 층간 절연막내 트렌치와 하부 금속 배선 연결을 위한 비아홀 패턴을 형성시키는 단계와, (b)상기 트렌치와 비아홀 내 구리 배리어막을 형성시키는 단계와, (c)상기 구리 배리어막 상부에 제1구리 시드막을 증착 시킨 후, 비아홀 상부의 오버행을 제거시키는 단계와, (d)상기 오버행 제거 후 제2구리 시드막을 다시 증착시킨 후, 상기 비아홀과 상기 하부 금속 배선간 증착된 제1/제2 구리 시드막을 펀치쓰루 공정을 통해 식각하는 단계와, (e)상기 트렌치 및 비아홀 내 구리를 증착시켜 구리 배선을 형성시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 듀얼 다마신 방법을 이용한 구리 배선 공정의 모식도를 도시한 것으로, 이하 상기 도 2a 내지 도 2e를 참조하여 구리 배리어막과 하부 구리막간 콘택 저항을 감소시켜 소자의 전기적 특성을 개선한 본 발명의 구리 배선 공정을 상세히 설명하기로 한다.
먼저 위 도 2a에서와 같이 반도체 기판내 하부 구리막(Cu)(200)상부에 층간 절연막(Inter Metal Dielectric: IMD)(202)을 증착시킨 후, 층간 절연막(202)에 트렌치와 하부 구리막(200)과 연결을 위한 비아홀 패턴을 연속적으로 형성시키기 위한 듀얼 다마신 패턴(204)을 형성시킨다.
이어, 도 2b에서와 같이, 위 듀얼 다마신 패턴의 트렌치와 비아홀내 탄탈륨 나이트라이드(TaN)(302)과 탄탈륨(Ta)(304)를 순차적으로 증착시켜 구리 배리어막(206)을 형성시킨 후, 도 2c에서와 같이 구리 배리어막(206) 위로 구리 시드막(208)을 증착시킨다. 이때, 구리 시드막(208)은 200∼400Å의 두께로 증착되는데, 구리 시드막(208) 증착 이후 비아홀 상부에 오버행(overhang)이 발생된다.
이에 따라 본 발명에서는 위 비아홀 상부에 발생하는 오버행을 제거하기 위해 도 2d에서와 같이, 아르곤(Ar) 스퍼터링(sputtering)으로 비아홀 상부에 오버행을 제거시키고, 듀얼 다마신 패턴의 트렌치 상부에는 구리 증착(Cu deposition)을 수행시킨다.
그런 후, 도 2e에서와 같이, 트렌치내 구리 시드막(208) 상부로 다시 200∼400Å의 두께의 구리 시드막(210)을 증착시킨 후, 도 2f에서 보여지는 바와 같이, 아르곤 스퍼터링을 통해 비아홀에 증착되는 구리 시드막(208, 210)을 식각하는 펀치쓰루(punch through) 공정을 수행한다.
이어, ECP 방식을 이용하여 구리 배선막(Cu)(212)를 듀얼 다마신 패턴의 비아홀 및 트렌치 내에 증착 시키게 되는데, 도 2g에서 보여지는 바와 같이, 비아홀의 펀치쓰루 공정을 통해 구리 배선막(212)과 비아홀 하부의 구리막(200)간 두께를 줄일 수 있도록 함으로써, 비아 콘택 저항을 감소시킬 수 있게 된다.
상기한 바와 같이 본 발명에서는 듀얼 다마신 방법을 사용하는 구리 배선 형성 방법에 있어서, 듀얼 다마신 패턴의 비아홀 하부의 콘택부분에 증착되는 구리 시드막을 플라즈마 스퍼터링을 통해 식각시킨 후, 구리 배선을 증착시킴으로써, 비아홀 콘택 저항을 낮추어 소자의 전기적 특성을 크게 향상시킬 수 있게 된다.
한편 상술한 본 발명의 설명에서 실시 예에는 구체적인 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 듀얼 다마신 방법을 사용하는 구리 배선 형성 방법에 있어서, 듀얼 다마신 패턴의 비아홀 하부의 콘택부분에 증착되는 구리 시드막을 플라즈마 스퍼터링을 통해 식각시킨 후, 구리 배선을 증착시킴으로써, 비아홀 콘택 저항을 낮추어 소자의 전기적 특성을 크게 향상시킬 수 있는 이점이 있다.

Claims (4)

  1. 듀얼 다마신을 이용한 구리 배선 형성 방법으로서,
    (a)반도체 기판 상 층간 절연막내 트렌치와 하부 금속 배선 연결을 위한 비아홀 패턴을 형성시키는 단계와,
    (b)상기 트렌치와 비아홀 내 구리 배리어막을 형성시키는 단계와,
    (c)상기 구리 배리어막 상부에 제1구리 시드막을 증착시킨 후, 비아홀 상부의 오버행을 제거시키는 단계와,
    (d)상기 오버행 제거후 제2구리 시드막을 다시 증착시킨 후, 상기 비아홀과 상기 하부 금속 배선간 증착된 제1/제2 구리 시드막을 펀치쓰루 공정을 통해 식각하는 단계와,
    (e)상기 트렌치 및 비아홀 내 구리를 증착시켜 구리 배선을 형성시키는 단계
    를 포함하는 구리 배선 형성 방법.
  2. 제1항에 있어서,
    상기 오버행의 제거와, 구리 시드막에 대한 펀치쓰루 공정은, 아르곤 가스에 의한 스퍼터링을 통해 수행되는 것을 특징으로 하는 구리 배선 형성 방법.
  3. 제1항에 있어서,
    상기 제1/제2 구리 시드막은, 각각 200∼400Å의 두께로 증착되는 것을 특징으로 하는 구리 배선 형성 방법.
  4. 제1항에 있어서,
    상기 구리 배리어막은, 탄탈륨 나이트라이드와 탄탈륨을 순차적으로 증착하여 형성시키는 것을 특징으로 하는 구리 배선 형성 방법.
KR1020060103798A 2006-10-25 2006-10-25 구리 배선 형성 방법 KR100800831B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060103798A KR100800831B1 (ko) 2006-10-25 2006-10-25 구리 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060103798A KR100800831B1 (ko) 2006-10-25 2006-10-25 구리 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100800831B1 true KR100800831B1 (ko) 2008-02-04

Family

ID=39342311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060103798A KR100800831B1 (ko) 2006-10-25 2006-10-25 구리 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100800831B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010758A (ko) 2000-07-31 2002-02-06 박종섭 반도체 소자의 구리 산화물 제거 방법
KR20020090439A (ko) 2001-05-25 2002-12-05 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법
KR20040059922A (ko) 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체소자의 구리배선 형성방법
KR20060069243A (ko) * 2004-12-16 2006-06-21 제너럴 일렉트릭 캄파니 고체 산화물 연료 전지용의 지지 전극을 제조하는 방법 및고체 산화물 연료 전지
KR20060072522A (ko) 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20070069293A (ko) 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 구리 배선 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010758A (ko) 2000-07-31 2002-02-06 박종섭 반도체 소자의 구리 산화물 제거 방법
KR20020090439A (ko) 2001-05-25 2002-12-05 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법
KR20040059922A (ko) 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체소자의 구리배선 형성방법
KR20060069243A (ko) * 2004-12-16 2006-06-21 제너럴 일렉트릭 캄파니 고체 산화물 연료 전지용의 지지 전극을 제조하는 방법 및고체 산화물 연료 전지
KR20060072522A (ko) 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20070069293A (ko) 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 구리 배선 형성 방법

Similar Documents

Publication Publication Date Title
JP4918778B2 (ja) 半導体集積回路装置の製造方法
US6303498B1 (en) Method for preventing seed layer oxidation for high aspect gap fill
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100800831B1 (ko) 구리 배선 형성 방법
KR100744247B1 (ko) 구리 배선 형성 방법
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR101107746B1 (ko) 반도체 소자의 금속배선 형성방법
US20090029545A1 (en) Method of manufacturing semiconductor device
KR100889555B1 (ko) 반도체 소자의 인덕터 제조방법
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
CN102124553A (zh) 包含要求金属层与衬底之间的电压阈值的工艺的用于制造集成电子电路的工艺
US20100167531A1 (en) Semiconductor device and method for manufacturing the same
KR100826784B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR101158059B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100800920B1 (ko) 반도체 소자의 인덕터 제조 방법
KR100910443B1 (ko) 구리 배선 형성 방법
US6388330B1 (en) Low dielectric constant etch stop layers in integrated circuit interconnects
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
KR100862826B1 (ko) 반도체 소자의 구리배선 형성방법
KR100815944B1 (ko) 반도체 소자에 사용되는 구리 배선층을 형성하는 방법
KR100642908B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100752167B1 (ko) 반도체 소자의 배선 형성방법
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee