TW202412086A - 晶圓後段製程的處理方法及晶圓級半導體結構 - Google Patents

Abstract

一種晶圓後段製程的處理方法，包含提供晶圓，晶圓包括相對設置的正面和背面，其中在晶圓的正面和背面之間形成有複數個半導體元件，互連結構層形成於該些半導體元件上，且晶圓被複數條切割道劃分成複數個晶粒單元，施行研磨製程從晶圓的背面將晶圓薄化，沿著該些條切割道，將互連結構層的一部分和該晶圓的一部分去除，以在晶圓的正面形成凹槽，以及在晶圓薄化且形成凹槽後，在晶圓的背面上形成導電層，其中導電層縱向分離於凹槽的底面。

Description

晶圓後段製程的處理方法及晶圓級半導體結構

本揭露係關於半導體製造技術，特別是關於薄化晶圓後段製程的處理方法及其製造的晶圓級半導體結構。

近年來，基於大量生產以降低成本的需求，晶圓的尺寸由6吋逐漸增加至8吋、12吋或12吋以上，並且在晶圓上完成積體電路的製作之後，通常需要作晶背研磨再切割成晶粒，以使得晶粒的厚度降低來符合封裝的規格要求。

然而，大尺寸且薄化後的晶圓會產生很明顯的翹曲(warpage)，例如6吋晶圓在薄化後的翹曲量可到達約8毫米(mm)，而半導體製造設備的自動化裝置無法配合翹曲量太大的晶圓，例如晶圓前段製程(front end process)的設備無法自動化搬運翹曲量大於2 mm的晶圓，而晶圓後段製程(back end process)的設備則無法自動化搬運翹曲量大於4 mm的晶圓。因此，業界亟需克服大尺寸且薄化後的晶圓在半導體製造上所產生的問題。

有鑑於此，本揭露提出一種晶圓後段製程的處理方法及其所製造的晶圓級半導體結構，此晶圓後段製程的處理方法將預切割製程(pre-cut process)整合在晶背研磨和晶背金屬化(backside grinding & backside metallization，BGBM)製程中，預切割製程例如為雷射刻槽(laser grooving)製程、或者光微影(photolithography)和蝕刻(etching)製程，其在晶圓的切割道上形成凹槽，讓大尺寸(8吋、12吋或12吋以上)且薄化後晶圓的翹曲量降低至小於4mm或小於2mm，使得晶圓在後段製程的設備中可以利用自動化裝置進行搬運和傳遞，克服了習知利用人工搬運、輔助治具、或其他支撐方式所產生的問題，有助於改善晶圓後段製程的生產良率和製造成本。

根據本揭露的一實施例，提供一種晶圓後段製程的處理方法，包括以下步驟：提供晶圓，晶圓包括相對設置的正面和背面，其中在晶圓的正面和背面之間形成有複數個半導體元件，互連結構層形成於該些半導體元件上，且晶圓被複數條切割道劃分成複數個晶粒單元；施行研磨製程，從晶圓的背面將晶圓薄化；沿著該些切割道，將互連結構層的一部分和晶圓的一部分去除，以在晶圓的正面形成凹槽；以及在晶圓薄化且形成凹槽後，在晶圓的背面上形成導電層，其中導電層縱向分離於凹槽的底面。

根據本揭露的一實施例，提供一種晶圓級半導體結構，包括晶圓、互連結構層、凹槽以及導電層。晶圓包括相對設置的正面和背面，在晶圓的正面和背面之間有複數個半導體元件，且晶圓被複數條切割道劃分成複數個晶粒單元，互連結構層設置於該些半導體元件上，其中互連結構層包括層間介電層設置在晶圓的正面上，凹槽對應設置於該些切割道上，其中凹槽貫穿層間介電層且暴露出晶圓的一上表面，晶圓的該上表面與晶圓的正面之間有高度差，導電層設置於晶圓的背面上，其中導電層縱向分離於凹槽的底面。

為了讓本揭露之特徵明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下。

本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。為簡化說明起見，本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。舉例而言，下文中針對「第一特徵形成在第二特徵上或上方」的敘述，其可以是指「第一特徵與第二特徵直接接觸」，也可以是指「第一特徵與第二特徵間另存在有其他特徵」，致使第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「上」，「頂」，「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個（或多個）元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體裝置在使用中以及操作時的可能擺向。隨著半導體裝置的擺向的不同（旋轉90度或其它方位），用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。

雖然本揭露使用第一、第二、第三等等用詞，以敘述種種元件、部件、區域、層、及/或區塊(section)，但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。

本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。

本揭露中所提及的「耦接」、「耦合」、「電連接」一詞包含任何直接及間接的電氣連接手段。舉例而言，若文中描述第一部件耦接於第二部件，則代表第一部件可直接電氣連接於第二部件，或透過其他裝置或連接手段間接地電氣連接至該第二部件。

雖然下文係藉由具體實施例以描述本揭露的發明，然而本揭露的發明原理亦可應用至其他的實施例。此外，為了不致使本發明之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。

本揭露係關於晶圓後段製程的處理方法及其所製造的晶圓級半導體結構，本揭露的實施例利用雷射刻槽製程、或者光微影和蝕刻製程，在晶背研磨(backside grinding)製程之前或之後，於晶圓的切割道上形成凹槽，藉此讓大尺寸(8吋、12吋或以上)且薄化後的晶圓的翹曲量降低至小於4 mm或小於2 mm，使得大尺寸且薄化後的晶圓在後段製程的設備中可以利用自動化裝置進行搬運和傳遞，以克服習知利用人工搬運、輔助治具、或其他支撐方式所產生的問題，有助於改善晶圓後段製程的生產良率和製造成本，例如使用蒸鍍機(evaporator)在晶圓背面形成導電層的晶背金屬化(backside metallization，BSM)製程。

參閱第1圖，其係繪示根據本揭露一些實施例的晶圓和互連結構層的剖面示意圖，其中在晶圓的正面和背面之間形成有複數個半導體元件，互連結構層形成在該些半導體元件上。晶圓110包含半導體基板101和成長於半導體基板101上的磊晶層102。半導體基板101例如為矽晶圓，其具有特定的導電型，例如P型或N型。磊晶層102例如為矽磊晶層，其具有特定的導電型，例如P型或N型。根據不同的需求，半導體基板101的導電型可以相同或相異於磊晶層102的導電型。晶圓110又可稱為磊晶晶圓。在晶圓110的正面110F和背面110B之間，且鄰近晶圓110的正面110F之處形成有複數個半導體元件103，在一些實施例中，這些半導體元件103包含溝槽式閘極金屬氧化物半導體場效電晶體(trench gate metal oxide semiconductor field effect transistor，trench gate MOSFET)和/或其他半導體元件，其中溝槽形成在磊晶層102中，在溝槽內形成有彼此縱向分離的閘極113和場板111，介電襯層112形成在溝槽的內側壁和底面上，圍繞閘極113和場板111，且設置於閘極113和場板111之間將兩者隔開。此外，半導體元件103的源極區116和基體區(body region)118形成在磊晶層102中，且位於溝槽的兩側，半導體元件103的汲極區則位於晶圓110的背面110B，因此在晶圓後段製程，例如晶背研磨和晶背金屬化(BGBM)製程中，在晶圓110的背面110B上會形成導電層作為汲極電極。在其他實施例中，當半導體元件103為絕緣閘雙極電晶體(insulated gate bipolar transistor，IGBT)時，則形成在晶圓110的背面110B上的導電層可作為背面集極(collector)。此外，針對形成在晶圓110中的其他半導體元件，形成在晶圓110的背面110B上的導電層可作為半導體元件的電極。

繼續參閱第1圖，在晶圓110的正面110F上還形成有互連結構層120，其包含層間介電層(inter-layer dielectric layer，ILD)121、導通孔(via)123和導線層125，其中層間介電層121形成在晶圓110的正面110F上，以覆蓋半導體元件103，導通孔123形成在層間介電層121內，導線層125形成在層間介電層121上，導通孔123電耦接至半導體元件103和導線層125。此外，在導線層125上還形成有保護層(passivation layer)127，保護層127具有複數個開口，以暴露出導線層125的一部分，使得導線層125可以經由這些開口和連接部件，例如導電凸塊(bump)、導電柱(pillar)、銲球(solder ball)等，電性連接至外部電路或其他電子元件。

另外，晶圓110被複數條切割道SL劃分成複數個晶粒單元100A，這些切割道SL包含複數條沿著第一方向(例如X方向)延伸且互相平行的切割道，以及複數條沿著第二方向(例如Y方向)延伸且互相平行的切割道，且第一方向的切割道和第二方向的切割道互相交錯，以圍繞每一個晶粒單元100A。在一些實施例中，於切割道SL的區域內不會形成半導體元件103、導通孔123和導線層125，切割道SL的寬度W1可約為50微米(µm)至150微米(µm)，例如約為60微米(µm)，但不限於此，可以依據晶圓尺寸、晶粒尺寸和製程需求調整切割道SL的寬度W1。另外，在一些實施例中，保護層127還可具有開口暴露出位於切割道SL的層間介電層121。

第2圖是本揭露一實施例之晶圓後段製程的處理方法100的流程圖，首先，在步驟S110，提供晶圓，其正面和背面之間形成有複數個半導體元件，且互連結構層形成於該些半導體元件上。晶圓例如為第1圖所示的晶圓110，其正面110F和背面110B之間形成有複數個半導體元件103，且互連結構層120形成於該些半導體元件103上，晶圓110被複數條切割道SL劃分成複數個晶粒單元100A。接著，在步驟S120，沿著切割道，使用雷射刻槽製程在晶圓的正面形成凹槽。請參閱第5圖，其為根據本揭露一些實施例所繪示的形成凹槽後且薄化前的晶圓和互連結構層的剖面示意圖。如第5圖所示，在一實施例中，於步驟S120使用雷射刻槽製程，沿著切割道SL，去除互連結構層的一部分和晶圓的一部分，例如去除位於切割道SL的層間介電層121的一部分和晶圓110正面110F的磊晶層102的一部分，以形成凹槽130，並暴露出晶圓110的上表面110S，其中晶圓110的上表面110S與正面110F之間有高度差H，且凹槽130具有寬度W2。在一些實施例中，凹槽130的寬度W2和切割道SL的寬度W1的比值為1/6至1，高度差H約為5µm至50µm，例如切割道SL的寬度W1約為60µm，凹槽130的寬度W2約為10µm，高度差H約為10µm，但不限於此。

之後，在步驟S130，施行研磨製程，從晶圓的背面將晶圓薄化。請參閱第5圖和第6圖，其中第6圖是根據本揭露一實施例所繪示的形成凹槽後且薄化後的晶圓和互連結構層的剖面示意圖。在一些實施例中，先使用膠帶將第5圖的晶圓110的正面110F貼附到研磨機台上，接著在晶圓110的背面110B施行研磨製程，將半導體基板101從厚度T1(如第5圖所示)減薄至厚度T2(如第6圖所示)，例如半導體基板101的厚度可從720µm減薄至152µm，但不限於此。然後，可以在減薄後的半導體基板101的背面進行蝕刻製程，例如乾蝕刻或濕蝕刻製程，以增加半導體基板101的背面之粗糙度，其有利於提高後續形成的導電層與半導體基板之間的附著度，此背面蝕刻製程讓半導體基板101的厚度減薄了約5µm。之後，撕除貼附在晶圓110的正面110F上的膠帶，並使用去離子水對減薄後且形成凹槽的晶圓進行清潔。

接著，在步驟S140，在晶圓的背面上形成導電層。根據本揭露的實施例，在晶圓的正面上於切割道形成凹槽可以釋放晶圓的應力，因此相較於不具有凹槽的晶圓，第6圖所示的形成凹槽130且薄化後的晶圓110會具有較低的翹曲度，例如8吋和12吋晶圓的翹曲度皆可以降低至4mm以下或2mm以下，因此在形成導電層的過程中，可以利用自動化裝置將第6圖的晶圓載入(load)薄膜沈積設備，例如蒸鍍機，並利用蒸鍍機在晶圓110的背面110B上沉積如第7圖所示的導電層140，例如銀(Ag)、銅(Cu)、金(Au)、鋁(Al)、其他合適的金屬材料或其合金。第7圖是根據本揭露一些實施例所繪示的晶圓級半導體結構10的剖面示意圖，其中在晶圓110的正面110F上形成有凹槽130，且在薄化後晶圓110的背面110B上形成有導電層140，且導電層140縱向分離於凹槽130的底面（例如磊晶層102的上表面110S）。在形成導電層140之後，根據本揭露的實施例，由於晶圓110的翹曲度仍為4mm以下或2mm以下，因此也可以利用自動化裝置，從蒸鍍機卸載(unload)薄化後且形成有凹槽和導電層的晶圓級半導體結構。

第3圖是本揭露另一實施例之晶圓後段製程的處理方法200的流程圖。首先，在步驟S210，提供晶圓，其正面和背面之間形成有複數個半導體元件，且互連結構層形成於該些半導體元件上。步驟S210的詳細說明可參閱第2圖的步驟S110，在此不再重複。接著，在步驟S220，施行研磨製程，從晶圓的背面將晶圓薄化。步驟S220的詳細說明可參閱第2圖的步驟S130，其包含膠帶貼附、晶背研磨、晶背蝕刻、撕除膠帶、去離子水清潔等步驟，在此不再重複。然後，在步驟S230，沿著切割道，使用雷射刻槽製程在晶圓的正面形成凹槽。步驟S230的詳細說明可參閱第2圖的步驟S120，在此不再重複。接著，可以使用氫氟酸(HF)對形成凹槽後的晶圓進行清潔。之後，在步驟S240，在晶圓的背面上形成導電層。步驟S240的詳細說明可參閱第2圖的步驟S140，在此不再重複。

第3圖的晶圓後段製程的處理方法200與第2圖的晶圓後段製程的處理方法100的差異在於第3圖的處理方法200先進行步驟S220的晶背研磨製程，以將晶圓薄化，之後再進行步驟S230的雷射刻槽製程，以在晶圓的正面形成凹槽。由於第3圖的處理方法200之步驟S230的雷射刻槽製程是在步驟S220的晶背研磨製程之後進行，因此晶背研磨製程較不會受到雷射刻槽製程形成的凹槽影響。根據本揭露的實施例，第3圖的處理方法200和第2圖的處理方法100兩者皆可利用雷射刻槽製程形成的凹槽來釋放晶圓的應力，降低薄化晶圓的翹曲度，因此有利於使用自動化裝置從蒸鍍機載入和卸載薄化晶圓，以進行晶背金屬化(BSM)製程來形成導電層140。

第4圖是本揭露又另一實施例之晶圓後段製程的處理方法300的流程圖。首先，在步驟S310，提供晶圓，其正面和背面之間形成有複數個半導體元件，且互連結構層形成於該些半導體元件上。步驟S310的詳細說明可參閱第2圖的步驟S110，在此不再重複。接著，在步驟S320，沿著切割道，使用光微影和蝕刻製程在晶圓的正面形成凹槽。請參閱第8圖，其為根據本揭露一些實施例，形成凹槽後且薄化前的晶圓和互連結構層的剖面示意圖，其中在互連結構層上形成有圖案化光阻。在此實施例中，於晶圓110的正面110F，使用光微影製程，例如光阻塗布、光罩對準、曝光和顯影步驟，在保護層127上形成圖案化光阻150，圖案化光阻150具有開口152位於切割道上，且圖案化光阻的開口152對應至後續即將形成凹槽130的區域。然後，使用蝕刻製程，例如濕蝕刻製程，蝕刻劑經由圖案化光阻150的開口152，去除層間介電層121的一部分和磊晶層102的一部分，以形成凹槽130。於凹槽130形成之後，剝除圖案化光阻152。接著，在步驟S330，施行研磨製程，從晶圓的背面將晶圓薄化。步驟S330的詳細說明可參閱第2圖的步驟S130，其包含膠帶貼附、晶背研磨、晶背蝕刻、撕除膠帶、去離子水清潔等步驟，在此不再重複。之後，在步驟S340，在晶圓的背面上形成導電層。步驟S340的詳細說明可參閱第2圖的步驟S140，在此不再重複。

第4圖的晶圓後段製程的處理方法300與第2圖的晶圓後段製程的處理方法100的差異在於第4圖的處理方法300係採用光微影和蝕刻製程在晶圓的正面形成凹槽，雖然形成凹槽的製程不同，第4圖的處理方法300和第2圖的處理方法100兩者皆可形成凹槽來釋放晶圓的應力，降低薄化晶圓的翹曲度，其有利於使用自動化裝置從蒸鍍機載入和卸載薄化晶圓，以進行晶背金屬化製程來形成導電層140。

根據本揭露的一些實施例，晶圓後段製程的處理方法100、200和300皆可形成如第7圖所示的晶圓級半導體結構10，其包含晶圓110，晶圓110包括相對設置的正面和背面。在晶圓的正面110F和背面110B之間，且鄰近正面110F之處有複數個半導體元件103，且晶圓被複數條切割道SL劃分成複數個晶粒單元100A，其中半導體元件103形成於晶圓110的磊晶層102內，磊晶層102成長於晶圓110的半導體基板101上。晶圓級半導體結構10還包含互連結構層120設置於半導體元件103上，其中互連結構層120包含層間介電層121設置在晶圓的正面110F上，導通孔123形成在層間介電層121內，以及導線層125形成在層間介電層121上，互連結構層120的導線層125經由導通孔123電性連接至半導體元件103。晶圓級半導體結構10還包含凹槽130對應設置於切割道SL上，其中凹槽130貫穿層間介電層121，且暴露出晶圓的上表面110S，晶圓的上表面110S與晶圓的正面110F之間有高度差H，在一些實施例中，高度差H約為5µm至50µm。凹槽130的寬度W2和切割道SL的寬度W1的比值可為1/6至1，在一些實施例中，凹槽130的寬度W2約為10µm至20µm。此外，晶圓級半導體結構10還包含導電層140設置在薄化後且形成凹槽130的晶圓110的背面110B上，導電層140可作為半導體元件103的電極，例如為汲極電極。由於磊晶層102和半導體基板101具有適當的導電型，因此可以允許電流在導電層140、半導體基板101、磊晶層102和導線層125之間流通。

根據本揭露的實施例所製造的晶圓級半導體結構，其與習知的晶圓級半導體結構的差異在於，在進行晶粒切割之前，本揭露的實施例之晶圓背面形成有導電層，且晶圓正面形成有對應於切割道的凹槽，而習知的晶圓級半導體結構在進行晶粒切割之前，在晶圓正面不會形成對應於切割道的凹槽。

此外，根據本揭露的實施例之晶圓後段製程的處理方法，將預切割製程例如雷射刻槽製程、或者光微影和蝕刻製程，整合在晶背研磨和晶背金屬化(BGBM)製程中，藉由預切割製程在晶圓的正面形成對應於切割道的凹槽，以釋放晶圓的應力，讓大尺寸(8吋、12吋或12吋以上)且薄化後晶圓的翹曲度降低至4mm以下或2mm以下，其有利於在蒸鍍機進行晶背金屬化製程以形成導電層的自動化操作，而不需要利用人工搬運或使用額外的治具，例如靜電式晶圓座(electrostatic chuck，ESC)。當使用電式晶圓座時，其適用的製程溫度必須低於200度C，以避免靜電式晶圓座失效，並且靜電式晶圓座不適用於濕蝕刻製程。另外，習知用於支撐薄化晶圓的玻璃鍵合(glass bonding)方式則會增加額外的製造成本和製程複雜度。因此，根據本揭露的實施例，可以降低大尺寸且薄化後晶圓的翹曲度，其有利於晶圓後段製程的自動化操作，不須人工搬運，也不會受限於額外的治具或支撐方式，可以降低積體電路晶片的製造成本，並且還可以提高晶圓後段製程的生產良率。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10:晶圓級半導體結構 100、200、300:晶圓後段製程的處理方法 100A:晶粒單元 101:半導體基板 102:磊晶層 103:半導體元件 110:晶圓 110F:正面 110B:背面 110S:上表面 111:場板 112:介電襯層 113:閘極 116:源極區 118:基體區 120:互連結構層 121:層間介電層 123:導通孔 125:導線層 127:保護層 130:凹槽 140:導電層 150:圖案化光阻 152:開口 S110、S120、S130、S140、S210、S220、S230、S240、S310、S320、S330、S340:步驟 SL:切割道 W1、W2:寬度 H:高度差 T1、T2:厚度

為了使下文更容易被理解，在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式，俾以詳細解說本揭露之具體實施例，並用以闡述本揭露之具體實施例之作用原理。此外，為了清楚起見，圖式中的各特徵可能未按照實際的比例繪製，因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。 第1圖是根據本揭露一些實施例所繪示的晶圓和互連結構層的剖面示意圖，其中在晶圓的正面和背面之間形成有複數個半導體元件，互連結構層形成於該些半導體元件上。 第2圖是本揭露一實施例之晶圓後段製程的處理方法的流程圖。 第3圖是本揭露另一實施例之晶圓後段製程的處理方法的流程圖。 第4圖是本揭露又另一實施例之晶圓後段製程的處理方法的流程圖。 第5圖是根據本揭露一些實施例所繪示形成凹槽後且薄化前的晶圓和互連結構層的剖面示意圖。 第6圖是根據本揭露一實施例所繪示形成凹槽後且薄化後的晶圓和互連結構層的剖面示意圖。 第7圖是根據本揭露一些實施例所繪示的晶圓級半導體結構的剖面示意圖，其中在晶圓的正面形成有凹槽，且在薄化後晶圓的背面上形成有導電層。 第8圖是根據本揭露一些實施例所繪示形成凹槽後且薄化前的晶圓和互連結構層的剖面示意圖，其中在互連結構層上形成有圖案化光阻。

10:晶圓級半導體結構

100A:晶粒單元

101:半導體基板

102:磊晶層

103:半導體元件

110:晶圓

110F:正面

110B:背面

110S:上表面

111:場板

112:介電襯層

113:閘極

116:源極區

118:基體區

120:互連結構層

121:層間介電層

123:導通孔

125:導線層

127:保護層

130:凹槽

140:導電層

SL:切割道

W1、W2:寬度

H:高度差

Claims (11)

1. 一種晶圓後段製程的處理方法，包括： 提供一晶圓，該晶圓包括相對設置的正面和背面，其中在該晶圓的該正面和該背面之間形成有複數個半導體元件，一互連結構層形成於該複數個半導體元件上，且該晶圓被複數條切割道劃分成複數個晶粒單元； 施行一研磨製程，從該晶圓的該背面將該晶圓薄化； 沿著該複數條切割道，將該互連結構層的一部分和該晶圓的一部分去除，以在該晶圓的該正面形成一凹槽；以及 在薄化後且形成該凹槽的該晶圓的該背面上形成一導電層，其中該導電層縱向分離於該凹槽的底面。
2. 如請求項1所述之晶圓後段製程的處理方法，其中形成該凹槽的步驟包括一雷射刻槽製程或一光微影和蝕刻製程。
3. 如請求項2所述之晶圓後段製程的處理方法，其中該雷射刻槽製程在該研磨製程之前和形成該導電層之前進行。
4. 如請求項2所述之晶圓後段製程的處理方法，其中該雷射刻槽製程在該研磨製程之後和形成該導電層之前進行。
5. 如請求項2所述之晶圓後段製程的處理方法，其中該光微影和蝕刻製程在該研磨製程之前和形成該導電層之前進行。
6. 如請求項1所述之晶圓後段製程的處理方法，其中被去除的該互連結構層的該部分包括一層間介電層的一部分，該凹槽暴露出該晶圓的一上表面，該晶圓的該上表面與該晶圓的正面之間有一高度差，該高度差為5微米(µm)至50微米。
7. 如請求項1所述之晶圓後段製程的處理方法，其中該凹槽的寬度和該切割道的寬度的比值為1/6至1。
8. 如請求項1所述之晶圓後段製程的處理方法，其中形成該導電層包括使用一機台自動載入和卸載薄化後且形成該凹槽的該晶圓，以在該晶圓的背面上沉積該導電層。
9. 一種晶圓級半導體結構，包括： 一晶圓，包括相對設置的正面和背面，在該晶圓的該正面和該背面之間有複數個半導體元件，且該晶圓被複數條切割道劃分成複數個晶粒單元； 一互連結構層，設置於該複數個半導體元件上，其中該互連結構層包括一層間介電層設置在該晶圓的該正面上； 一凹槽，對應設置於該複數條切割道，其中該凹槽貫穿該層間介電層且暴露出該晶圓的一上表面，該晶圓的該上表面與該晶圓的該正面之間有一高度差；以及 一導電層，設置於該晶圓的該背面上，其中該導電層縱向分離於該凹槽的底面。
10. 如請求項9所述之晶圓級半導體結構，其中該晶圓包括一半導體基板和一磊晶層設置於該半導體基板上，該複數個半導體元件設置於該磊晶層內，該互連結構層電性連接至該複數個半導體元件，且該導電層為該複數個半導體元件的一電極。
11. 如請求項9所述之晶圓級半導體結構，其中該凹槽的寬度和該切割道的寬度的比值為1/6至1，且該高度差為5微米(µm)至50微米。

Images