CN108288605A - Si基GaN器件的通孔制备方法 - Google Patents
Si基GaN器件的通孔制备方法 Download PDFInfo
- Publication number
- CN108288605A CN108288605A CN201810167625.5A CN201810167625A CN108288605A CN 108288605 A CN108288605 A CN 108288605A CN 201810167625 A CN201810167625 A CN 201810167625A CN 108288605 A CN108288605 A CN 108288605A
- Authority
- CN
- China
- Prior art keywords
- hole
- layer
- substrates
- area
- hole area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Abstract
本发明适用于半导体技术领域,提供了一种Si基GaN器件的通孔制备方法,该方法包括:分别去除晶圆上表面的AlGaN层与第一通孔区对应的部分和GaN外延层与第一通孔区对应的部分,露出Si衬底层,形成一个第一通孔;其中,所述晶圆包括Si衬底、所述Si衬底上表面的GaN外延层和所述GaN外延层上表面的AlGaN层;在所述晶圆的源电极区制作正面源电极,其中,所述源电极区包含所述第一通孔区;去除所述Si衬底与第二通孔区对应的部分,形成一个第二通孔;在所述Si衬底的下表面和所述第二通孔的顶壁和侧壁上均生长金属层,所述金属层与所述正面源电极相连。本发明能够解决Si基GaN器件难以制作通孔的问题。
Description
技术领域
本发明属于半导体技术领域,尤其涉及一种的Si基GaN器件的通孔制备方法。
背景技术
宽禁带半导体GaN具有禁带宽度大、击穿场强高、电子饱和漂移速度高等优点,在高温以及微波功率器件制造领域具有很大的潜力。Si基GaN(GaN-on-Si)半导体技术由于使用Si衬底材料,可在大直径硅晶圆上外延GaN且具有与传统Si工艺兼容等优势,成为未来微波功率半导体技术发展的理想选择。在微波功率及高速功率开关器件中,通孔的制作技术是影响器件对地电感和电容参数的关键因素。在传统的通孔制作技术中,通常采用从背面使用干法刻蚀技术刻蚀衬底与通孔区对应的部分,直到刻蚀到器件正面金属电极终止。但该方法在Si基GaN材料上并不适用,因为在刻蚀GaN材料时会同时对Si衬底进行刻蚀,并且CaN的刻蚀速率远小于Si,造成无法完成通孔制作工艺。
发明内容
有鉴于此,本发明实施例提供了一种Si基GaN器件的通孔制备方法,以解决现有技术中Si基GaN器件无法制作通孔的问题。
本发明实施例的提供了一种Si基GaN器件的通孔制备方法,包括:
分别去除晶圆上表面的AlGaN层与第一通孔区对应的部分和GaN外延层与第一通孔区对应的部分,露出Si衬底层,形成一个第一通孔;其中,所述晶圆包括Si衬底、所述Si衬底上表面的GaN外延层和所述GaN外延层上表面的AlGaN层;
在所述晶圆的源电极区制作正面源电极,其中,所述源电极区包含所述第一通孔区;
去除所述Si衬底与第二通孔区对应的部分,形成一个第二通孔;其中,所述第二通孔区包含所述第一通孔区,且所述第二通孔区与所述晶圆的栅电极区无重叠;
在所述Si衬底的下表面和所述第二通孔的顶壁和侧壁上均生长金属层,所述金属层与所述正面源电极相连。
可选的,所述分别去除晶圆上表面的AlGaN层与第一通孔区对应的部分和GaN外延层与第一通孔区对应的部分,露出Si衬底层,形成一个第一通孔,包括:
通过光刻工艺在所述AlGaN层的上表面与除第一通孔区以外的区域对应的部分涂覆第一光刻胶层;
通过刻蚀工艺依次刻蚀所述AlGaN层与所述第一通孔区对应的部分和所述GaN外延层与所述第一通孔区对应的部分,露出Si衬底;
刻蚀露出的所述Si衬底,刻蚀厚度为0.1微米至2微米;
去除所述第一光刻胶层。
可选的,所述去除所述Si衬底与第二通孔区对应的部分,包括:
在所述Si衬底的下表面与除第二通孔区以外的区域对应的部分涂覆第二光刻胶层;
通过刻蚀工艺刻蚀所述Si衬底与所述第二通孔区对应的部分,刻蚀至正面源电极;
去除所述第二光刻胶层。
可选的,所述在所述Si衬底的下表面和所述第二通孔的顶壁和侧壁上均生长金属层,包括:
通过溅射工艺在所述述Si衬底的下表面和所述第二通孔的顶壁和侧壁上溅射种子层;
通过电镀工艺在所述种子层的表面电镀第一金属层。
进一步的,所述种子层包括TiW层和所述TiW层下表面的Au层。
进一步的,所述第一金属层的材质为Au金属。
进一步的,所述去除所述Si衬底与第二通孔区对应的部分之前,所述方法还包括:
将所述Si衬底减薄至30微米至200微米。
更进一步的,所述将所述Si衬底减薄至30微米至200微米之前,所述方法还包括:
将所述晶圆固定在载体上,其中,所述AlGaN层的上表面与所述载体接触。
本发明实施例与现有技术相比存在的有益效果是:本发明实施例通过首先去除晶圆正面的AlGaN层与第一通孔区对应的部分和GaN外延层与第一通孔区对应的部分,形成一个第一通孔,然后去除晶圆背面的Si衬底与第二通孔区对应的部分,形成一个第二通孔,最后在Si衬底的下表面和第二通孔的顶壁和侧壁上均生长金属层,完成通孔的制作。本发明实施例能够解决Si基GaN器件难以制作通孔的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的Si基GaN器件的通孔制备方法的实现流程示意图;
图2是本发明实施例提供的Si基GaN器件的通孔制备方法的实现流程示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
请参考图1,Si基GaN器件的通孔制备方法包括:
步骤S101,分别去除晶圆上表面的AlGaN层与第一通孔区对应的部分和GaN外延层与第一通孔区对应的部分,露出Si衬底层,形成一个第一通孔;其中,所述晶圆包括Si衬底、所述Si衬底上表面的GaN外延层和所述GaN外延层上表面的AlGaN层。
在本发明实施例中,请参考图2(1),晶圆从下至上依次为Si衬底201、GaN外延层202和AlGaN层203。晶圆的上表面为AlGaN层203的上表面,即晶圆的正面,晶圆的下表面为Si衬底201的下表面,即晶圆的背面。第一通孔区即从晶圆正面形成的第一通孔所在的区域,第一通孔的尺寸即为器件的通孔的尺寸。
可选的,步骤S101的具体实现方式为:通过光刻工艺在所述AlGaN层的上表面与除第一通孔区以外的区域对应的部分涂覆第一光刻胶层;通过刻蚀工艺依次刻蚀所述AlGaN层与所述第一通孔区对应的部分和所述GaN外延层与所述第一通孔区对应的部分,露出Si衬底;刻蚀露出的所述Si衬底,刻蚀厚度为0.1微米至2微米;去除所述第一光刻胶层。
在本发明实施例中,请参考图2(2)至2(4),首先在AlGaN层203的上表面涂覆一层厚度为1微米至10微米的光刻胶,经过曝光、显影、坚膜工艺露出AlGaN层203与第一通孔区对应的部分,形成第一光刻胶层204,然后通过干法刻蚀工艺进行刻蚀,刻蚀气氛为氯基气体,刻蚀掉露出的AlGaN层203和对应的GaN外延层202,再刻蚀露出的0.1微米至2微米的Si衬底201,最后去除第一光刻胶层204,形成第一通孔205。
步骤S102,在所述晶圆的源电极区制作正面源电极,其中,所述源电极区包含所述第一通孔区。
在本发明实施例中,请参考图2(5),源电极区为器件的源电极所在的区域,在源电极区制备源电极。源电极区包含第一通孔区,一种实现方式中,源电极区与第一通孔区相同,另一种实现方式中,源电极区包括第一通孔区和第一通孔区向周边扩展的区域。在源电极区制作正面源电极206,且形成正面源电极206的金属层完全覆盖第一通孔205。作为优选的实施例,正面源电极206呈T型。
可以理解的是,本发明实施例还包括其他的晶圆正面的工艺步骤,包括但不限于制作栅电极207、漏电极208和形成钝化保护层209,这些工艺均为常规半导体工艺,不作为本发明实施例的改进,在此不再赘述。
步骤S103,去除所述Si衬底与第二通孔区对应的部分,形成一个第二通孔;其中,所述第二通孔区包含所述第一通孔区,且所述第二通孔区与所述晶圆的栅电极区无重叠。
在本发明实施例中,该步骤为晶圆背面工艺,去除晶圆的Si衬底201与第二通孔区对应的部分,形成第二通孔211。一种实现方式中,第二通孔区与第一通孔区相同,使形成的第一通孔205的尺寸与第二通孔211的尺寸相同,另一种实现方式中,第二通孔区包括第一通孔区及第一通孔区的周边区域,且与器件的栅电极与无重叠,使形成的第二通孔211的尺寸大于第一通孔205的尺寸,器件的栅电极区为器件的栅电极所在的区域。本发明实施例中的第一通孔和第二通孔的尺寸均为横截面尺寸。
可选的,步骤S103的具体实现方式为:在所述Si衬底的下表面与除第二通孔区以外的区域对应的部分涂覆第二光刻胶层;通过刻蚀工艺刻蚀Si衬底与第二通孔区对应的部分,刻蚀至正面源电极;去除所述第二光刻胶层。
在本发明实施例中,请参考图2(6)至图2(7),首先在Si衬底201的下表面涂覆一层厚度为1微米至10微米的光刻胶,经过曝光、显影、坚膜工艺露出Si衬底201与第二通孔区对应的部分,形成第二光刻胶层210,然后采用Si深孔刻蚀工艺刻蚀Si衬底201,刻蚀至正面源电极206终止,最后去除第二光刻胶层210,形成第二通孔211。
步骤S104,在所述Si衬底的下表面和所述第二通孔的顶壁和侧壁上均生长金属层,所述金属层与所述正面源电极相连。
在本发明实施例中,请参考图2(8),在Si衬底201的下表面和第二通孔211的侧壁和顶壁上均生长金属层212,金属层212与所述正面源电极206相连,正面源电极206与金属层212的整体作为源电极。
可选的,步骤S104的具体实现方式为:通过溅射工艺在所述述Si衬底的下表面和所述第二通孔的顶壁和侧壁上溅射种子层;通过电镀工艺在所述种子层的表面电镀第一金属层。
在本发明实施例中,首先溅射一层种子层,种子层包括TiW层和形成于TiW层下表面的Au层,其中,TiW层作为粘附层及阻挡层,Au层能够防止TiW层被氧化,然后再电镀一层第一金属层作为导电层,第一金属层的材质为Au金属,第一金属层的厚度一般大于1微米。
可选的,步骤S104之前,所述方法还包括:将所述Si衬底减薄至30微米至200微米。
在本发明实施例中,Si衬底201通常不小于300微米,将Si衬底201减薄至30微米至200微米,以避免Si衬底201太厚,不利于有源区散热,并且,能够降低背面刻蚀Si衬底201的难度。
可选的,所述将所述Si衬底减薄至30微米至200微米之前,所述方法还包括:将所述晶圆固定在载体上,其中,所述晶圆的上表面与所述载体接触。
在本发明实施例中,将晶圆粘贴或键合在载体上,防止在后续的工艺中,晶圆正面的图形区域被破坏。
本发明实施例首先去除晶圆正面的AlGaN层203与第一通孔区对应的部分和GaN外延层202与第一通孔区对应的部分,形成第一通孔205,然后去除晶圆背面的Si衬底201与第二通孔区对应的部分,形成第二通孔211,最后在Si衬底201的下表面和第二通孔211的顶壁和侧壁上均生长金属层212,完成通孔的制作。本发明实施例解决了Si基GaN器件只能从背面进行通孔刻蚀时GaN材料难以刻蚀的问题。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。
Claims (8)
1.一种Si基GaN器件的通孔制备方法,其特征在于,包括:
分别去除晶圆上表面的AlGaN层与第一通孔区对应的部分和GaN外延层与第一通孔区对应的部分,露出Si衬底层,形成一个第一通孔;其中,所述晶圆包括Si衬底、所述Si衬底上表面的GaN外延层和所述GaN外延层上表面的AlGaN层;
在所述晶圆的源电极区制作正面源电极,其中,所述源电极区包含所述第一通孔区;
去除所述Si衬底与第二通孔区对应的部分,形成一个第二通孔;其中,所述第二通孔区包含所述第一通孔区,且所述第二通孔区与所述晶圆的栅电极区无重叠;
在所述Si衬底的下表面和所述第二通孔的顶壁和侧壁上均生长金属层,所述金属层与所述正面源电极相连。
2.如权利要求1所述的Si基GaN器件的通孔制备方法,其特征在于,所述分别去除晶圆上表面的AlGaN层与第一通孔区对应的部分和GaN外延层与第一通孔区对应的部分,露出Si衬底层,形成一个第一通孔,包括:
通过光刻工艺在所述AlGaN层的上表面与除第一通孔区以外的区域对应的部分涂覆第一光刻胶层;
通过刻蚀工艺依次刻蚀所述AlGaN层与所述第一通孔区对应的部分和所述GaN外延层与所述第一通孔区对应的部分,露出Si衬底;
刻蚀露出的所述Si衬底,刻蚀厚度为0.1微米至2微米;
去除所述第一光刻胶层。
3.如权利要求1所述的Si基GaN器件的通孔制备方法,其特征在于,所述去除所述Si衬底与第二通孔区对应的部分,包括:
在所述Si衬底的下表面与除第二通孔区以外的区域对应的部分涂覆第二光刻胶层;
通过刻蚀工艺刻蚀所述Si衬底与所述第二通孔区对应的部分,刻蚀至正面源电极;
去除所述第二光刻胶层。
4.如权利要求1所述的Si基GaN器件的通孔制备方法,其特征在于,所述在所述Si衬底的下表面和所述第二通孔的顶壁和侧壁上均生长金属层,包括:
通过溅射工艺在所述述Si衬底的下表面和所述第二通孔的顶壁和侧壁上溅射种子层;
通过电镀工艺在所述种子层的表面电镀第一金属层。
5.如权利要求4所述的Si基GaN器件的通孔制备方法,其特征在于,所述种子层包括TiW层和所述TiW层下表面的Au层。
6.如权利要求4所述的Si基GaN器件的通孔制备方法,其特征在于,所述第一金属层的材质为Au金属。
7.如权利要求4所述的Si基GaN器件的通孔制备方法,其特征在于,所述去除所述Si衬底与第二通孔区对应的部分之前,所述方法还包括:
将所述Si衬底减薄至30微米至200微米。
8.如权利要求7所述的Si基GaN器件的通孔制备方法,其特征在于,所述将所述Si衬底减薄至30微米至200微米之前,所述方法还包括:
将所述晶圆固定在载体上,其中,所述AlGaN层的上表面与所述载体接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810167625.5A CN108288605A (zh) | 2018-02-28 | 2018-02-28 | Si基GaN器件的通孔制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810167625.5A CN108288605A (zh) | 2018-02-28 | 2018-02-28 | Si基GaN器件的通孔制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108288605A true CN108288605A (zh) | 2018-07-17 |
Family
ID=62833024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810167625.5A Pending CN108288605A (zh) | 2018-02-28 | 2018-02-28 | Si基GaN器件的通孔制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108288605A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101154647A (zh) * | 2006-09-27 | 2008-04-02 | 恩益禧电子股份有限公司 | 半导体装置 |
CN101335247A (zh) * | 2007-06-29 | 2008-12-31 | 富士通株式会社 | 半导体器件及其制造方法 |
JP2009004703A (ja) * | 2007-06-25 | 2009-01-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2009302151A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2018
- 2018-02-28 CN CN201810167625.5A patent/CN108288605A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101154647A (zh) * | 2006-09-27 | 2008-04-02 | 恩益禧电子股份有限公司 | 半导体装置 |
JP2009004703A (ja) * | 2007-06-25 | 2009-01-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
CN101335247A (zh) * | 2007-06-29 | 2008-12-31 | 富士通株式会社 | 半导体器件及其制造方法 |
JP2009302151A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112992678B (zh) | 基于金刚石衬底的GaN场效应晶体管的制备方法 | |
JP2010532562A (ja) | 低抵抗のウエハ貫通ビア | |
CN107195627A (zh) | 一种氮化镓晶体管与硅晶体管集成的方法 | |
CN104319324A (zh) | 一种图形化衬底及图形化衬底的加工方法 | |
CN108336021A (zh) | GaN HEMT器件的通孔制备方法 | |
CN113410175A (zh) | 一种tsv导电通孔结构制备方法 | |
CN108288605A (zh) | Si基GaN器件的通孔制备方法 | |
CN109346532A (zh) | 半导体器件及其制作方法 | |
CN104600027B (zh) | 一种tsv通孔的制备工艺 | |
CN108922924B (zh) | 一种多层自对准y栅晶体管器件制造方法及晶体管器件 | |
CN113053724B (zh) | 一种复合图形化衬底、制备方法及led外延片 | |
CN110491831B (zh) | 一种制作通孔的方法及制得的器件 | |
CN109950317A (zh) | 半导体器件及制作方法 | |
CN103296039B (zh) | 一种背照式影像传感器深沟槽刻蚀方法 | |
CN110797299B (zh) | 一种通孔结构及其制作方法 | |
CN108428669A (zh) | 三维异质集成系统的制作方法 | |
CN103107178A (zh) | 一种用负性光刻胶制作背照式影像传感器深沟槽的方法 | |
US6074948A (en) | Method for manufacturing thin semiconductor device | |
US11075086B1 (en) | Method for etching deep, high-aspect ratio features into silicon carbide and gallium nitride | |
US20220254632A1 (en) | Preparation Method of GaN Field Effect Transistor Based on Diamond Substrate | |
CN207818573U (zh) | GaN HEMT器件欧姆接触电极及GaN HEMT器件 | |
CN107026227A (zh) | 具有光滑侧壁的垂直led芯片结构的制备方法 | |
CN113013063A (zh) | 一种基于硅基载板的化合物半导体晶圆正面加工方法 | |
CN113539945A (zh) | 半导体结构及其形成方法 | |
KR100503983B1 (ko) | 반도체 칩 테스트용의 다수의 접촉팁들을 구비하는 카드의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180717 |