CN107195627A - 一种氮化镓晶体管与硅晶体管集成的方法 - Google Patents

一种氮化镓晶体管与硅晶体管集成的方法 Download PDF

Info

Publication number
CN107195627A
CN107195627A CN201710334475.8A CN201710334475A CN107195627A CN 107195627 A CN107195627 A CN 107195627A CN 201710334475 A CN201710334475 A CN 201710334475A CN 107195627 A CN107195627 A CN 107195627A
Authority
CN
China
Prior art keywords
transistor
disk
silicon
electron mobility
high electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710334475.8A
Other languages
English (en)
Inventor
吴立枢
孔月婵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201710334475.8A priority Critical patent/CN107195627A/zh
Publication of CN107195627A publication Critical patent/CN107195627A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明是一种氮化镓晶体管与硅晶体管集成的方法，包括1）稀释的盐酸清洗氮化镓高电子迁移率晶体管圆片和临时载片；2）通过临时粘接材料键合；3）将碳化硅衬底进行研磨抛光减薄；4）对碳化硅衬底和GaN外延层进行通孔刻蚀；5）电镀互联金属填充通孔；6）旋涂光敏型BCB并光刻图形；7）硅金属氧化物半导体场效应晶体管圆片与氮化镓高电子迁移率晶体管圆片通过互联金属以及BCB对准键合；8）去除临时载片和临时粘接材料，得到集成圆片。优点：实现了氮化镓高电子迁移率晶体管与硅金属氧化物半导体场效应晶体管在同一圆片上的集成，提高了集成度，集成芯片体积更加小型化。

Description

一种氮化镓晶体管与硅晶体管集成的方法
技术领域
本发明涉及的是一种氮化镓晶体管与硅晶体管集成的方法，属于半导体工艺技术领域。
背景技术
氮化镓高电子迁移率晶体管具有高功率、高击穿等优点，不过集成度较低，功耗较大。如果能够将氮化镓高电子迁移率晶体管器件与成熟的硅金属氧化物半导体场效应晶体管集成在同一圆片上，充分发挥两者各自的性能优势，实现任何单一技术不可能实现的性能和功能，具有重大意义。
目前实现晶体管级集成所采用的技术途径主要包括“单片异质外延技术” 以及“倒扣焊微组装技术”等，其中“单片异质外延技术”，如果在硅衬底上直接异质外延生长氮化镓外延层的话，由于硅与氮化镓分属不同的材料体系，二者存在晶格失配和热失配等问题，因此硅衬底上的氮化镓外延材料质量较差，异质外延生长的半导体材料含有很高的位错密度，使得材料特性发生变化，这影响了氮化镓器件性能。“倒扣焊微组装技术”是将“ 氮化镓高电子迁移率晶体管芯片单元”通过倒扣焊的形式微凸点键合到硅金属氧化物半导体场效应晶体管的上方，每个微凸点尺寸都是上百微米量级，而且凸点键合的键合强度不高，同时由于该技术集成的对象是“芯片单元”（Chiplet）而不是“晶体管”，因此集成的灵活性受到较大限制，同时集成度不高。
针对上述问题，目前研究人员并没有很好的解决方案，只能得到集成度低的芯片级集成方式，严重限制了集成技术的发展。
发明内容
本发明提出的是一种氮化镓晶体管与硅晶体管集成的方法，其目的旨在解决氮化镓高电子迁移率晶体管与硅金属氧化物半导体场效应晶体管之间集成的问题。
本发明的技术解决方案，一种氮化镓晶体管与硅晶体管集成的方法，包括以下步骤：
1）用稀释的盐酸清洗氮化镓高电子迁移率晶体管圆片和临时载片表面，再用去离子水进行冲洗，然后放入甩干机进行甩干,临时载片包括玻璃载片、蓝宝石、氮化铝等；
2）在氮化镓高电子迁移率晶体管圆片的正面旋涂临时粘接材料；
3）将氮化镓高电子迁移率晶体管圆片和临时载片正面相对在温度为180-200摄氏度的条件下键合；
4）将氮化镓高电子迁移率晶体管圆片的碳化硅衬底进行研磨，剩余碳化硅厚度在50-60微米，然后采用精细抛光颗粒对碳化硅衬底进行抛光，抛光后剩余碳化硅衬底厚度在10微米以内，同时保证碳化硅衬底不出现开裂；
5）在氮化镓高电子迁移率晶体管圆片的碳化硅衬底表面上光刻通孔图形，然后根据光刻图形利用等离子体干法刻蚀碳化硅衬底以及GaN外延层，得到互联通孔；
6）在通孔内电镀互联金属，金属厚度需高出碳化硅衬底表面2微米，同时此金属需是高温共融金属，例如AuIn合金；
7）在氮化镓高电子迁移率晶体管圆片的碳化硅衬底表面上旋涂一层光敏型BCB，BCB厚度同样在2微米，然后光刻图形并显影，使得互联金属露出来；
8）用稀释的盐酸清洗硅金属氧化物半导体场效应晶体管圆片表面，再用去离子水进行冲洗，然后放入甩干机进行甩干；
9）将氮化镓高电子迁移率晶体管圆片与硅金属氧化物半导体场效应晶体管圆片通过两个圆片上各自的对准标记对准，在温度为200-250摄氏度的条件下，实现互联金属共融键合以及BCB热压键合；
10）去除临时载片和临时粘接材料，得到硅金属氧化物半导体场效应晶体管与氮化镓高电子迁移率晶体管集成的圆片。
本发明的优点：通过微米量级通孔互联金属以及BCB键合的方法来实现氮化镓高电子迁移率晶体管与硅金属氧化物半导体场效应晶体管在同一圆片上的集成，和现有的倒扣焊微组装方法相比，提高了集成度，使得集成芯片体积更加小型化，同时在金属键合的同时加入BCB键合，进一步提高了键合强度。
附图说明
图1是临时载片样品示意图。
图2是氮化镓高电子迁移率晶体管圆片样品示意图。
图3是氮化镓高电子迁移率晶体管圆片正面与临时载片通过临时粘接材料键合示意图。
图4是将氮化镓高电子迁移率晶体管圆片的碳化硅衬底减薄示意图。
图5是将氮化镓高电子迁移率晶体管圆片的碳化硅衬底和GaN外延层通孔刻蚀示意图。
图6是氮化镓高电子迁移率晶体管圆片的通孔电镀互联金属示意图。
图7是氮化镓高电子迁移率晶体管圆片表面旋涂光敏型BCB并光刻图形示意图。
图8是硅金属氧化物半导体场效应晶体管圆片样品示意图。
图9是硅金属氧化物半导体场效应晶体管圆片与氮化镓高电子迁移率晶体管圆片通过互联金属以及BCB对准键合示意图。
图10是去除临时载片和临时粘接材料后得到硅金属氧化物半导体场效应晶体管与氮化镓高电子迁移率晶体管集成的圆片示意图。
具体实施方式
下面结合附图进一步描述本发明的技术解决方案
①准备样品：将氮化镓高电子迁移率晶体管圆片和临时载片用稀释的盐酸（HCl）和去离子水清洗干净，放入甩干机进行甩干。如图1，如图2所示；
②临时键合：在氮化镓高电子迁移率晶体管圆片的正面旋涂临时粘接材料，将涂好临时粘接材料的氮化镓高电子迁移率晶体管圆片正面朝上放在热板上进行预烘烤，热板温度在90-120摄氏度左右，时间2-5分钟。然后将氮化镓高电子迁移率晶体管圆片和临时载片的正面相对叠在一起，利用键合机进行圆片键合，键合温度为180-200摄氏度，键合时间30-60分钟，如图3所示；
③背面工艺：键合完成后氮化镓高电子迁移率晶体管圆片的碳化硅衬底经过磨片机磨片，磨到剩余碳化硅衬底厚度在50-60微米，然后采用精细抛光颗粒对碳化硅衬底进行抛光，抛光后剩余碳化硅衬底厚度在10微米以内，同时保证碳化硅衬底不出现开裂，如图4所示；
④刻蚀通孔：在氮化镓高电子迁移率晶体管圆片的碳化硅衬底表面上旋涂光刻胶，然后曝光显影得到通孔图形，再以光刻胶为掩膜，根据光刻图形利用等离子体干法刻蚀碳化硅衬底以及GaN外延层，直至刻蚀到GaN外延层正面金属层，得到互联通孔，如图5所示；
⑤电镀金属：在刻蚀出的通孔内电镀互联金属，金属厚度需高出碳化硅衬底表面2微米，同时此金属需是高温共融金属，例如AuIn合金，如图6所示；
⑥光刻BCB：氮化镓高电子迁移率晶体管圆片的碳化硅衬底表面上旋涂一层光敏型BCB，控制旋涂速率和时间，使得BCB厚度在2微米，然后光刻图形曝光并显影，使得互联金属露出来，如图7所示；
⑦准备样品：将硅金属氧化物半导体场效应晶体管圆片用稀释的盐酸（HCl）和去离子水清洗干净，放入甩干机进行甩干，如图8所示；
⑧对准键合：将氮化镓高电子迁移率晶体管圆片与硅金属氧化物半导体场效应晶体管圆片通过两个圆片上各自的对准标记对准，在温度为200-250摄氏度的条件下，实现互联金属共融键合以及BCB热压键合，如图9所示；
⑨ 去除临时载片和临时粘接材料：将键合后的圆片通过解键合机把临时载片去除，然后通过临时粘接材料去除剂将临时粘接材料去除，最后硅金属氧化物半导体场效应晶体管与氮化镓高电子迁移率晶体管集成的圆片，如图10所示。
实施例
①将氮化镓高电子迁移率晶体管圆片和玻璃片用稀释的盐酸（HCl）和去离子水清洗干净，放入甩干机进行甩干；
②在氮化镓高电子迁移率晶体管圆片的正面旋涂高温蜡，将涂好高温蜡的氮化镓高电子迁移率晶体管圆片正面朝上放在热板上进行预烘烤，热板温度在100摄氏度左右，时间2分钟。然后将氮化镓高电子迁移率晶体管圆片和玻璃片的正面相对叠在一起，利用键合机进行圆片键合，键合温度为180摄氏度，键合时间30分钟；
③键合完成后氮化镓高电子迁移率晶体管圆片的碳化硅衬底经过磨片机磨片，磨到剩余碳化硅衬底厚度在50微米，然后采用精细抛光颗粒对碳化硅衬底进行抛光，抛光后剩余碳化硅衬底厚度在10微米，同时保证碳化硅衬底不出现开裂；
④在氮化镓高电子迁移率晶体管圆片的碳化硅衬底表面上旋涂光刻胶，然后曝光显影得到通孔图形，再以光刻胶为掩膜，根据光刻图形利用等离子体干法刻蚀碳化硅衬底以及GaN外延层，直至刻蚀到GaN外延层正面金属层，得到互联通孔；
⑤在刻蚀出的通孔内电镀互联金属AuIn，金属厚度高出碳化硅衬底表面2微米；
⑥氮化镓高电子迁移率晶体管圆片的碳化硅衬底表面上旋涂一层光敏型BCB，控制旋涂速率和时间，使得BCB厚度在2微米，然后光刻图形曝光并显影，使得互联金属露出来；
⑦将硅金属氧化物半导体场效应晶体管圆片用稀释的盐酸（HCl）和去离子水清洗干净，放入甩干机进行甩干；
⑧将氮化镓高电子迁移率晶体管圆片与硅金属氧化物半导体场效应晶体管圆片通过两个圆片上各自的对准标记对准，在温度为200摄氏度的条件下，实现互联金属AuIn共融键合以及BCB热压键合；
⑨将键合后的圆片通过解键合机把玻璃片去除，然后通过高温蜡去除剂将高温蜡去除，最后硅金属氧化物半导体场效应晶体管与氮化镓高电子迁移率晶体管集成的圆片。
经过以上步骤，就实现了氮化镓高电子迁移率晶体管与硅金属氧化物半导体场效应晶体管的集成。

Claims (8)

1.一种氮化镓晶体管与硅晶体管集成的方法，其特征是该方法包括以下步骤：
1）用稀释的盐酸清洗氮化镓高电子迁移率晶体管圆片和临时载片表面，再用去离子水进行冲洗，然后放入甩干机进行甩干， 临时载片包括玻璃载片、蓝宝石、氮化铝；
2）在氮化镓高电子迁移率晶体管圆片的正面旋涂临时粘接材料；
3）将氮化镓高电子迁移率晶体管圆片和临时载片正面相对在温度为180-200摄氏度的条件下键合；
4）将氮化镓高电子迁移率晶体管圆片的碳化硅衬底进行研磨，剩余碳化硅厚度在50-60微米，然后采用精细抛光颗粒对碳化硅衬底进行抛光，抛光后剩余碳化硅衬底厚度在10微米以内，同时保证碳化硅衬底不出现开裂；
5）在氮化镓高电子迁移率晶体管圆片的碳化硅衬底表面上光刻通孔图形，然后根据光刻图形利用等离子体干法刻蚀碳化硅衬底以及GaN外延层，得到互联通孔；
6）在通孔内电镀互联金属，金属厚度需高出碳化硅衬底表面2微米，同时此金属需是高温共融金属，例如AuIn合金；
7）在氮化镓高电子迁移率晶体管圆片的碳化硅衬底表面上旋涂一层光敏型BCB，BCB厚度同样在2微米，然后光刻图形并显影，使得互联金属露出来；
8）用稀释的盐酸清洗硅金属氧化物半导体场效应晶体管圆片表面，再用去离子水进行冲洗，然后放入甩干机进行甩干；
9）将氮化镓高电子迁移率晶体管圆片与硅金属氧化物半导体场效应晶体管圆片通过两个圆片上各自的对准标记对准，在温度为200-250摄氏度的条件下，实现互联金属共融键合以及BCB热压键合；
10）去除临时载片和临时粘接材料，得到硅金属氧化物半导体场效应晶体管与氮化镓高电子迁移率晶体管集成的圆片。
2.根据权利要求1所述的一种氮化镓晶体管与硅晶体管集成的方法，其特征是所述步骤2）、3）：氮化镓高电子迁移率晶体管圆片正面与临时载片通过临时粘接材料键合。
3.根据权利要求1所述的一种氮化镓晶体管与硅晶体管集成的方法，其特征是所述步骤4）：将氮化镓高电子迁移率晶体管圆片的碳化硅衬底进行研磨抛光减薄。
4.根据权利要求1所述的一种氮化镓晶体管与硅晶体管集成的方法，其特征是所述步骤5）：对碳化硅衬底和GaN外延层进行通孔刻蚀。
5.根据权利要求1所述的一种氮化镓晶体管与硅晶体管集成的方法，其特征是所述步骤6）：采用电镀互联金属填充通孔。
6.根据权利要求1所述的一种氮化镓晶体管与硅晶体管集成的方法，其特征是所述步骤7）：采用旋涂光敏型BCB并光刻图形。
7.根据权利要求1所述的一种氮化镓晶体管与硅晶体管集成的方法，其特征是所述步骤9）：硅金属氧化物半导体场效应晶体管圆片与氮化镓高电子迁移率晶体管圆片通过互联金属以及BCB对准键合。
8.根据权利要求1所述的一种氮化镓晶体管与硅晶体管集成的方法，其特征是所述步骤10）：去除临时载片和临时粘接材料，得到硅金属氧化物半导体场效应晶体管与氮化镓高电子迁移率晶体管集成的圆片。
CN201710334475.8A 2017-05-12 2017-05-12 一种氮化镓晶体管与硅晶体管集成的方法 Pending CN107195627A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710334475.8A CN107195627A (zh) 2017-05-12 2017-05-12 一种氮化镓晶体管与硅晶体管集成的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710334475.8A CN107195627A (zh) 2017-05-12 2017-05-12 一种氮化镓晶体管与硅晶体管集成的方法

Publications (1)

Publication Number Publication Date
CN107195627A true CN107195627A (zh) 2017-09-22

Family

ID=59874021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710334475.8A Pending CN107195627A (zh) 2017-05-12 2017-05-12 一种氮化镓晶体管与硅晶体管集成的方法

Country Status (1)

Country Link
CN (1) CN107195627A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871712A (zh) * 2017-10-31 2018-04-03 中国电子科技集团公司第五十五研究所 一种硅晶体管与氮化镓晶体管异构集成的方法
CN107993937A (zh) * 2017-12-01 2018-05-04 华进半导体封装先导技术研发中心有限公司 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法
CN108054143A (zh) * 2017-12-23 2018-05-18 中国电子科技集团公司第五十五研究所 一种GaN-HEMT与Si-CMOS单片集成的方法
CN108428669A (zh) * 2018-03-07 2018-08-21 西安电子科技大学 三维异质集成系统的制作方法
CN109243974A (zh) * 2018-08-02 2019-01-18 中国电子科技集团公司第五十五研究所 一种减小晶圆键合对准偏差的方法
CN112340694A (zh) * 2020-11-03 2021-02-09 中国电子科技集团公司第二十九研究所 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
CN113113294A (zh) * 2021-04-07 2021-07-13 厦门市三安集成电路有限公司 一种复合衬底及制备方法、射频集成芯片制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403302A (zh) * 2010-09-14 2012-04-04 台湾积体电路制造股份有限公司 在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理
CN102576789A (zh) * 2009-09-20 2012-07-11 维亚甘有限公司 电子器件的晶片级封装
CN103985664A (zh) * 2014-04-10 2014-08-13 中国电子科技集团公司第五十五研究所 硅基氮化镓外延层剥离转移的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576789A (zh) * 2009-09-20 2012-07-11 维亚甘有限公司 电子器件的晶片级封装
CN102403302A (zh) * 2010-09-14 2012-04-04 台湾积体电路制造股份有限公司 在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理
CN103985664A (zh) * 2014-04-10 2014-08-13 中国电子科技集团公司第五十五研究所 硅基氮化镓外延层剥离转移的方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871712A (zh) * 2017-10-31 2018-04-03 中国电子科技集团公司第五十五研究所 一种硅晶体管与氮化镓晶体管异构集成的方法
CN107993937A (zh) * 2017-12-01 2018-05-04 华进半导体封装先导技术研发中心有限公司 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法
CN107993937B (zh) * 2017-12-01 2020-03-31 华进半导体封装先导技术研发中心有限公司 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法
CN108054143A (zh) * 2017-12-23 2018-05-18 中国电子科技集团公司第五十五研究所 一种GaN-HEMT与Si-CMOS单片集成的方法
CN108054143B (zh) * 2017-12-23 2020-07-24 中国电子科技集团公司第五十五研究所 一种GaN-HEMT与Si-CMOS单片集成的方法
CN108428669A (zh) * 2018-03-07 2018-08-21 西安电子科技大学 三维异质集成系统的制作方法
CN108428669B (zh) * 2018-03-07 2020-11-17 西安电子科技大学 三维异质集成系统及其制作方法
CN109243974A (zh) * 2018-08-02 2019-01-18 中国电子科技集团公司第五十五研究所 一种减小晶圆键合对准偏差的方法
CN112340694A (zh) * 2020-11-03 2021-02-09 中国电子科技集团公司第二十九研究所 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
CN112340694B (zh) * 2020-11-03 2023-05-12 中国电子科技集团公司第二十九研究所 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
CN113113294A (zh) * 2021-04-07 2021-07-13 厦门市三安集成电路有限公司 一种复合衬底及制备方法、射频集成芯片制备方法
CN113113294B (zh) * 2021-04-07 2022-06-07 厦门市三安集成电路有限公司 一种复合衬底及制备方法、射频集成芯片制备方法

Similar Documents

Publication Publication Date Title
CN107195627A (zh) 一种氮化镓晶体管与硅晶体管集成的方法
US20230268300A1 (en) Bonded structures
US20240162190A1 (en) Systems and methods for releveled bump planes for chiplets
US9553014B2 (en) Bonded processed semiconductor structures and carriers
US6946384B2 (en) Stacked device underfill and a method of fabrication
US7397119B2 (en) Wafer-level diamond spreader
TWI445101B (zh) 暫時性半導體結構接合方法及相關經接合的半導體結構
TWI702674B (zh) 半導體晶片背面圖案與正面圖案精確對準的方法
WO2022121121A1 (zh) 芯片键合方法
CN108054143B (zh) 一种GaN-HEMT与Si-CMOS单片集成的方法
WO2022151572A1 (zh) 一种降低塑封晶圆翘曲的封装结构及其制造方法
TW202114089A (zh) 封裝結構及其製作方法
JP3904496B2 (ja) 半導体装置の製造方法
WO2023019819A1 (zh) 晶圆切割方法
WO2011109044A1 (en) Multi-chip integrated circuit
Kwon et al. Novel thinning/backside passivation for substrate coupling depression of 3D IC
TWI656585B (zh) 重佈線層的測試方法
CN106409824A (zh) 一种晶体管集成的方法
TWI722683B (zh) 半導體結構的製造方法
TW200933844A (en) Wafer level package with die receiving through-hole and method of the same
CN113013064A (zh) 一种基于硅基载板的化合物半导体晶圆制造工艺
Garnier et al. Results on aligned SiO2/SiO2 direct wafer-to-wafer low temperature bonding for 3D integration
TWI735275B (zh) 半導體結構的製作方法
CN113013063B (zh) 一种基于硅基载板的化合物半导体晶圆正面加工方法
TWI850449B (zh) 封裝結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170922