CN109243974A - 一种减小晶圆键合对准偏差的方法 - Google Patents
一种减小晶圆键合对准偏差的方法 Download PDFInfo
- Publication number
- CN109243974A CN109243974A CN201810871529.9A CN201810871529A CN109243974A CN 109243974 A CN109243974 A CN 109243974A CN 201810871529 A CN201810871529 A CN 201810871529A CN 109243974 A CN109243974 A CN 109243974A
- Authority
- CN
- China
- Prior art keywords
- bcb
- wafer
- metal
- alignment
- melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 77
- 238000007747 plating Methods 0.000 claims abstract description 24
- 239000013078 crystal Substances 0.000 claims abstract description 17
- 230000008020 evaporation Effects 0.000 claims abstract description 12
- 238000001704 evaporation Methods 0.000 claims abstract description 12
- 238000004528 spin coating Methods 0.000 claims abstract description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 3
- 230000003014 reinforcing effect Effects 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 16
- 150000002739 metals Chemical class 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- -1 indium Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
本发明涉及一种减小晶圆键合对准偏差的方法，包括：1）在A晶圆表面通过蒸发或者电镀的方法形成一层图形化金属；2）在B晶圆表面通过蒸发或者电镀的方法形成一层与图形化金属相同图形的低熔点金属；3）在A晶圆表面旋涂一层BCB；4）对A晶圆表面的BCB进行软固化；5）对A晶圆表面的BCB进行图形化干法刻蚀，直至图形化金属表面的BCB刻蚀干净；6）A晶圆和B晶圆正面相对，通过对准标记对准，升温升压，以实现金属和BCB键合。优点：采用低熔点金属预键合加固的方法，减少因为晶圆键合时BCB流动而产生对准偏差的问题，提高晶圆间BCB键合的对准精度。
Description
技术领域
本发明是一种减小晶圆键合对准偏差的方法，属于半导体工艺技术领域。
背景技术
随着芯片集成度的不断提高以及CMOS工艺复杂度的增加，集成电路的成本及性能方面的问题越来越突出，三维集成技术已成为研究热点。三维集成电路不同于二维CMOS集成工艺只有单个有源层，而是具有多个有源层在垂直方向堆叠，信号主要是应用硅通孔结构进行传输，使不同分层的器件在最短路径上实现了全局互连。在三维集成中，键合技术为芯片堆叠提供电学连接和机械支撑，从而实现两层或多层芯片间电路的垂直互连。其中BCB键合是三维集成电路中较为常用的一种键合工艺，因为BCB键合具有工艺简单、键合温度低、键合强度高等优点。不过互连对各层间的对准精度有着很高的要求，目前基于BCB键合的对准精度并不理想，主要原因是BCB具有流动性，对准偏差甚至能达几十微米，这对各层芯片间电路的互连产生很大的影响。
针对这一问题，目前研究人员并没有很好的解决方案，只能在键合对准时进行修正，严重限制了三维集成技术的发展。
发明内容
本发明提出的是一种减小晶圆键合对准偏差的方法，其目的在于针对现有技术中晶圆间BCB键合存在的对准精度低、效率低等缺陷，提出了一种操作简单、精度较高的减小晶圆键合对准偏差的方法。
本发明的技术解决方案：一种减小晶圆键合对准偏差的方法，包括以下步骤：
1）A晶圆表面镀金属；
2）B晶圆表面镀金属；
3）A晶圆表面旋涂BCB；
4）A晶圆表面BCB软固化；
5）BCB图形化干法等离子体刻蚀；
6）晶圆BCB键合。
本发明的有益效果：
1）采用低熔点金属预先键合加固的方法，减少因为晶圆键合时BCB流动而产生对准偏差的问题，提高晶圆间BCB键合的对准精度；
2）步骤简便，操作简单，实验效率高。
附图说明
附图1是在晶圆001表面形成图形化金属003的剖面图。
附图2是在晶圆002表面形成图形化低熔点金属004的剖面图。
附图3是在晶圆001表面旋涂BCB的剖面图。
附图4是图形化刻蚀BCB的剖面图。
附图5是晶圆001与晶圆002键合的剖面图。
图中001、002是晶圆，003是图形化金属、004是低熔点金属。
具体实施方式
一种减小晶圆键合对准偏差的方法，包括以下步骤：
1）A晶圆表面镀金属：在A晶圆001表面通过蒸发或者电镀的方法形成一层图形化金属003，厚度为0.5-1.0微米，A晶圆001两侧设有对准标记；
2）B晶圆表面镀金属：在B晶圆002表面通过蒸发或者电镀的方法形成一层与图形化金属003图形相同的低熔点金属004，厚度为1.0-2.0微米，B晶圆002两侧设有对准标记；
3）旋涂BCB：在A晶圆001表面旋涂一层苯并环丁烯BCB，BCB完全覆盖图形化金属003，BCB厚度为1.5-3.0微米；
4）BCB软固化：将A晶圆001放入烘箱，对其表面的BCB进行软固化，软固化温度为150-180摄氏度，时间为1-2小时；
5）BCB图形化干法等离子体刻蚀：A晶圆001表面的BCB软固化完之后，对BCB进行图形化干法等离子体刻蚀，刻蚀图形与图形化金属003的图形相同，刻蚀至图形化金属003表面BCB干净；
6）BCB键合：将A晶圆001和B晶圆002正面相对，利用键合对准机通过A晶圆001和B晶圆002上的对准标记实现图形对准后，放入键合机中键合，温度首先升高到低熔点金属004的熔点温度，实现图形化金属003与低熔点金属004预键合，然后继续升温加压实现A晶圆001和B晶圆002的BCB键合，温度250摄氏度，压力1000-2000mBar。
所述步骤1）A晶圆表面镀金属中，所述图形化金属003为金、铜中的一种。
所述步骤2）B晶圆表面镀金属中，所述低熔点金属004为铟、锡中的一种。
下面结合附图对本发明技术方案进一步说明
如附图1所示，在晶圆001表面通过蒸发或者电镀的方法形成一层图形化金属003，图形化金属003可为金、铜等金属，厚度0.5-1.0微米。
如附图2所示，在晶圆002表面通过蒸发或者电镀的方法形成一层与图形化金属003相同图形的低熔点金属004，金属004可为铟等低熔点金属，厚度1.0-2.0微米。
如附图3所示，在晶圆001表面旋涂一层BCB，BCB完全覆盖图形化金属003，BCB厚度1.5-3.0微米。
将晶圆001放入烘箱，对其表面的BCB进行软固化，软固化温度150-180摄氏度，时间1-2小时。
如附图4所示，晶圆001表面的BCB软固化完之后，对BCB进行图形化干法等离子体刻蚀，刻蚀图形与图形化金属003的图形相同，将图形化金属003表面的BCB刻蚀干净。
如附图5所示，晶圆001和晶圆002正面相对，利用键合对准机通过晶圆001和晶圆002上的对准标记实现图形对准后，放入键合机中首先升高温度到低熔点金属004的熔点温度，实现图形化金属003与低熔点金属004预键合，然后继续升温加压实现晶圆001和晶圆002的BCB键合，温度250摄氏度，压力1000-2000mBar。
实施例1
一种减小晶圆键合对准偏差的方法，包括以下步骤：
1）在晶圆001表面通过蒸发或者电镀的方法形成一层图形化的图形化金属003，图形化金属003为金，厚度0.75微米；
2）在晶圆002表面通过蒸发或者电镀的方法形成一层与图形化金属003相同图形的低熔点金属004，金属004为铟，厚度1.5微米；
3）在晶圆001表面旋涂一层BCB，BCB完全覆盖图形化金属003，BCB厚度2.0微米；
4）将晶圆001放入烘箱，对其表面的BCB进行软固化，软固化温度165摄氏度，时间1.5小时；
5）晶圆001表面的BCB软固化完之后，对BCB进行图形化干法等离子体刻蚀，刻蚀图形与图形化金属003的图形相同，将图形化金属003表面的BCB刻蚀干净；
6）晶圆001和晶圆002正面相对，利用键合对准机通过晶圆001和晶圆002上的对准标记实现图形对准后，放入键合机中首先升高温度到低熔点金属004的熔点温度，实现图形化金属003与低熔点金属004预键合，然后继续升温加压实现晶圆001和晶圆002的BCB键合，温度250摄氏度，压力1500mBar。
实施例2
一种减小晶圆键合对准偏差的方法，包括以下步骤：
1）在晶圆001表面通过蒸发或者电镀的方法形成一层图形化的图形化金属003，图形化金属003为铜，厚度0.85微米；
2）在晶圆002表面通过蒸发或者电镀的方法形成一层与图形化金属003相同图形的低熔点金属004，金属004为铟，厚度1.65微米；
3）在晶圆001表面旋涂一层BCB，BCB完全覆盖图形化金属003，BCB厚度1.85微米；
4）将晶圆001放入烘箱，对其表面的BCB进行软固化，软固化温度175摄氏度，时间1.3小时；
5）晶圆001表面的BCB软固化完之后，对BCB进行图形化干法等离子体刻蚀，刻蚀图形与图形化金属003的图形相同，将图形化金属003表面的BCB刻蚀干净；
6）晶圆001和晶圆002正面相对，利用键合对准机通过晶圆001和晶圆002上的对准标记实现图形对准后，放入键合机中首先升高温度到低熔点金属004的熔点温度，实现图形化金属003与低熔点金属004预键合，然后继续升温加压实现晶圆001和晶圆002的BCB键合，温度275摄氏度，压力1650mBar。
Claims (9)
1.一种减小晶圆键合对准偏差的方法，其特征是包括以下步骤：
1）A晶圆表面镀金属；
2）B晶圆表面镀金属；
3）A晶圆表面旋涂BCB；
4）A晶圆表面BCB软固化；
5）BCB图形化干法等离子体刻蚀；
6）晶圆间BCB键合。
2.根据权利要求1所述的一种减小晶圆键合对准偏差的方法，其特征是所述步骤1）A晶圆表面镀金属：在A晶圆（001）表面通过蒸发或者电镀的方法形成一层图形化金属（003），厚度为0.5-1.0微米，A晶圆（001）两侧设有对准标记。
3.根据权利要求1所述的一种减小晶圆键合对准偏差的方法，其特征是所述步骤2）B晶圆表面镀金属：在B晶圆（002）表面通过蒸发或者电镀的方法形成一层与图形化金属（003）图形相同的低熔点金属（004），厚度为1.0-2.0微米，B晶圆（002）两侧设有对准标记。
4.根据权利要求1所述的一种减小晶圆键合对准偏差的方法，其特征是所述步骤3）A晶圆表面旋涂BCB：在A晶圆（001）表面旋涂一层BCB，BCB完全覆盖图形化金属（003），BCB厚度为1.5-3.0微米。
5.根据权利要求1所述的一种减小晶圆键合对准偏差的方法，其特征是所述步骤4）A晶圆表面BCB软固化：将A晶圆（001）放入烘箱，对其表面的BCB进行软固化，软固化温度为150-180摄氏度，时间为1-2小时。
6.根据权利要求1所述的一种减小晶圆键合对准偏差的方法，其特征是所述步骤5）BCB图形化干法等离子体刻蚀：A晶圆（001）表面的BCB软固化完之后，对BCB进行图形化干法等离子体刻蚀，刻蚀图形与图形化金属（003）的图形相同，刻蚀至图形化金属（003）表面BCB干净。
7.根据权利要求1所述的一种减小晶圆键合对准偏差的方法，其特征是所述步骤6）晶圆间BCB键合：将A晶圆（001）和B晶圆（002）正面相对，利用键合对准机通过A晶圆（001）和B晶圆（002）上的对准标记实现图形对准后，放入键合机中键合，温度首先升高到低熔点金属（004）的熔点温度，实现图形化金属（003）与低熔点金属（004）预键合，然后继续升温加压实现A晶圆（001）和B晶圆（002）的BCB键合，温度250摄氏度，压力1000-2000mBar。
8.根据权利要求2所述的一种减小晶圆键合对准偏差的方法，其特征是所述步骤1）A晶圆表面镀金属中，所述图形化金属（003）为金、铜中的一种。
9.根据权利要求3所述的一种减小晶圆键合对准偏差的方法，其特征是所述步骤2）B晶圆表面镀金属中，所述低熔点金属（004）为铟、锡中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810871529.9A CN109243974A (zh) | 2018-08-02 | 2018-08-02 | 一种减小晶圆键合对准偏差的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810871529.9A CN109243974A (zh) | 2018-08-02 | 2018-08-02 | 一种减小晶圆键合对准偏差的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109243974A true CN109243974A (zh) | 2019-01-18 |
Family
ID=65072827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810871529.9A Pending CN109243974A (zh) | 2018-08-02 | 2018-08-02 | 一种减小晶圆键合对准偏差的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109243974A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110517955A (zh) * | 2019-08-29 | 2019-11-29 | 长春长光圆辰微电子技术有限公司 | 一种不同尺寸异质材料混合集成的方法 |
| CN113223999A (zh) * | 2021-04-01 | 2021-08-06 | 光华临港工程应用技术研发(上海)有限公司 | 晶圆键合方法及晶圆键合结构 |
| CN114111474A (zh) * | 2021-12-07 | 2022-03-01 | 北京智芯传感科技有限公司 | 一种mems冲击片及其晶圆级制备方法 |
| CN115565977A (zh) * | 2021-07-01 | 2023-01-03 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| WO2023272944A1 (zh) * | 2021-07-01 | 2023-01-05 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| CN117253806A (zh) * | 2023-11-20 | 2023-12-19 | 迈为技术(珠海)有限公司 | 一种镜头同心度校准芯片及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593087A (zh) * | 2012-03-01 | 2012-07-18 | 江苏物联网研究发展中心 | 一种用于三维集成混合键合结构及其键合方法 |
| CN103390566A (zh) * | 2013-06-27 | 2013-11-13 | 清华大学 | 一种用于三维集成封装技术的圆片级键合方法 |
| CN104617029A (zh) * | 2015-01-07 | 2015-05-13 | 中国电子科技集团公司第五十五研究所 | 一种提高半导体晶片键合对准精度的方法 |
| CN106115608A (zh) * | 2016-05-31 | 2016-11-16 | 苏州希美微纳系统有限公司 | 针对射频mems器件应用的横向互连低温圆片级封装方法 |
| CN107195627A (zh) * | 2017-05-12 | 2017-09-22 | 中国电子科技集团公司第五十五研究所 | 一种氮化镓晶体管与硅晶体管集成的方法 |
| CN107871712A (zh) * | 2017-10-31 | 2018-04-03 | 中国电子科技集团公司第五十五研究所 | 一种硅晶体管与氮化镓晶体管异构集成的方法 |
| CN108206142A (zh) * | 2016-12-20 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 一种键合对准精度的检测方法和半导体器件 |
-
2018
- 2018-08-02 CN CN201810871529.9A patent/CN109243974A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593087A (zh) * | 2012-03-01 | 2012-07-18 | 江苏物联网研究发展中心 | 一种用于三维集成混合键合结构及其键合方法 |
| CN103390566A (zh) * | 2013-06-27 | 2013-11-13 | 清华大学 | 一种用于三维集成封装技术的圆片级键合方法 |
| CN104617029A (zh) * | 2015-01-07 | 2015-05-13 | 中国电子科技集团公司第五十五研究所 | 一种提高半导体晶片键合对准精度的方法 |
| CN106115608A (zh) * | 2016-05-31 | 2016-11-16 | 苏州希美微纳系统有限公司 | 针对射频mems器件应用的横向互连低温圆片级封装方法 |
| CN108206142A (zh) * | 2016-12-20 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 一种键合对准精度的检测方法和半导体器件 |
| CN107195627A (zh) * | 2017-05-12 | 2017-09-22 | 中国电子科技集团公司第五十五研究所 | 一种氮化镓晶体管与硅晶体管集成的方法 |
| CN107871712A (zh) * | 2017-10-31 | 2018-04-03 | 中国电子科技集团公司第五十五研究所 | 一种硅晶体管与氮化镓晶体管异构集成的方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110517955A (zh) * | 2019-08-29 | 2019-11-29 | 长春长光圆辰微电子技术有限公司 | 一种不同尺寸异质材料混合集成的方法 |
| CN110517955B (zh) * | 2019-08-29 | 2021-05-14 | 长春长光圆辰微电子技术有限公司 | 一种不同尺寸异质材料混合集成的方法 |
| CN113223999A (zh) * | 2021-04-01 | 2021-08-06 | 光华临港工程应用技术研发(上海)有限公司 | 晶圆键合方法及晶圆键合结构 |
| CN115565977A (zh) * | 2021-07-01 | 2023-01-03 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| WO2023272944A1 (zh) * | 2021-07-01 | 2023-01-05 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| CN115565977B (zh) * | 2021-07-01 | 2024-06-07 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| CN114111474A (zh) * | 2021-12-07 | 2022-03-01 | 北京智芯传感科技有限公司 | 一种mems冲击片及其晶圆级制备方法 |
| CN117253806A (zh) * | 2023-11-20 | 2023-12-19 | 迈为技术(珠海)有限公司 | 一种镜头同心度校准芯片及其制备方法 |
| CN117253806B (zh) * | 2023-11-20 | 2024-01-23 | 迈为技术(珠海)有限公司 | 一种镜头同心度校准芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109243974A (zh) | 一种减小晶圆键合对准偏差的方法 | |
| US7271034B2 (en) | Semiconductor device with a high thermal dissipation efficiency | |
| JP4559993B2 (ja) | 半導体装置の製造方法 | |
| US8551816B2 (en) | Direct edge connection for multi-chip integrated circuits | |
| CN101542702B (zh) | 基于硅通孔的三维晶圆叠层的键合方法 | |
| WO2022241848A1 (zh) | 一种硅基扇出型封装结构及其制备方法 | |
| JP2010034403A (ja) | 配線基板及び電子部品装置 | |
| JPWO2014136241A1 (ja) | 積層体及びその製造方法 | |
| CN106449442B (zh) | 一种高频芯片波导封装的倒装互连工艺方法 | |
| CN105470225B (zh) | 基于穿硅电容的三维容性耦合互连结构的制作方法 | |
| CN107293496A (zh) | 芯片级集成微流体散热模块及制备方法 | |
| KR20130115323A (ko) | 회로화되고 유연한 유기성 기판에 고밀도 다중레벨 박막을 전사하고 전기적으로 결합하는 방법 및 연관된 디바이스 | |
| CN102157442B (zh) | 一种形成微电子芯片间互连的方法 | |
| CN103500716A (zh) | 一种芯片键合对准方法 | |
| CN102285624B (zh) | 带有热应力释放结构的键合晶圆及激光划片工艺 | |
| CN107871712A (zh) | 一种硅晶体管与氮化镓晶体管异构集成的方法 | |
| CN103474365A (zh) | 一种半导体封装方法 | |
| US20200176383A1 (en) | Multiple chip carrier for bridge assembly | |
| CN110002396B (zh) | 一种晶圆级三层结构的封装方法 | |
| Fischer et al. | SiCer-A substrate to combine ceramic and silicon based micro systems | |
| CN104143544A (zh) | 一种晶圆硅通孔结构及其制备方法 | |
| CN101477977B (zh) | 圆片级封装结构及其引线焊盘电信号引出方法 | |
| CN114566436A (zh) | 一种降低晶圆级胶键合气泡的深pad晶圆级制备方法 | |
| WO2022241846A1 (zh) | 一种包括嵌入歧管式微流道的引线键合结构及其制备方法 | |
| CN113023663B (zh) | 一种全硅结构mems微流道散热器及其加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190118 |
|
| RJ01 | Rejection of invention patent application after publication |