CN106449442B - 一种高频芯片波导封装的倒装互连工艺方法 - Google Patents
一种高频芯片波导封装的倒装互连工艺方法 Download PDFInfo
- Publication number
- CN106449442B CN106449442B CN201610961010.0A CN201610961010A CN106449442B CN 106449442 B CN106449442 B CN 106449442B CN 201610961010 A CN201610961010 A CN 201610961010A CN 106449442 B CN106449442 B CN 106449442B
- Authority
- CN
- China
- Prior art keywords
- chip
- microstrip line
- interconnection
- substrate
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000011521 glass Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 100
- 229910000679 solder Inorganic materials 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 238000013461 design Methods 0.000 claims description 19
- 238000005538 encapsulation Methods 0.000 claims description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 239000010453 quartz Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000003466 welding Methods 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 5
- 230000001788 irregular Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 239000007787 solid Substances 0.000 abstract description 3
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000005459 micromachining Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 229910007116 SnPb Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000011900 installation process Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明公开了一种高频芯片波导封装的倒装互连工艺方法，属于微电子器件互连封装领域，该方法基于倒装焊技术，通过芯片或互连载片倒装焊接的方式，配合相应的MEMS微加工工艺技术实现高频固态集成放大器模块波导封装的金属互连，可缩短芯片互连的跨接距离，无引脚结构，具有低寄生效应、小键合尺寸及相干参数可控性良好的优点，可用于高频段/太赫兹频段固态集成放大器模块波导封装的低损耗金属互连。
Description
技术领域
本发明涉及一种高频芯片波导封装的倒装互连工艺方法，属于微电子器件互连封装领域，可用于高频段/太赫兹频段固态集成放大器模块波导封装的低损耗金属互连。
背景技术
性能良好的固态集成放大器对高频/太赫兹应用系统的研制意义重大，随着频率和带宽的升高，影响固态集成放大器模块性能提升的关键问题之一就是其波导封装互连技术。美国国防部先进研究计划署（DARPA）2012年制定的DAHI（Diverse AccessibleHeterogeneous Integration）计划中，已有相应的项目在开展这方面的研究。
目前的高频固态集成放大器在研究过程中存在如下问题：
（1）损耗问题：在高频固态集成放大器模块的波导封装中，模块中芯片和波导之间低损耗的过渡连接是当前的迫切需求，目前常用金属线键合的方式来实现芯片与传输线（微带线、共面波导）之间的连接，是封装中的关键技术。随着工作频率的提升，金属互连的延迟和功耗在不断增加，互连已经取代晶体管尺寸，成为决定电路性能的主要因素和限制其未来发展的瓶颈。
（2）焊盘尺寸：出于降低功耗的考虑，高频芯片（ >100 GHz）出现了焊盘面积（<30μm ）和焊盘间距（10 μm左右）过小的问题，达到传统金丝键合技术极限，实际操作困难。
发明内容
本发明为克服上述技术缺陷，提出了一种高频芯片波导封装的倒装互连工艺方法，基于倒装焊技术，采用高频芯片直接倒装互连的方法，相较线键合技术，互连线长度短，无引脚结构，具有低寄生效应，金属互连损耗低，相干参数可控性良好，且异形微带线基片设计，可确保倒装焊的高平整性要求；采用基于互连载片的倒装互连方法，制作流程简单，研制周期短。
本发明的技术方案如下：
一种高频芯片波导封装的倒装互连工艺方法，其特征在于步骤为：
制作异形微带线基片后，在待倒装焊接于微带线基片上的芯片的焊盘上制作倒装焊料凸点，然后通过倒装焊技术实现微带线基片与芯片的互连；
或者，在基底上平整贴装微带线基片和芯片后，通过互连载片采用倒装焊技术实现微带线基片和芯片之间的互连；根据芯片焊盘的尺寸、微带线基片焊盘的尺寸、芯片焊盘与微带线基片焊盘的间距、以及相应功能模块性能设计参数设计所述互连载片上的金属互连线的尺寸和形状，再在金属互连线上制作倒装焊料凸点。
当采用异形微带线基片时，具体的封装倒装互连工艺步骤如下：
首先，根据芯片及其焊盘尺寸、以及相应功能模块性能设计参数，进行异形微带线基片的尺寸、空腔及边界结构的设计和制作；
然后，采用焊料，将微带线基片平整贴装在封装腔体表面；
再根据芯片焊盘的大小，在芯片焊盘上制作倒装焊料凸点；
最后，采用倒装焊技术实现芯片和微带线基片的互连。
这种互连工艺的步骤中，基于异形微带线基片的结构设计，在石英基片上通过光刻镀金方式制作微带线结构；然后采用激光划片或深氧化硅刻蚀设备，在微带线基片上制作空腔和不规则边界的异形结构。
所述基片采用石英基片，在石英基片的正反面均镀金，其中正面金层具有微带线结构图案。
当采用互连载片倒装时，具体的封装倒装互连工艺步骤如下：
1、根据封装设计要求，选择合适的材料制作芯片和微带线基片的用于支撑的基底；
2、根据芯片和微带线基片的尺寸，在基底上制作用于放置芯片和微带线基片的凹槽，目的是在倒装焊接时固定芯片和微带线基片的位置，同时保证贴片的平整性；
3、将芯片、微带线基片平整贴装在基底凹槽中，以确保倒装焊接技术对样片的高平整度要求；
4、根据芯片焊盘的尺寸和间距、微带线基片焊盘的尺寸和间距、以及相应功能模块性能设计参数，设计用于互连芯片和微带线基片的互连载片上金属互连线的尺寸和形状，并采用光刻和镀金的方式进行制备；根据芯片焊盘的尺寸和微带线基片焊盘的尺寸，在互连载片的金属互连线上制作倒装焊料凸点；
5、采用倒装焊技术将互连载片通过倒装焊料凸点倒装焊接在芯片焊盘和微带线基片焊盘上，通过互连载片上的金属互连线实现芯片和微带线基片的互连。
在这种互连工艺的步骤中，所述基底采用Si片、金属薄片等。
当基底为Si片时，采用深硅刻蚀DRIE制作凹槽；
当基底为金属薄片时，采用激光刻蚀制作凹槽；
制作的凹槽深度根据芯片和微带线基片的厚度进行设计，80-150μm。
步骤2中，贴装后，芯片和相邻微带线基片的上表面之间的高度差小于5μm。
步骤3中设计互连载片的基底材料为石英、玻璃等硬性基底，或者为聚酰亚胺（PI）、环氧树脂、Rt5880/5870/5880LZ高频介质板等柔性基底。
上述两种具体封装倒装工艺中，制作倒装焊料凸点的制作方法包括金丝球焊法或In膜回流起球法，其中：
所述金丝球焊法，用于制作Au凸点，直径在50-80μm，适用于大于50μm尺寸焊盘的芯片。
所述In膜回流起球法，用于制作In凸点，直径在10-15μm，适用于20-50μm尺寸焊盘的芯片。
上述两种具体封装倒装工艺中，所采用的焊料可以是导电银胶、或者是低温预型焊片（SnPb、SnPbIn等）。
本发明的有益效果如下：
本发明采用将倒装焊技术，相较线键合，互连线长度短，无引脚结构；具有低寄生效应、损耗小、小键合尺寸、相干参数可控性良好等特点；且引入异形微带线基片设计，可确保倒装焊的高平整性要求，并缩小封装体积；制作流程简单，研制周期短。
附图说明
图1为实施例1中制作微带线基片的示意图；
图2为实施例1中制作微带线基片的空腔和边界的异形结构的示意图；
图3为实施例1中将微带线基片平整贴装在封装腔体表面的示意图；
图4为图3的俯视示意图；
图5为实施例1中制作了倒装焊料凸点的芯片示意图；
图6为实施例1中形成互连结构后的剖面示意图；
图7为实施例1中形成互连结构后的俯视示意图；
图8为实施例2中在基底制作凹槽的纵向侧面截面示意图；
图9为实施例2中基底制作凹槽的俯视示意图；
图10为实施例2中将芯片和微带线基片贴装在基底凹槽的示意图；
图11为图10的俯视示意图；
图12为实施例2中制作了倒装焊料凸点的互连载片的示意图；
图13为实施例2中形成互连结构后的剖面示意图；
图14为实施例2中形成互连结构后的俯视示意图。
具体实施方式
实施例1
如图1-7所示，当采用异形微带线基片时，具体的封装倒装互连工艺步骤如下：
首先，根据芯片及其焊盘尺寸、以及相应功能模块性能设计参数，进行异形微带线基片的尺寸、空腔及不规则边界结构的设计和制作；
然后，采用焊料，将微带线基片平整贴装在封装腔体表面；
再根据芯片焊盘的大小，在芯片焊盘上制作倒装焊料凸点；
最后，采用倒装焊技术实现芯片和微带线基片的互连。
这种互连工艺的步骤中，基于异形微带线基片的结构设计，在石英基片上通过光刻镀金方式制作微带线结构；然后采用激光划片或深氧化硅刻蚀设备，在微带线基片上制作空腔和不规则边界的异形结构。
所述石英基片的厚度120 -150μm。
在石英基片的正反面均镀金，其中正面金层具有微带图案，金层厚度为4μm。
上述制作倒装焊料凸点的制作方法包括金丝球焊法或In膜回流起球法，其中：
所述金丝球焊法，用于制作Au凸点，直径在50-80μm，适用于大于50μm尺寸焊盘的芯片。
所述In膜回流起球法，用于制作In凸点，直径在10-15μm，适用于20-50μm尺寸焊盘的芯片。
所采用的焊料可以是导电银胶、或者是低温预型焊片（SnPb、SnPbIn等）。
实施例2
如图8-14所示，当采用互连载片倒装时，具体的封装倒装互连工艺步骤如下：
1、根据封装设计要求，选择合适的材料制作芯片和微带线基片的用于支撑的基底；
2、根据芯片和微带线基片的尺寸，在基底上制作用于放置芯片和微带线基片的凹槽，目的是在倒装焊接时固定芯片和微带线基片的位置，同时保证贴片的平整性；
3、将芯片、微带线基片平整贴装在基底凹槽中，以确保倒装焊接技术对样片的高平整度要求；
4、根据芯片焊盘的尺寸和间距、微带线基片焊盘的尺寸和间距、以及相应功能模块性能设计参数，设计用于互连芯片和微带线基片的互连载片上金属互连线的尺寸和形状，并采用光刻和镀金的方式进行制备；根据芯片焊盘的尺寸和微带线基片焊盘的尺寸，在互连载片的金属互连线上制作倒装焊料凸点；
5、采用倒装焊技术将互连载片通过倒装焊料凸点倒装焊接在芯片焊盘和微带线基片焊盘上，通过互连载片上的金属互连线实现芯片和微带线基片的互连。
在这种互连工艺的步骤中，所述基底采用Si片、金属薄片等。
当基底为Si片时，采用深硅刻蚀DRIE制作凹槽；
当基底为金属薄片时，采用激光刻蚀制作凹槽；
制作的凹槽深度根据芯片和微带线基片的厚度进行设计，80-150μm。
步骤2中，贴装后，芯片和相邻微带线基片的上表面之间的高度差小于5μm。
步骤3中设计互连载片的基底材料为石英、玻璃等硬性基底，或者为聚酰亚胺（PI）、环氧树脂、Rt5880/5870/5880LZ高频介质板等柔性基底。
上述制作倒装焊料凸点的制作方法包括金丝球焊法或In膜回流起球法，其中：
所述金丝球焊法，用于制作Au凸点，直径在50-80μm，适用于大于50μm尺寸焊盘的芯片。
所述In膜回流起球法，用于制作In凸点，直径在10-15μm，适用于20-50μm尺寸焊盘的芯片。
所采用的焊料可以是导电银胶、或者是低温预型焊片（SnPb、SnPbIn等）。
Claims (6)
1.一种高频芯片波导封装的倒装互连工艺方法，其特征在于步骤为：
制作异形微带线基片后，在待倒装焊接于微带线基片上的芯片的焊盘上制作倒装焊料凸点，然后通过倒装焊技术实现微带线基片与芯片的互连；所述基片采用石英基片，在石英基片上通过光刻镀金方式制作微带线结构；然后采用激光划片或深氧化硅刻蚀设备，在该基片上制作空腔和不规则边界的异形结构，由此获得异形微带线基片；
具体的封装倒装互连工艺步骤如下：
首先，根据芯片尺寸、芯片焊盘尺寸、相应功能模块性能设计参数，进行异形微带线基片的尺寸、空腔结构和不规则边界结构的设计和制作；
然后，采用焊料，将微带线基片平整贴装在封装腔体表面；
再根据芯片焊盘的大小，在芯片焊盘上制作倒装焊料凸点；
最后，采用倒装焊技术实现芯片和微带线基片的互连；
制作倒装焊料凸点的制作方法包括金丝球焊法或In膜回流起球法，其中：所述金丝球焊法，用于制作Au凸点，直径在50-80μm，适用于大于50μm尺寸焊盘的芯片；所述In膜回流起球法，用于制作In凸点，直径在10-15μm，适用于20-50μm尺寸焊盘的芯片。
2.根据权利要求1所述的一种高频芯片波导封装的倒装互连工艺方法，其特征在于：在石英基片的正反面均镀金，其中正面金层具有微带线结构图案。
3.一种高频芯片波导封装的倒装互连工艺方法，其特征在于步骤为：
在基底上贴装微带线基片和芯片后，通过互连载片采用倒装焊技术实现微带线基片和芯片之间的互连；根据芯片焊盘的尺寸、微带线基片焊盘的尺寸、芯片焊盘与微带线基片焊盘的间距、以及相应功能模块性能设计参数设计所述互连载片上的金属互连线的尺寸和形状，再在金属互连线上制作倒装焊料凸点；所述基底采用Si片或者金属薄片；当基底为Si片时，采用深硅刻蚀DRIE制作凹槽；当基底为金属薄片时，采用激光刻蚀制作凹槽；
具体的封装倒装互连工艺步骤如下：
（1）根据芯片和微带线基片的尺寸，在基底上制作用于放置芯片和微带线基片的凹槽；
（2）将芯片、微带线基片平整贴装在基底凹槽中；
（3）根据芯片焊盘的尺寸和间距、微带线基片焊盘的尺寸和间距、以及相应功能模块性能设计参数，设计用于互连芯片和微带线基片的互连载片上金属互连线的尺寸和形状，并采用光刻和镀金的方式进行制备；根据芯片焊盘的尺寸和微带线基片焊盘的尺寸，在互连载片的金属互连线上制作倒装焊料凸点；
（4）采用倒装焊技术将互连载片通过倒装焊料凸点倒装焊接在芯片焊盘和微带线基片焊盘上，通过互连载片上的金属互连线实现芯片和微带线基片的互连；
制作倒装焊料凸点的制作方法包括金丝球焊法或In膜回流起球法，其中：所述金丝球焊法，用于制作Au凸点，直径在50-80μm，适用于大于50μm尺寸焊盘的芯片；所述In膜回流起球法，用于制作In凸点，直径在10-15μm，适用于20-50μm尺寸焊盘的芯片。
4.根据权利要求3所述的一种高频芯片波导封装的倒装互连工艺方法，其特征在于：步骤（2）中贴装后，芯片和相邻微带线基片的上表面之间的高度差小于5μm。
5.根据权利要求3所述的一种高频芯片波导封装的倒装互连工艺方法，其特征在于：步骤（3）中所述互连载片的基底材料为石英，或者为玻璃，或者为聚酰亚胺、或者为环氧树脂、或者为Rt5880/5870/5880LZ高频介质板。
6.根据权利要求1或3所述的一种高频芯片波导封装的倒装互连工艺方法，其特征在于：所采用的焊料是导电银胶、或者是低温预型焊片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610961010.0A CN106449442B (zh) | 2016-11-04 | 2016-11-04 | 一种高频芯片波导封装的倒装互连工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610961010.0A CN106449442B (zh) | 2016-11-04 | 2016-11-04 | 一种高频芯片波导封装的倒装互连工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106449442A CN106449442A (zh) | 2017-02-22 |
| CN106449442B true CN106449442B (zh) | 2019-09-24 |
Family
ID=58180899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610961010.0A Expired - Fee Related CN106449442B (zh) | 2016-11-04 | 2016-11-04 | 一种高频芯片波导封装的倒装互连工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449442B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107301958A (zh) * | 2017-06-07 | 2017-10-27 | 杭州暖芯迦电子科技有限公司 | 一种植入式微电子产品的导线键合装置及键合方法 |
| CN108808440A (zh) * | 2018-06-11 | 2018-11-13 | 湖北航星光电科技股份有限公司 | 一种eml器件封装中芯片与基板电互连的结构及制法 |
| CN109216390A (zh) * | 2018-08-28 | 2019-01-15 | 中国电子科技集团公司第十研究所 | 一种长线列双探测器芯片的倒装互连方法 |
| CN109494164A (zh) * | 2018-09-19 | 2019-03-19 | 中电科技德清华莹电子有限公司 | 一种制备小型化开关滤波器的方法 |
| CN109524381A (zh) * | 2018-11-14 | 2019-03-26 | 成都亚光电子股份有限公司 | 一种微波组件及其制备方法 |
| CN113267915B (zh) * | 2021-06-02 | 2024-01-23 | 中国电子科技集团公司第三十八研究所 | 一种倒装焊电光调制器封装装置 |
| CN113626977B (zh) * | 2021-06-22 | 2023-10-03 | 南京光通光电技术有限公司 | 一种25g dfb激光器高频互联方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824843A (zh) * | 2012-11-13 | 2014-05-28 | Lsi公司 | 通过桥接块的多芯片模块连接 |
| CN103887289A (zh) * | 2012-12-20 | 2014-06-25 | 英特尔公司 | 高密度互连器件及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177013A (ja) * | 1999-12-14 | 2001-06-29 | Matsushita Commun Ind Co Ltd | 高周波半導体装置及びその装置を用いた無線装置 |
| JP2001326444A (ja) * | 2000-05-12 | 2001-11-22 | Clarion Co Ltd | チップ部品の実装基板 |
| JP2014170836A (ja) * | 2013-03-04 | 2014-09-18 | Maspro Denkoh Corp | 高周波回路基板 |
-
2016
- 2016-11-04 CN CN201610961010.0A patent/CN106449442B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824843A (zh) * | 2012-11-13 | 2014-05-28 | Lsi公司 | 通过桥接块的多芯片模块连接 |
| CN103887289A (zh) * | 2012-12-20 | 2014-06-25 | 英特尔公司 | 高密度互连器件及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106449442A (zh) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449442B (zh) | 一种高频芯片波导封装的倒装互连工艺方法 | |
| US8551816B2 (en) | Direct edge connection for multi-chip integrated circuits | |
| US10192810B2 (en) | Underfill material flow control for reduced die-to-die spacing in semiconductor packages | |
| TWI466245B (zh) | 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體製法 | |
| KR101389626B1 (ko) | 집적 회로 장치들을 위한 유리 코어 기판 및 그 제조 방법 | |
| US7863717B2 (en) | Package structure of integrated circuit device and manufacturing method thereof | |
| TWI556370B (zh) | 半導體封裝及用於其之方法 | |
| TW201041106A (en) | Substrate having single patterned metal foil, and package applied with the same, and methods of manufacturing the substrate and package | |
| JP2007287906A (ja) | 電極と電極の製造方法、及びこの電極を備えた半導体装置 | |
| CN103943614A (zh) | 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法 | |
| CN102136434A (zh) | 在引线键合的芯片上叠置倒装芯片的方法 | |
| CN104851816A (zh) | 一种多芯片高密度封装方法 | |
| EP3301712B1 (en) | Semiconductor package assembley | |
| CN104009014B (zh) | 集成无源器件晶圆级封装三维堆叠结构及制作方法 | |
| CN108242434B (zh) | 基板结构及其制造方法 | |
| CN108074824B (zh) | 一种半导体器件的制作方法 | |
| TW202125720A (zh) | 半導體裝置以及製造半導體裝置的方法 | |
| KR20170120752A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20070132111A1 (en) | Fine-sized chip package structure | |
| CN104810341A (zh) | 一种低寄生感抗的高频互连结构及其应用 | |
| TWI541952B (zh) | 半導體封裝件及其製法 | |
| US11296005B2 (en) | Integrated device package including thermally conductive element and method of manufacturing same | |
| CN104600056B (zh) | 一种多芯片三维混合封装结构及其制备方法 | |
| CN203941896U (zh) | 一种圆片级芯片扇出封装结构 | |
| JP4696712B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190924 Termination date: 20211104 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |