TW202125720A - 半導體裝置以及製造半導體裝置的方法 - Google Patents

半導體裝置以及製造半導體裝置的方法 Download PDF

Info

Publication number
TW202125720A
TW202125720A TW109142052A TW109142052A TW202125720A TW 202125720 A TW202125720 A TW 202125720A TW 109142052 A TW109142052 A TW 109142052A TW 109142052 A TW109142052 A TW 109142052A TW 202125720 A TW202125720 A TW 202125720A
Authority
TW
Taiwan
Prior art keywords
cavity
valve
semiconductor device
substrate
plunger
Prior art date
Application number
TW109142052A
Other languages
English (en)
Inventor
花田翔二郎
中村慎吾
Original Assignee
新加坡商安靠科技新加坡控股私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商安靠科技新加坡控股私人有限公司 filed Critical 新加坡商安靠科技新加坡控股私人有限公司
Publication of TW202125720A publication Critical patent/TW202125720A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K1/00—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces
    • F16K1/32—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K99/00—Subject matter not provided for in other groups of this subclass
    • F16K99/0001—Microvalves
    • F16K99/0003—Constructional types of microvalves; Details of the cutting-off member
    • F16K99/0005—Lift valves
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K99/00—Subject matter not provided for in other groups of this subclass
    • F16K99/0001—Microvalves
    • F16K99/0003—Constructional types of microvalves; Details of the cutting-off member
    • F16K99/0023—Constructional types of microvalves; Details of the cutting-off member with ball-shaped valve members
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K99/00—Subject matter not provided for in other groups of this subclass
    • F16K99/0001—Microvalves
    • F16K99/0003—Constructional types of microvalves; Details of the cutting-off member
    • F16K99/0032—Constructional types of microvalves; Details of the cutting-off member using phase transition or influencing viscosity
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K99/00—Subject matter not provided for in other groups of this subclass
    • F16K99/0001—Microvalves
    • F16K99/0034—Operating means specially adapted for microvalves
    • F16K99/0036—Operating means specially adapted for microvalves operated by temperature variations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Micromachines (AREA)
  • Semiconductor Lasers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一個實例中，一種半導體裝置包括：空腔基板，其包括基底和側壁以界定空腔；電子構件，其在所述腔中在所述基底的頂側上；蓋，其在所述空腔上方和所述側壁上方；以及閥，其用以提供對所述空腔的接達，其中所述閥具有柱塞以提供空腔環境與所述空腔外部的外部環境之間的密封。本文中也揭示其它實例和相關方法。

Description

半導體裝置以及製造半導體裝置的方法
本揭示內容大體上涉及電子裝置，且更明確地說涉及半導體裝置和製造半導體裝置的方法。
先前的半導體封裝件和用於形成半導體封裝件的方法是不適當的，例如，導致成本過大、可靠性降低、性能相對低或封裝大小過大。通過比較此類方法與本發明並參考圖式，所屬領域的技術人員將顯而易見常規和傳統方法的其它限制和缺點。
根據本發明的態樣，一種半導體裝置，包括：空腔基板，其包括基底和側壁以界定空腔；電子構件，其在所述空腔中的所述基底的頂側上；蓋，其在所述空腔上方和所述側壁上方；以及閥，其用以提供對所述空腔的接達，其中所述閥具有柱塞以提供空腔環境與所述空腔外部的外部環境之間的密封。
根據本發明的另一態樣，一種方法，包括：提供空腔基板，所述空腔基板包括基底和側壁以界定空腔；在所述空腔中的所述基底的頂側上提供電子構件；在所述空腔上方提供與所述側壁接觸的蓋；以及提供閥以提供對所述空腔的接達，其中所述閥具有柱塞以提供空腔環境與所述空腔外部的環境之間的密封。
根據本發明的又另一態樣，一種半導體裝置，包括：基板，其包括基底和從所述基底垂直延伸的側壁；蓋，其在所述側壁上方以界定所述基底、所述側壁與所述蓋之間的空腔；電子構件，其在所述空腔中；閥，其在所述空腔與所述空腔外部的外部環境之間；密封件，其在所述蓋與所述側壁之間；以及柱塞，其在所述閥中，其中所述密封件和所述柱塞將所述空腔氣密地密封以免受所述外部環境的影響。
以下論述提供半導體裝置和製造半導體裝置的方法的各種實例。此類實例是非限制性的，且所附申請專利範圍的範疇不應限於揭示的特定實例。在下文論述中，術語“實例”和“例如”是非限制性的。
諸圖說明一般構造方式，且可能省略熟知特徵和技術的描述和細節以免不必要地混淆本發明。另外，圖式中的元件未必按比例繪製。舉例來說，各圖中的一些元件的尺寸可能相對於其它元件放大，以幫助改進對本揭示內容中論述的實例的理解。不同諸圖中的相同附圖標記表示相同元件。
術語“或”表示由“或”連接的列表中的項目中的任何一個或多個項目。作為實例，“x或y”表示三元素集合{(x), (y), (x, y)}中的任何元素。作為另一實例，“x、y或z”表示七元素集合{(x), (y), (z), (x，y), (x, z), (y, z), (x, y, z)}中的任一元素。術語“包括”和/或“包含”為“開放”術語，並且指定所陳述特徵的存在，但並不排除一個或多個其它特徵的存在或添加。在本文中可以使用術語“第一”、“第二”等來描述各種元件，並且這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一元件區分開來。因此，例如，在不脫離本揭示內容的教示的情況下，可將本揭示內容中論述的第一元件稱為第二元件。除非另外指定，否則術語“耦合”可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。例如，如果元件A耦合到元件B，那麼元件A可以直接接觸元件B或通過介入元件C間接連接到元件B。類似地，術語“在……上方”或“在……上”可用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。
在一個實例中，一種半導體裝置包括：空腔基板，其包括基底和側壁以界定空腔；電子構件，其在所述腔中在所述基底的頂側上；蓋，其在所述空腔上方和所述側壁上方；以及閥，其用以提供對所述空腔的接達，其中所述閥具有柱塞以提供空腔環境與所述空腔外部的外部環境之間的密封。
在另一實例中，一種製造半導體裝置的方法包括：提供空腔基板，所述空腔基板包括基底和側壁以界定空腔；在所述空腔中在所述基底的頂側上提供電子構件；在所述空腔上方提供接觸所述側壁的蓋；以及提供閥以提供對所述空腔的接達，其中所述閥具有柱塞以提供空腔環境與空腔外部的環境之間的密封。
在另一個實例中，一種半導體裝置包括：基板，其包括基底和從基底垂直延伸的側壁；蓋，其在側壁上方以界定基底、側壁和蓋之間的空腔；電子構件，其在所述空腔中；閥，其在所述空腔與空腔外部的外部環境之間；密封件，其在所述蓋與側壁之間；以及柱塞，其在所述閥中，其中所述密封件和柱塞將所述空腔氣密地密封以免受外部環境的影響。
其它實例包含於本發明中。在圖式、申請專利範圍或本揭示內容的說明書中可以找到此類實例。
圖1示出實例半導體裝置10的橫截面圖。在圖1中示出的實例中，半導體裝置10可以包括空腔基板11、電子構件15、互連件14、蓋13、密封件16、閥18和柱塞19。
空腔基板11可以包括導電結構111和介電結構112。導電結構111可以包括基板內部端子1111、基板外部端子1112、導電路徑1113和密封基底1114（任選的）。導電結構111可以在基底112A中並且可以與電子構件15電耦合。介電結構112可以包括基底112A和側壁112B。空腔113可以由基底112A和側壁112B界定。空腔環境或體積1131可實施於空腔113中。電子構件15可以包括構件端子151。閥18可以包括分接頭181。在一些實例中，空腔基板11可以包括基底112A和側壁112B以界定空腔113。
在一些實例中，蓋13可以在空腔113和空腔基板11的側壁112B上方。空腔基板11、蓋13、密封件16、閥18和柱塞19可稱為氣密半導體封裝件，且可為電子構件15提供保護以免受外部元件或環境曝光影響。閥18可提供對空腔113的接達，且柱塞19可提供閥18中在空腔環境與空腔113外部的外部環境之間的密封。半導體封裝件可提供外部電構件與基板外部端子1112之間的電耦合。在一些實例中，電子構件15可在基底112A的頂側上。電子構件15可包含電子元件或光學元件作為實例，且所揭示保護標的的範圍不受限於此。
圖2A到2H示出用於製造半導體裝置10的實例方法的橫截面圖。圖2A示出在製造的早期階段的半導體裝置10的橫截面圖。
在圖2A中所示的實例中，可以提供空腔基板11，其中空腔基板可以包括基底112A和側壁1114。空腔基板11可具有範圍從約100微米（μm）到約1500 μm的厚度。如上文所描述，空腔基板11可以包括導電結構111和介電結構112。
導電結構111可以包括若干元件，例如基板內部端子1111、基板外部端子1112、導電路徑1113或密封基底1114。基板內部端子1111可位於介電結構112的基底112a的頂部處和介電結構112的空腔113內。基板外部端子1112可位於介電結構112的基底112A的底部處。導電路徑1113可穿行通過介電結構112以耦合基板內部端子1111與基板外部端子1112。在一些實例中，可沿著介電結構112的外圍在側壁112B的頂部處提供密封基底1114。在一些實例中，密封基底1114可在側壁112B中，其中密封基底1114與蓋13之間具有密封件16。導電結構111或其元件可以包括或可稱為一個或多個導電層、跡線、襯墊、通孔或引線。基板內部端子1111可以包括或可稱為襯墊或跡線。基板外部端子1112也可以包括或可稱為襯墊或跡線。導電路徑1113可以包括或可稱為一個或多個通孔或跡線。密封基底1114可以包括或可稱為導電襯墊或導電焊盤（land）。在一些實例中，基板內部端子1111、基板外部端子1112、導電路徑1113或密封基底1114可以包括銅、鋁、鎳、金或銀。在一些實例中，密封基底1114可以包括銅、鎢或鎳金鍍層。導電結構111的元件，例如基板內部端子1111、基板外部端子1112、導電路徑1113或密封基底1114，可具有範圍從約10 μm到約50 μm的厚度。
介電結構112可以包括基底112A和側壁112B。基底112A可具有基本上平坦頂側和與頂側相對的基本上平坦底側。側壁112B可沿著基底112A的外圍向上延伸或突出。基底112A的垂直厚度可大於側壁112B的水平厚度。在一些實例中，當平面觀看時，側壁112B可以是基本上矩形的。導電結構111可在基底112A的頂側和底側處被接達。在一些實例中，基板內部端子1111可提供於基底112A的頂側上，基板外部端子1112可提供於基底112A的底側上，且導電路徑1113可通過基底112A。密封基底1114可提供於側壁112B的頂側上。作為實例，密封基底1114可嵌入在側壁112B上，使得密封基底1114的頂側與側壁112B的頂側基本上共面。
介電結構112可以包括堆疊於彼此上的一個或多個介電層，例如陶瓷層、模製樹脂層或層壓物層。介電結構112可具有範圍從約100 μm到約1500 μm的厚度。由基底112A和側壁112B界定的空腔113可具有範圍從約100 μm到約1000 μm的深度。
在其中介電結構112包括陶瓷的實例中，介電結構112可以包括或可稱為氧化鋁、氮化矽、藍寶石或硼矽酸鹽玻璃。在一些實例中，空腔基板11可以類似於低溫共燒陶瓷（LTCC）基板的方式製造。在一些實例中，LTCC基板可大體上在約1000 °C或更小的低溫下共燒。LTCC技術可以包括在具有範圍從約40 μm到80 μm的厚度的介電薄片中形成通孔且用導體或導電膏填充所述通孔以提供導電路徑1113，印刷導體圖案以提供基板內部端子1111、基板外部端子1112或密封基底1114，耦合閥18，層壓和共燒。在一些實例中，可單獨地執行使用濺鍍和電鍍形成密封基底1114的操作。在一些實例中，可執行將閥18耦合到基板11的側壁112B的操作。
在一些實例中，可在低溫共燒之前製備陶瓷和黏合劑的“生片(green sheet)”或層。可使用沖孔工具或雷射束在生片中形成具有適當大小的通孔，且導體膏可填充所述通孔。填充通孔的導體膏可變為導電路徑1113。隨後，可印刷導體圖案。在導體圖案印刷製程期間，可例如使用印刷提供導體材料作為所需電路圖案。由於此過程，可提供基板內部端子1111、基板外部端子1112或密封基底1114。閥18可固定地插入到一個或多個生片的側壁中。可通過施加熱量和壓力將相應生片堆疊且黏合到彼此。在共燒製程中，可在範圍從約300 ℃到約400 ℃的溫度下從堆疊消除或汽化黏結劑成分。
在一些實例中，空腔基板11可形成為模製樹脂基板，其帶有具有一個或多個模製材料層的介電結構112。在一些實例中，空腔基板11可為預先形成的或層壓物基板，其具有一個或多個層壓物層作為介電結構112。所述預先形成的基板可在附接到電子裝置之前製造且可以包括相應導電層之間的介電層。導電層可包括銅且可使用電鍍製程形成。介電層可以是相對較厚的非光可界定層，其可作為預先形成的膜而不是作為液體來附接，且可包含具有填充物的樹脂，所述填充物例如股束、編織品或其它無機顆粒以用於剛性或結構支撐。由於介電層是非光可界定的，因此可通過使用鑽頭或雷射來形成例如通孔或開口等特徵。在一些實例中，介電層可包括預浸材料或味之素堆積膜（Ajinomoto Buildup Film；ABF）。預先形成的基板可包含永久性芯結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電材料，且介電層和導電層可形成於永久性芯結構上。在其它實例中，預先形成的基板可以是省略永久性芯結構的無芯基板，並且介電層和導電層可以形成於犧牲載體上，此犧牲載體在形成介電層和導電層之後並且在附接到電子裝置之前被去除。預先形成的基板可以被稱為印刷電路板（PCB）或層壓基板。此類預先形成的基板可通過半加成製程或修改後的半加成製程來形成。
閥18可通過介電結構112的側壁112B耦合。閥18可通過空腔基板11的側壁112B耦合到空腔113。在一些實例中，閥18的內部末端可與側壁112B的內側共面。在一些實例中，閥18的內部末端可從側壁112B的內側突出進入空腔113。在一些實例中，閥18的外部末端可從側壁112B的外側向外突出。閥18可以包括通路182，所述通路可允許空氣從空腔113排放，或可允許例如惰性氣體或空氣等氣體引入到空腔113中達到目標壓力。閥18可以包括或可稱為管道、管或通路。閥18可以包括通向通路182的孔徑或分接頭181。分接頭181可提供於閥18的位於側壁112B的外側處的區上。閥18可以包括可伐合金（kovar）、鋼、不銹鋼、銅、鋁或鎳。在一些實例中，閥18可以包括與引線框的材料相似的材料。在一些實例中，閥18可以包括形成於通路182的對應於分接頭181的區的圍壩183處。柱塞可以定位於圍壩183中。在一些實例中，圍壩183可以包括被配置成約束柱塞19不會橫向位移或膨脹的圍壩周邊。圍壩183的厚度或高度可小於閥18的通路182的厚度或高度。圍壩183中的每一個可具有範圍從約10 μm到約100 μm的厚度。閥18可具有範圍從約50 μm到約200 μm的直徑。
完成的空腔基板11可以包括空腔113以及通過基板11的側壁112B提供對空腔113的接達的閥18。在其中空腔基板11的介電結構112包含陶瓷作為主要材料的一些實例中，可實現高導熱性和化學穩定性以及增強的高頻性能和電氣性能。
圖2B示出在稍後製造階段的半導體裝置10的截面圖。在圖2B中所示的實例中，電子構件15可提供於空腔基板11上。在一些實例中，電子構件15可使用黏合劑或熱界面材料而提供或附接在空腔基板11的基底112A的頂側上。電子構件15可以在其頂側包括構件端子151。電子構件15可以包括或可稱為晶粒、晶片或封裝件，其中晶粒或晶片可以包括與半導體晶圓分離的積體電路。封裝件可以通過使用保護材料覆蓋晶粒或晶片來完成。電子構件15可以包括例如數字信號處理器（DSP）、微處理器、網絡處理器、功率管理單元、音頻處理器、射頻（RF）電路、無線基帶晶片上系統（SoC）處理器、感測器，或特定應用積體電路（ASIC）。電子構件15可具有範圍從約100 μm到約775 μm的厚度。電子構件15可定位在空腔基板11的空腔113內以受保護免於外部環境影響或被提供所需的操作環境。
圖2C示出在稍後製造階段的半導體裝置10的橫截面圖。在圖2C中所示的實例中，互連件14可耦合於電子構件15與空腔基板11之間。互連件14的一個末端可電連接到電子構件15的構件端子151，且互連件14的另一末端可電連接到空腔基板11的基板內部端子1111。互連件14可以包括或可稱為導線或凸塊。互連件14可以包括或可稱為金、銅、鋁或焊料。在一些實例中，如果電子構件15的構件互連件151面向上，那麼互連件14可以包括例如導線且可電連接電子構件15和空腔基板11。舉例來說，可首先將互連件14的一個末端焊球接合(ball-bonded)到構件端子151，且可接著將互連件14的另一末端拼接接合(stitch-bonded)到基板內部端子1111，或反之亦然。在一些實例中，如果電子構件15的構件互連件151面向下，那麼互連件14可以包括例如凸塊且可電連接電子構件15和空腔基板11。舉例來說，球型或柱型互連件14可附接到構件端子151或基板內部端子1111，且電子構件15可隨後通過批量回焊製程(mass reflow process)、熱壓製程或雷射輔助接合製程附接到空腔基板11上。互連件14可具有範圍從約15 μm到約50 μm的直徑。
圖2D和2E示出在稍後製造階段的半導體裝置10的橫截面圖。在圖2D和2E中所示的實例中，蓋13可提供於空腔基板11上。蓋13可具有平坦頂側和平坦底側。蓋13的底側可附接到空腔基板11的側壁112B上。蓋13的底側可附接到提供於側壁112B上的密封基底1114上。蓋13可以包括或可稱為覆蓋物或頂蓋。蓋13可以包括或可稱為金屬、塑料樹脂或陶瓷。蓋13可具有範圍從約100 μm到約500 μm的厚度。蓋13可使用密封件16附接到空腔基板11的側壁112B。密封件16可提供於蓋13的對應於位於側壁112B上的密封基底1114的區上。密封件16可以包括或可稱為焊料或黏合劑。在一些實例中，密封件16可提供於蓋13或密封基底1114中的一個上，且可隨後通過批量回焊製程、熱壓製程或雷射輔助接合製程接合到蓋13或密封基底1114中的另一個。密封件16可具有範圍從約10 μm到約100 μm的厚度。蓋13和密封件16可覆蓋空腔基板11的空腔113以對電子構件15和互連件14提供保護免於外部環境影響，或維持空腔113內的所需環境1113。
圖2F示出在稍後製造階段的半導體裝置10的橫截面圖。在圖2F中所示的實例中，柱塞19可在閥18中提供。柱塞19可安裝在閥18的分接頭181上以阻塞分接頭181。柱塞19可以包括或可稱為微型球、焊料、樹脂或黏合劑。在一些實例中，柱塞19可以包括無鉛（Pb）焊料合金，例如Sn-Ag-Cu合金或AuSn焊料。柱塞19的直徑可稍微大於分接頭181的直徑。柱塞19可具有範圍從約10 μm到約150 μm的直徑。以此方式，閥18的分接頭181可被臨時阻塞，閥18的通路182仍可打開。
圖2G示出在稍後製造階段的半導體裝置10的橫截面圖。在圖2G中所示的實例中，空腔113中的空氣可通過閥18排放到外側以產生空腔113中的真空。在相同或其它實例中，可通過閥18將例如惰性氣體或空氣等所需氣體引入到空腔113中達到目標壓力。在一些實例中，空腔環境可以包括真空或惰性氣體。在一些實例中，真空設備可連接到閥18以將空腔113中的空氣釋放出空腔，且氣體填充設備可連接到閥18以允許氣體填充空腔113。惰性氣體的實例可以包括氮氣、氬氣或氦氣。空腔113的內部氣體壓力可在從約0毫巴（mbar）到約1100毫巴的範圍內。可提供空腔環境1131，其中空腔113保持為真空或填充有氣體。
圖2H示出在稍後製造階段的半導體裝置10的橫截面圖。在圖2H中所示的實例中，閥18的分接頭181和通路182可被柱塞19阻塞。在一些實例中，可通過使用例如雷射束來熔融柱塞19以將柱塞19密封於閥18中來阻塞分接頭181和通路182。熔融的柱塞19可定位或可流動於一對圍壩之間而隨後固化，且固化的柱塞19可阻塞通路182和分接頭181。在空腔113中提供的空腔環境1131可通過固化的柱塞19與外部環境隔離。在一些實例中，雷射束源可以包括二氧化碳（CO2 ）雷射、光纖雷射或釔鋁石榴石（YAG）雷射，且雷射可以在脈衝雷射模式或連續波模式中振盪。在一些實例中，雷射輸出功率可在從約200瓦（W）到約20千瓦（kW）的範圍內。
圖3示出用於製造實例半導體裝置的實例方法的橫截面圖。在圖3中所示的實例中，為了阻塞閥18的分接頭181和通路182，可採用強制插入過程或螺栓連接(bolting)過程而不是雷射束過程。空腔113中的空氣可通過閥18從空腔113移除，或氣體可通過閥18引入到空腔113達到目標壓力，並且接著柱塞19或19A可被強制插入到分接頭181和通路182中或螺栓連接到其中，進而阻塞閥18的分接頭181和通路182。以此方式，可在空腔環境中提供真空，或可在空腔環境中提供惰性氣體，且可通過將柱塞19或19A密封到閥18中來維持空腔環境。在一些實例中，柱塞19或19A可以包括或可稱為軟金屬球、軟塑料樹脂球，或封閉有軟塑料樹脂的軟金屬球。如果由軟材料製成的柱塞19或19A被強制插入到分接頭181中，那麼柱塞19或19A的形狀改變，使得分接頭181和通路182可被柱塞19或19A阻塞。在一些實例中，所述軟材料可以包括或可稱為焊料、鋁、金或銀，且軟塑料樹脂可以包括或可稱為聚醯亞胺（PI）、聚丙烯（PP）、聚乙烯（PE）或特氟龍樹脂。
圖4示出實例半導體裝置20的橫截面圖。圖4中示出的半導體裝置20可類似於圖1所示的實例半導體裝置10，且閥18提供於空腔基板11與蓋13之間。在圖4所示的實例中，半導體裝置20可被配置成使得閥18定位於空腔基板11的側壁112B與蓋13之間，而不是定位於空腔基板11的側壁112B處。閥18可通過密封件16固定於空腔基板11的側壁112B與蓋13之間。
圖5A到5I示出用於示出製造實例半導體裝置20的實例方法的橫截面圖。圖5A到5I中示出的實例半導體裝置20的製造方法可類似於圖2A到2H中例如針對半導體裝置10描述的對應操作或圖。然而，圖5A到5I示出閥18定位於空腔基板11與蓋13之間。以下描述將集中於方法之間的差異。
圖5A示出在早期製造階段的半導體裝置20的橫截面圖。在圖5A中所示的實例中，空腔基板11可不附接閥18。空腔基板11可以包括導電結構111和介電結構112。介電結構112的側壁112B可缺乏在圖1至2的實例中閥18附接到的通路。
圖5B示出在稍後製造階段的半導體裝置20的橫截面圖。在圖5B中示出的實例中，電子構件15可提供於空腔基板11上。在一些實例中，電子構件15可使用黏合劑或導熱材料附接到空腔基板11的基底112A上。
圖5C示出在稍後製造階段的半導體裝置20的橫截面圖。在圖5C中示出的實例中，互連件14可提供於電子構件15與空腔基板11之間。
圖5D示出在稍後製造階段的半導體裝置20的橫截面圖。在圖5D中示出的實例中，可提供閥18。在一些實例中，閥18可在側壁112B的頂部上或在密封基底1114上提供於空腔基板11上或附接到空腔基板。在一些實例中，閥18可通過密封件16A耦合到密封基底1114，所述密封件可以包括或可稱為焊料或黏合劑。在一些實例中，閥18的內部末端可與側壁112B的內側基本上共面，或閥18的外部末端可突出經過側壁112B的外側。閥18可以包括通路182，所述通路可允許空氣從空腔113排放到外部，或可允許例如惰性氣體等氣體從空腔113的外部注入到空腔113中。閥18可以包括分接頭181或連接到通路182的孔徑。分接頭181可提供於閥18的位於側壁112B的外側處的區上。
圖5E和5F示出在稍後製造階段的半導體裝置20的橫截面圖。在圖5E和5F中所示的實例中，蓋13可提供於空腔基板11和閥18上。蓋13的底側可附接到空腔基板11的側壁112B和閥18。蓋13的底側可附接到提供於側壁112B上的密封基底1114上或閥18上。蓋13可通過密封件16附接到空腔基板11的側壁112B或閥18。密封件16可分別提供於蓋13的對應於位於側壁112B上的密封基底1114的區上和蓋13的對應於閥18的區上。在一些實例中，在密封件16黏合到蓋13或黏合到密封基底1114和閥18之後，可通過批量回焊製程、熱壓製程或雷射輔助接合製程將蓋13接合到密封基底1114、側壁112B或閥18上。在一些實例中，黏合到蓋13的密封件16可以與黏合於閥18與側壁112B之間的密封件16A成一體式或耦合到所述密封件。因為閥18定位於蓋13與空腔基板11之間，所以密封件16的厚度可大於閥18的厚度。
圖5G示出在稍後製造階段的半導體裝置20的橫截面圖。在圖5G中所示的實例中，柱塞19可在閥18中提供。柱塞19可安裝在閥18的分接頭181上以臨時阻塞分接頭181。
圖5H示出在稍後製造階段的半導體裝置20的橫截面圖。在圖5H中所示的實例中，空腔113中的空氣可以通過閥18排放到外側，或可通過閥18將例如惰性氣體或空氣的氣體引入到空腔113。
圖5I示出在稍後製造階段的半導體裝置20的橫截面圖。在圖5I中所示的實例中，閥18的分接頭181和通路182可被柱塞19阻塞。在一些實例中，可通過使用例如雷射束來熔融柱塞19或通過執行強制插入或螺栓連接過程來阻塞分接頭181和通路182。
圖6示出實例半導體裝置30的橫截面圖。圖6所示的實例半導體裝置30可類似於圖1所示的實例半導體裝置10，且閥38可併入在空腔基板11中。在圖6中所示的實例中，半導體裝置30可被配置成使得閥38包括提供於空腔基板11的基底112A處或其中而不是定位於空腔基板11的側壁112B處的孔徑。空腔基板11的基底112A可以包括閥38和閥基底31。半導體裝置30可以包括定位於閥38中的柱塞19。
圖7A到7I示出用於製造實例半導體裝置30的實例方法的橫截面圖。圖7A到7I中示出的實例半導體裝置30的製造方法可類似於圖2A到2H中例如針對半導體裝置10描述的對應操作或圖。然而，圖7A到7I示出定位於空腔基板11的基底112A處的閥38。以下描述將集中於兩個方法之間的差異。
圖7A示出在早期製造階段的半導體裝置30的橫截面圖。在圖7A中所示的實例中，可提供空腔基板11。空腔基板11可以包括基底112A和側壁112B。基底112A可具有基本上平坦頂側和與頂側相對的基本上平坦底側。閥38可設置為垂直通過基底112A的頂部和底部。在一些實例中，可通過化學蝕刻製程、雷射束製程或機械鑽孔製程提供閥38。
在一些實例中，閥38可以包括彼此連接的第一上部穿孔38A和第二下部穿孔38B。連接到基底112A的頂側的上部穿孔38A可具有恒定寬度，且連接到基底112A的底側的下部穿孔38B可具有朝向基底112A的底側逐漸增加的寬度。在閥38的底側處的第二下部穿孔38B的寬度可大於第一上部穿孔38A的寬度。柱塞19可以在第二下部穿孔38B中以密封空腔13。在一些實例中，下部穿孔38B可以是圍繞基底112A的底側的基本上半圓形或碗形。在一些實例中，閥38的下部穿孔38B可以包括或稱為圍壩或圍壩周邊，其被配置成約束柱塞19不會橫向位移或膨脹。閥38可具有範圍從約50 μm到約200 μm的寬度。下部穿孔38B的寬度可大於上部穿孔38A的寬度。在一些實例中，閥基底31可提供於下部穿孔38B的側上。在一些實例中，閥基底31可以是金屬，包括形成於下部穿孔38B的所述側上的銅或鎢，或鎳金電鍍層。在一些實例中，閥基底31可以與上文描述的導電結構111相似的方式提供。閥基底31可具有範圍從約10 μm到約50 μm的厚度。
圖7B示出在稍後製造階段的半導體裝置30的橫截面圖。在圖7B中示出的實例中，電子構件15可提供於空腔基板11上。在一些實例中，電子構件15可使用黏合劑或導熱材料附接到空腔基板11的基底112A上。
圖7C示出在稍後製造階段的半導體裝置30的橫截面圖。在圖7C中示出的實例中，互連件14可提供於電子構件15與空腔基板11之間。
圖7D和7E示出在稍後製造階段的半導體裝置30的橫截面圖。在圖7D和7E中所示的實例中，蓋13可提供於空腔基板11上。蓋13的底側可使用密封件16附接在空腔基板11的側壁112B上。在一些實例中，蓋13的底側可附接到提供於側壁112B上的密封基底1114。
圖7F示出在稍後製造階段的半導體裝置30的橫截面圖。在圖7F中示出的實例中，可翻轉空腔基板11，使得提供於基底112A上的下部穿孔38B面向上。
圖7G示出在稍後製造階段的半導體裝置30的橫截面圖。在圖7G中示出的實例中，空腔113中的空氣可通過閥38從空腔113排放，或例如惰性氣體或空氣的氣體可通過閥38被引入到空腔113中達到目標壓力。
圖7H示出在稍後製造階段的半導體裝置30的橫截面圖。在圖7H中示出的實例中，柱塞19可在提供於基底112A上的閥38處提供。在一些實例中，柱塞19可定位在碗形下部穿孔38B或閥基底31上。因此，閥38可被柱塞19阻塞。
圖7I示出在稍後製造階段的半導體裝置30的橫截面圖。在圖7I中示出的實例中，可通過熔融柱塞19或通過在下部穿孔38B處執行柱塞19的強制插入或螺栓連接來氣密地阻塞閥38。
圖8示出實例半導體裝置40的橫截面圖。圖8中示出的實例半導體裝置40可類似於圖1所示的實例半導體裝置10，且包含閥基底41的閥48提供於空腔基板11與蓋13之間。在圖8所示的實例中，半導體裝置40可被配置成使得閥48定位於空腔基板11的側壁112B與蓋13之間。半導體裝置40可以包括阻塞閥48的柱塞19。
圖9A到9H示出用於製造實例半導體裝置40的實例方法的橫截面圖。圖9A到9H中示出的實例半導體裝置40的製造方法可類似於圖2A到2H中例如針對半導體裝置10描述的對應操作或圖。然而，圖9A到9H示出閥48定位於空腔基板11與蓋13之間。以下描述將集中於兩個方法之間的差異。
圖9A示出在早期製造階段的半導體裝置40的橫截面圖。在圖9A中示出的實例中，可提供空腔基板11。空腔基板11可以包括基底112A和側壁112B，且閥48可提供於側壁112B的頂部處。閥48可以包括或具有凹入於側壁112B上的凹槽48A。在一些實例中，凹槽48A可具有碗形橫截面。可通過在側壁112B的區上執行化學蝕刻製程、雷射束製程或機械鑽孔製程來提供凹槽48A。
在一些實例中，閥48可進一步包括提供於凹槽48A的側上的閥基底41。閥基底41也可具有碗形橫截面，類似於凹槽48A的側。在一些實例中，閥48可連接到或可以是密封基底1114的部分，可由類似於密封基底1114的材料製成，或可具有類似於密封基底1114的厚度。在一些實例中，凹槽48A可具有範圍從約50 μm到約200 μm的深度。在一些實例中，閥基底41可以包括形成於凹槽48A的側上的銅或鎢，或鎳金電鍍層。閥基底41可具有範圍從約10 μm到約50 μm的厚度。
圖9B示出在稍後製造階段的半導體裝置40的橫截面圖。在圖9B中示出的實例中，電子構件15可提供於空腔基板11上。在一些實例中，電子構件15可使用黏合劑或導熱材料附接到空腔基板11的基底112A上。
圖9C示出在稍後製造階段的半導體裝置40的橫截面圖。在圖9C中示出的實例中，互連件14可提供於電子構件15與空腔基板11之間。
圖9D和9E示出在稍後製造階段的半導體裝置40的橫截面圖。在圖9D和9E中所示的實例中，蓋13可提供於空腔基板11上。蓋13的底側可使用密封件16附接到側壁112B或密封基底1114上。密封件16可以包括側壁112B與蓋13之間的間隙，且所述間隙可以包括或是界定的閥48。閥48可具有範圍從約50 μm到約200 μm的寬度，包含間隙的寬度。
圖9F示出在稍後製造階段的半導體裝置40的橫截面圖。在圖9F中示出的實例中，空腔113中的空氣可通過閥38從空腔113排放，或例如惰性氣體或空氣的氣體可通過閥38引入到空腔113中達到目標壓力。
圖9G示出在稍後製造階段的半導體裝置40的橫截面圖。在圖9G中示出的實例中，柱塞19可提供在定位於空腔基板11與蓋13之間的閥48處。柱塞19可安裝在定位於空腔基板11的側壁112B上的閥48上。在一些實例中，柱塞19可定位於閥48的入口處或凹槽48A上。因此，閥48可被柱塞19阻塞。
圖9H示出在稍後製造階段的半導體裝置40的橫截面圖。在圖9H中示出的實例中，可通過熔融柱塞19或通過執行柱塞19進入閥48或凹槽48A的強制插入或螺栓連接來氣密地阻塞閥48。在一些實例中，閥48的凹槽48A可以包括或稱為圍壩或圍壩周邊，其被配置成約束柱塞19免於橫向位移或膨脹。在一些實例中，柱塞19可由與密封件16相同或類似的材料製成。
圖10示出實例半導體裝置50的橫截面圖。圖10中示出的實例半導體裝置50可類似於圖1所示的實例半導體裝置10，且閥58提供於蓋13處而不是空腔基板11處。在圖10所示的實例中，半導體裝置50可以包括具有閥58的蓋13。蓋13的閥58可進一步包括閥基底51。半導體裝置50可以包括阻塞蓋13的閥58的柱塞19。
圖11A到11F示出用於製造實例半導體裝置50的實例方法的橫截面圖。圖11A到11F中示出的實例半導體裝置50的製造方法可類似於圖2A到2H中例如針對半導體裝置10描述的對應操作或圖。然而，閥58提供於蓋13上而不是空腔基板11上。以下描述將集中於兩個方法之間的差異。
圖11A示出在早期製造階段的半導體裝置50的橫截面圖。在圖11A中示出的實例中，可提供具有閥58的蓋13。蓋13可具有基本上平坦頂側和基本上平坦底側。可提供包括或具有穿過蓋13的頂側和底側的穿孔58A的閥58。穿孔58A可在蓋13中在蓋13與空腔基板11的側壁112B之間。在一些實例中，閥58可以是基本上圓形或碗形。在一些實例中，可通過化學蝕刻製程、雷射束製程或機械鑽孔製程提供穿過基底112A的閥58的穿孔58A。在一些實例中，閥基底51可進一步提供於穿孔58A的內壁上。在一些實例中，閥基底51可由類似於密封基底1114的材料製成。在一些實例中，閥基底51可具有範圍從約10 μm到約50 μm的厚度。提供於蓋13上的閥58可對應於提供於空腔基板11上的密封基底1114的區或與所述區對準。
圖11B和11C示出在稍後製造階段的半導體裝置50的橫截面圖。在圖11B和11C中示出的實例中，蓋13可提供於空腔基板11上。蓋13的底側可使用密封件16附接到空腔基板11的側壁112B或密封基底1114的頂部。密封件16可具備圍繞閥58的間隙，使得閥58不被密封件16阻塞。
圖11D示出在稍後製造階段的半導體裝置50的橫截面圖。在圖11D中示出的實例中，空腔113中的空氣可通過閥58從空腔113排放，或例如惰性氣體或空氣的氣體可通過閥38被引入到空腔113中達到目標壓力。
圖11E示出在稍後製造階段的半導體裝置50的橫截面圖。在圖11E中示出的實例中，柱塞19可通過蓋13提供於閥58的入口處以阻塞閥58。
圖11F示出在稍後製造階段的半導體裝置50的橫截面圖。在圖11F中示出的實例中，在蓋13中提供的閥58和在蓋13與空腔基板11之間產生的間隙可被柱塞19氣密地阻塞。在一些實例中，可通過熔融柱塞19或通過執行柱塞19在閥58處的強制插入或螺栓連接來阻塞閥58和間隙。
圖11F示出在稍後製造階段的半導體裝置50的橫截面圖。在圖11F中示出的實例中，可通過熔融柱塞19或通過執行柱塞19進入閥58或穿孔58A的強制插入或螺栓連接來氣密地阻塞閥58。在一些實例中，柱塞19可由與密封件16相同或類似的材料製成。
本揭示內容包含對某些實例的參考。然而，所屬領域的技術人員將理解，在不脫離本揭示內容的範圍的情況下可以進行各種改變且可以取代等效物。另外，在不脫離本揭示內容的範圍的情況下可以對揭示的實例作出修改。因此，希望本揭示內容不限於揭示的實例，而是本揭示內容將包含屬於所附申請專利範圍的範疇內的所有實例。
10:半導體裝置 11:空腔基板 13:蓋 14:互連件 15:電子構件 16:密封件 16A:密封件 18:閥 19:柱塞 19A:柱塞 20:半導體裝置 30:半導體裝置 31:閥基底 38:閥 38A:上部穿孔/第一上部穿孔 38B:下部穿孔/第二下部穿孔 40:半導體裝置 41:閥基底 48:閥 48A:凹槽 50:半導體裝置 51:閥基底 58:閥 58A:穿孔 111:導電結構 112:介電結構 112A:基底 112B:側壁 113:空腔 151:構件端子 181:分接頭 182:通路 183:圍壩 1111:基板內部端子 1112:基板外部端子 1113:導電路徑 1114:密封基底 1131:空腔環境
[圖1]示出實例半導體裝置的橫截面圖。
[圖2A到2H]示出製造實例半導體裝置的實例方法的橫截面圖。
[圖3]示出用於製造實例半導體裝置的實例方法的橫截面圖。
[圖4]示出實例半導體裝置的橫截面圖。
[圖5A到5I]示出用於示出製造實例半導體裝置的實例方法的橫截面圖。
[圖6]示出實例半導體裝置的橫截面圖。
[圖7A到7I]示出用於製造實例半導體裝置的實例方法的橫截面圖。
[圖8]示出實例半導體裝置的橫截面圖。
[圖9A到9H]用於示出製造實例半導體裝置的實例方法的橫截面圖。
[圖10]示出實例半導體裝置的橫截面圖。
[圖11A到11F]用於示出製造實例半導體裝置的實例方法的橫截面圖。
10:半導體裝置
11:空腔基板
13:蓋
14:互連件
15:電子構件
16:密封件
18:閥
19:柱塞
111:導電結構
112:介電結構
112A:基底
112B:側壁
113:空腔
151:構件端子
181:分接頭
1111:基板內部端子
1112:基板外部端子
1113:導電路徑
1114:密封基底
1131:空腔環境

Claims (20)

  1. 一種半導體裝置，包括： 空腔基板，其包括基底和側壁以界定空腔； 電子構件，其在所述空腔中的所述基底的頂側上； 蓋，其在所述空腔上方和所述側壁上方；以及 閥，其用以提供對所述空腔的接達，其中所述閥具有柱塞以提供空腔環境與所述空腔外部的外部環境之間的密封。
  2. 根據請求項1所述的半導體裝置，還包括所述側壁中的密封基底以及所述密封基底與所述蓋之間的密封件。
  3. 根據請求項1所述的半導體裝置，其中所述空腔環境包括真空。
  4. 根據請求項1所述的半導體裝置，其中所述空腔環境包括惰性氣體。
  5. 根據請求項1所述的半導體裝置，其中所述閥通過所述空腔基板的所述側壁耦合到所述空腔。
  6. 根據請求項1所述的半導體裝置，其中所述閥在所述空腔基板的所述側壁與所述蓋之間。
  7. 根據請求項1所述的半導體裝置，其中所述閥包括所述空腔基板的所述基底中的孔徑。
  8. 根據請求項1所述的半導體裝置，其中所述閥包括在所述側壁與所述蓋之間在所述空腔基板的所述側壁中的凹槽。
  9. 根據請求項1所述的半導體裝置，其中所述閥包括在所述蓋與所述空腔基板的所述側壁之間在所述蓋中的穿孔。
  10. 根據請求項1所述的半導體裝置，其中所述柱塞包括焊料。
  11. 根據請求項1所述的半導體裝置，其中所述柱塞包括樹脂。
  12. 根據請求項1所述的半導體裝置，其中所述閥包括圍壩，且所述柱塞定位於所述圍壩中。
  13. 根據請求項1所述的半導體裝置，其中所述閥包括分接頭和阻塞所述分接頭的所述柱塞。
  14. 根據請求項1所述的半導體裝置，還包括所述基底中的與所述電子構件電耦合的導電結構。
  15. 一種方法，包括： 提供空腔基板，所述空腔基板包括基底和側壁以界定空腔； 在所述空腔中的所述基底的頂側上提供電子構件； 在所述空腔上方提供與所述側壁接觸的蓋；以及 提供閥以提供對所述空腔的接達，其中所述閥具有柱塞以提供空腔環境與所述空腔外部的環境之間的密封。
  16. 根據請求項15所述的方法，還包括在將所述柱塞密封於所述閥中之前通過所述閥從所述空腔移除空氣以在所述空腔環境中提供真空，並且接著將所述柱塞密封於所述閥中。
  17. 根據請求項15所述的方法，還包括在將所述柱塞密封於所述閥中之前通過所述閥將惰性氣體添加到所述空腔中，並且接著將所述柱塞密封於所述閥中。
  18. 根據請求項15所述的方法，還包括使用雷射將所述柱塞密封於所述閥中。
  19. 一種半導體裝置，包括： 基板，其包括基底和從所述基底垂直延伸的側壁； 蓋，其在所述側壁上方以界定所述基底、所述側壁與所述蓋之間的空腔； 電子構件，其在所述空腔中； 閥，其在所述空腔與所述空腔外部的外部環境之間； 密封件，其在所述蓋與所述側壁之間；以及 柱塞，其在所述閥中，其中所述密封件和所述柱塞將所述空腔氣密地密封以免受所述外部環境的影響。
  20. 根據請求項19所述的半導體裝置，其中： 所述閥包含彼此耦合的第一穿孔和第二穿孔； 所述第二穿孔的寬度大於所述第一穿孔的寬度；且 所述柱塞在所述第二穿孔中。
TW109142052A 2019-12-19 2020-11-30 半導體裝置以及製造半導體裝置的方法 TW202125720A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/720,603 US11367664B2 (en) 2019-12-19 2019-12-19 Semiconductor devices and methods of manufacturing semiconductor devices
US16/720,603 2019-12-19

Publications (1)

Publication Number Publication Date
TW202125720A true TW202125720A (zh) 2021-07-01

Family

ID=76383340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109142052A TW202125720A (zh) 2019-12-19 2020-11-30 半導體裝置以及製造半導體裝置的方法

Country Status (3)

Country Link
US (2) US11367664B2 (zh)
CN (1) CN113013104A (zh)
TW (1) TW202125720A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367664B2 (en) * 2019-12-19 2022-06-21 Amkor Technology Japan, Inc. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946728B2 (en) * 2004-02-19 2005-09-20 Hewlett-Packard Development Company, L.P. System and methods for hermetic sealing of post media-filled MEMS package
JP2008235502A (ja) * 2007-03-20 2008-10-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
EP2400540A4 (en) * 2009-02-19 2013-10-09 Nec Corp VACUUM-SEALED HOUSING, PCB WITH VACUUM-SEALED HOUSING, ELECTRONIC DEVICE AND METHOD FOR PRODUCING A VACUUM-SEALED HOUSING
WO2014004700A1 (en) * 2012-06-26 2014-01-03 Wispry, Inc. Mems die and methods with multiple-pressure sealing
KR102115068B1 (ko) * 2013-12-06 2020-05-26 티디케이 일렉트로닉스 아게 밀폐식 밀봉 공동에서의 마이크로전자 디바이스의 패키징 및 전용 구멍에 의한 공동의 분위기 관리 방법
US11367664B2 (en) * 2019-12-19 2022-06-21 Amkor Technology Japan, Inc. Semiconductor devices and methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US20220384284A1 (en) 2022-12-01
US11367664B2 (en) 2022-06-21
CN113013104A (zh) 2021-06-22
US20210193539A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
TWI685079B (zh) 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法
US7414319B2 (en) Semiconductor chip assembly with metal containment wall and solder terminal
US7425759B1 (en) Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) Semiconductor chip assembly with bumped terminal, filler and insulative base
US6271056B1 (en) Stacked semiconductor package and method of fabrication
US8362607B2 (en) Integrated circuit package including a thermally and electrically conductive package lid
US6710461B2 (en) Wafer level packaging of micro electromechanical device
US7351641B2 (en) Structure and method of forming capped chips
US7993983B1 (en) Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7075186B1 (en) Semiconductor chip assembly with interlocked contact terminal
US6576493B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
KR20150068495A (ko) 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
US7192803B1 (en) Method of making a semiconductor chip assembly with simultaneously formed interconnect and connection joint
US7811863B1 (en) Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7494843B1 (en) Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US20220384284A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN104470262A (zh) 一种基于焊锡熔接技术的三维电路层间连接方法
US12009270B2 (en) Welding method of demetallized ceramic substrate having surface capillary microgroove structure
WO2021114140A1 (zh) 滤波芯片封装方法及封装结构
CN112953430A (zh) 一种基于玻璃基板的滤波器封装方法及其封装结构
US6571468B1 (en) Traceless flip chip assembly and method
US6984576B1 (en) Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
CN112802758B (zh) 基板制备方法及基板结构、芯片封装方法及芯片封装结构
CN214588747U (zh) 一种板级三维芯片封装结构
US6949408B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps