CN104470262A - 一种基于焊锡熔接技术的三维电路层间连接方法 - Google Patents

一种基于焊锡熔接技术的三维电路层间连接方法 Download PDF

Info

Publication number
CN104470262A
CN104470262A CN201410572999.7A CN201410572999A CN104470262A CN 104470262 A CN104470262 A CN 104470262A CN 201410572999 A CN201410572999 A CN 201410572999A CN 104470262 A CN104470262 A CN 104470262A
Authority
CN
China
Prior art keywords
hole
scolding tin
holes
circuit
different layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410572999.7A
Other languages
English (en)
Inventor
黄绪国
顾杰斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU BOXINLIAN SCIENCE & TECHNOLOGY Co Ltd
Original Assignee
CHENGDU BOXINLIAN SCIENCE & TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU BOXINLIAN SCIENCE & TECHNOLOGY Co Ltd filed Critical CHENGDU BOXINLIAN SCIENCE & TECHNOLOGY Co Ltd
Priority to CN201410572999.7A priority Critical patent/CN104470262A/zh
Publication of CN104470262A publication Critical patent/CN104470262A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种基于焊锡熔接技术的三维电路层间连接方法，属于先进三维封装领域。该方法包括：在电路基片上制作连接通孔；在通孔内壁上沉积与基片结合力强的合金，并在合金表面镀铜或金；以及将不同层电路基片以通孔孔位对准堆叠，在对准的通孔中灌入焊锡，利用焊锡和通孔金属之间的结合力实现不同层电路基片的连接固定。本方法利用焊锡和沉积在通孔内壁上的金属之间的结合力实现各种不同电路基片之间的相互连接固定，适用的频率范围广，不需要额外的粘接层，能很好的应用于高速数字及微波电路。

Description

一种基于焊锡熔接技术的三维电路层间连接方法
技术领域
本发明涉及三维电子封装领域，具体涉及一种基于焊锡熔接技术的三维电路层间连接方法。
背景技术
三维电路的制作过程中，不同层电路基片之间的连接固定是关键工艺。现有的连接固定技术有三种：
1. 高温烧结。该技术针对生瓷带基片，方法是将不同层的独立生瓷片堆叠压紧，放入共烧炉，在900℃左右的温度烧结数小时，使不同层的生瓷片烧结为一个整体。这种方法的缺点是只能实现特定材料（生瓷片）的连接，同时，高温共烧后，材料会发生收缩，翘曲，工艺过层难控制。
2. 利用粘接片连接。该技术针对聚四氟乙烯基片，方法是先在独立的聚四氟乙烯基片分别放置粘接片，再将放好粘接片的基片堆叠压紧，在150℃左右的温度下将粘接片融化，然后冷却，粘接片重新固化，将不同层的聚四氟乙烯连接起来。这种方法的缺点是只能实现少数有机基片的连接，不能用于高速数字电路和微波电路；而且粘接片厚度较厚，通常在100um左右，影响电路性能。
3. 凸点焊接。该技术针对硅基片，方法是先在独立硅基片上制作焊盘，并在焊盘上利用焊锡或铜等金属材料制作微凸点。将上层硅片上的微凸点于下层硅片上的焊盘焊接在一起，实现连接。这种方法的缺点是微凸点的制作过程复杂；微凸点的高度一般在50um以上，实现连接后，不同层基片之间有50um以上的空气间隙，对高速数字电路和微波电路的性能影响很大，且不能实现电路的气密封装。
 
发明内容
本发明的目的是提供一种基于焊锡熔接技术的三维电路层间连接方法，能用于各种不同电路基片之间的相互连接固定，适用的频率范围广，不需要额外的粘接层，能很好的应用于高速数字及微波电路。
本发明的一个实施例提供了一种基于焊锡熔接技术的三维电路层间连接方法，包括：在电路基片上制作连接通孔；在通孔内壁上沉积与基片结合力强的合金，并在合金表面镀铜或金；以及将不同层电路基片以通孔孔位对准堆叠，在对准的通孔中灌入焊锡，利用焊锡和通孔金属之间的结合力实现不同层电路基片的连接固定。
本发明提供的基于焊锡熔接技术的三维电路层间连接方法，利用焊锡和沉积在通孔内壁上的金属之间的结合力实现各种不同电路基片之间的相互连接固定，适用的频率范围广，不需要额外的粘接层，能很好的应用于高速数字及微波电路。
附图说明
图1所示为本发明的基于焊锡熔接技术的三维电路层间连接方法的一个实施例的流程图；
图2所示为本发明的将通孔金属化的结构示意图；
图3所示为本发明的通孔中灌入焊锡的结构示意图；
图4所示为通过本发明的融化焊锡球方法的第一步的结构示意图；
图5所示为通过本发明的融化焊锡球方法的第二步的结构示意图；
图6是本发明方法产生的利用气压将液态焊锡压入通孔的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。
参考图1，图1所示为本发明的基于焊锡熔接技术的三维电路层间连接方法的一个实施例100的流程图。实施例100包括如下步骤101至103。
在步骤101中，在电路基片上制作连接通孔。
在本发明的一个实施例中，针对不同材料的电路基片，可以有不同的打孔方法，如对于陶瓷材料，可以采用机械钻孔或激光钻孔方法；对于硅基片材料，打孔方法除了机械钻孔或激光钻孔方法，还可以采用化学湿法腐蚀或等离子刻蚀等打孔方法。
在步骤102中，如图2所示，可以在通孔22内壁上沉积与基片结合力强的合金21，并在合金21表面镀金属层23，镀层所用材料可以是铜或金。
在本发明的一个实施例中，在通孔内壁上沉积的与基片结合力强的合金21可以是钛钨合金。
如图2所示，在本发明的一个实施例中，为了防止焊锡在电路基片上流动，还可以在镀铜或镀金后的通孔22周围制作焊盘24，并在焊盘24周围沉积阻焊层25，沉积阻焊层25的目的是为了防止电路基片产生短路现象。
在步骤103中，如图3所示，将不同层电路基片以通孔孔位对准堆叠，在对准的通孔中灌入焊锡，利用焊锡和通孔金属之间的结合力实现不同层电路基片的连接固定。
在本发明的一个实施例中，如图4所示，可以将对准的不同层电路基片放在一个平板41上，在对准的通孔22中放入焊锡球42，然后加热焊锡球42成为液态，如图5所示，此时液态焊锡未能充满整个通孔22，需要继续向通孔22中放入焊锡球加热，直到液态焊锡填满通孔为止。
如图6所示，在本发明的一个实施例中，可以将对准堆叠的电路基片放入真空箱体62内，液态焊锡放在焊锡盛放装置61中，利用箱体62内外的气压差，用气压将液态焊锡从对准的通孔22下端将液态焊锡压入通孔22。
虽然以上述较佳的实施例对本发明做出了详细的描述，但并非用上述实施例限定本发明。本领域的技术人员应当意识到在不脱离本发明技术方案所给出的技术特征和范围的情况下，对技术特征所作的增加、以本领域一些同样内容的替换，均应属本发明的保护范围。

Claims (4)

1.一种基于焊锡熔接技术的三维电路层间连接方法，其特征是，包括：
在电路基片上制作连接通孔；
在所述在通孔内壁上沉积与基片结合力强的合金，并在所述合金表面镀铜或金；以及
将不同层电路基片以通孔孔位对准堆叠，在对准的通孔中灌入焊锡，利用焊锡和通孔金属之间的结合力实现不同层电路基片的连接固定。
2.根据权利要求1所述的方法，其特征是，所述在通孔中灌入焊锡的方法为：
在所述对准的通孔中放入焊锡球，然后加热焊锡球成为液态，直到液态焊锡填满通孔为止。
3.根据权利要求1所述的方法，其特征是，所述在通孔中灌入焊锡的方法为：
将对准堆叠的电路基片放入真空箱体内，利用箱体内外的气压差从对准的通孔下端将液态焊锡压入通孔。
4.根据权利要求2或3所述的方法，其特征是，所述在通孔内壁上沉积粘合力强的合金，并在合金表面镀铜或金的步骤之后还包括：
在通孔周围制作焊盘，并在焊盘周围沉积阻焊层。
CN201410572999.7A 2014-10-24 2014-10-24 一种基于焊锡熔接技术的三维电路层间连接方法 Pending CN104470262A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410572999.7A CN104470262A (zh) 2014-10-24 2014-10-24 一种基于焊锡熔接技术的三维电路层间连接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410572999.7A CN104470262A (zh) 2014-10-24 2014-10-24 一种基于焊锡熔接技术的三维电路层间连接方法

Publications (1)

Publication Number Publication Date
CN104470262A true CN104470262A (zh) 2015-03-25

Family

ID=52915401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410572999.7A Pending CN104470262A (zh) 2014-10-24 2014-10-24 一种基于焊锡熔接技术的三维电路层间连接方法

Country Status (1)

Country Link
CN (1) CN104470262A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106507612A (zh) * 2016-11-18 2017-03-15 中国电子科技集团公司第四十研究所 一种在基片上制作实心金属化孔的方法
CN107708328A (zh) * 2017-06-27 2018-02-16 安徽华东光电技术研究所 提高芯片充分接地和散热的焊接方法
CN109037429A (zh) * 2018-08-10 2018-12-18 付伟 带有双围堰及焊锡的封装结构及其制作方法
CN109195354A (zh) * 2018-09-26 2019-01-11 上海安费诺永亿通讯电子有限公司 电子产品中两个零件之间的smt焊接结构及焊接方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866442A (en) * 1997-01-28 1999-02-02 Micron Technology, Inc. Method and apparatus for filling a gap between spaced layers of a semiconductor
CN1874868A (zh) * 2003-10-28 2006-12-06 摩托罗拉公司 电路基板上多余焊料的垂直去除
CN101388357A (zh) * 2007-09-11 2009-03-18 日月光半导体制造股份有限公司 在晶片内形成导电线路的方法
CN101542702A (zh) * 2008-06-05 2009-09-23 香港应用科技研究院有限公司 基于硅通孔的三维晶圆叠层的键合方法
US20090267194A1 (en) * 2008-04-24 2009-10-29 Powertech Technology Inc. Semiconductor chip having tsv (through silicon via) and stacked assembly including the chips
CN101587875A (zh) * 2008-05-21 2009-11-25 财团法人工业技术研究院 具垂直电性导通的三维堆叠芯片封装结构及其制造方法
CN101887863A (zh) * 2009-05-11 2010-11-17 日月光半导体制造股份有限公司 硅穿孔的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866442A (en) * 1997-01-28 1999-02-02 Micron Technology, Inc. Method and apparatus for filling a gap between spaced layers of a semiconductor
CN1874868A (zh) * 2003-10-28 2006-12-06 摩托罗拉公司 电路基板上多余焊料的垂直去除
CN101388357A (zh) * 2007-09-11 2009-03-18 日月光半导体制造股份有限公司 在晶片内形成导电线路的方法
US20090267194A1 (en) * 2008-04-24 2009-10-29 Powertech Technology Inc. Semiconductor chip having tsv (through silicon via) and stacked assembly including the chips
CN101587875A (zh) * 2008-05-21 2009-11-25 财团法人工业技术研究院 具垂直电性导通的三维堆叠芯片封装结构及其制造方法
CN101542702A (zh) * 2008-06-05 2009-09-23 香港应用科技研究院有限公司 基于硅通孔的三维晶圆叠层的键合方法
CN101887863A (zh) * 2009-05-11 2010-11-17 日月光半导体制造股份有限公司 硅穿孔的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106507612A (zh) * 2016-11-18 2017-03-15 中国电子科技集团公司第四十研究所 一种在基片上制作实心金属化孔的方法
CN107708328A (zh) * 2017-06-27 2018-02-16 安徽华东光电技术研究所 提高芯片充分接地和散热的焊接方法
CN109037429A (zh) * 2018-08-10 2018-12-18 付伟 带有双围堰及焊锡的封装结构及其制作方法
CN109195354A (zh) * 2018-09-26 2019-01-11 上海安费诺永亿通讯电子有限公司 电子产品中两个零件之间的smt焊接结构及焊接方法

Similar Documents

Publication Publication Date Title
US7626258B2 (en) Cap wafer, semiconductor chip having the same, and fabrication method thereof
KR101049380B1 (ko) 전해도금을 이용한 반도체 소자 3차원 패키지용 관통 전극 및 그 제조 방법
TW591765B (en) Method of making electronic element-mounted substrate
CN102738069A (zh) 半导体装置的制造方法
WO2006043474A1 (ja) 複合多層基板及びその製造方法
CN104201113B (zh) 系统级封装的气密性密封结构及其制造方法
CN104470262A (zh) 一种基于焊锡熔接技术的三维电路层间连接方法
JP2012212786A (ja) 半導体装置の製造方法
CN110961741A (zh) 一种ltcc基板钎焊方法
CN207671684U (zh) 一种基于硅转接板的全硅三维封装结构
CN111081674A (zh) 一种高硅铝合金转接板及其制备方法
CN107393882A (zh) 基于三层dbc基板的碳化硅器件封装结构及制造方法
Shen et al. A clamped through silicon via (TSV) interconnection for stacked chip bonding using metal cap on pad and metal column forming in via
US20150243617A1 (en) Method for Flip-Chip Bonding Using Copper Pillars
JP5128180B2 (ja) チップ内蔵基板
CN112928035B (zh) 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法
WO2020224480A1 (zh) 一种防止分层窜锡的封装及制造方法
CN105810597B (zh) 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法
CN104465570A (zh) 一种TSV Interposer结构及其封装方法
US20220384284A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN104319242B (zh) 厚膜基板无焊料共晶贴装方法
US10998201B2 (en) Semiconductor encapsulation structure
CN101202259A (zh) 芯片堆栈封装结构、内埋式芯片封装结构及其制造方法
CN112366181B (zh) 一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法
JP4703356B2 (ja) 積層型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150325