CN110517955B - 一种不同尺寸异质材料混合集成的方法 - Google Patents
一种不同尺寸异质材料混合集成的方法 Download PDFInfo
- Publication number
- CN110517955B CN110517955B CN201910809444.2A CN201910809444A CN110517955B CN 110517955 B CN110517955 B CN 110517955B CN 201910809444 A CN201910809444 A CN 201910809444A CN 110517955 B CN110517955 B CN 110517955B
- Authority
- CN
- China
- Prior art keywords
- wafer
- inch
- bonding
- bonded
- different sizes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 230000010354 integration Effects 0.000 claims abstract description 9
- 230000003287 optical effect Effects 0.000 claims abstract description 8
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 102
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明公开了一种不同尺寸异质材料混合集成的方法，属于半导体制造领域，该方法通过使用模具完成2英寸晶圆与8英寸晶圆的键合，同时利用机械对准方式与光学对准方式相结合，完成两次键合工艺，在键合工艺之间使用8英寸生产机台进行光刻等工艺，实现不同尺寸异质材料的混合集成，并可以保证对准精度。
Description
技术领域
本发明属于半导体制造领域，具体涉及一种不同尺寸异质材料混合集成的方法。
背景技术
近年来，晶圆直接键合技术的提出为半导体生产制造提供了新的思路，在微机电系统(Micro-Electro-Mechanical Systems，MEMS)，背照式图像传感器(Back-side illμmination CMOS imagine sensor,BSI-CIS)等领域，都有着广泛的应用。
硅的禁带宽度为1.12ev，对应的光谱相应范围是300μm-1200μm，在光电探测及成像领域往往还需要对更宽普段的光信号进行分析，结合不同材料的光电响应特性制造光电器件成为一种新的方式。如锗的禁带宽度比硅低0.46ev，锗的空穴迁移率是硅的4倍；利用砷化镓做为传感器光信号的输入端，利用硅制作传感器的电路部分，可以更好的发挥两种材料性质，但由于半导体材料的限制，一些半导体材料如锗，砷化镓晶圆还不能得到完美的8英寸晶圆，常见的规格是2英寸，无法使用机台完成2英寸砷化镓或锗晶圆与8英寸硅晶圆键合，现有方式为降低硅晶圆尺寸，使用小尺寸设备对晶圆进行加工。随着半导体技术的发展，大尺寸晶圆逐渐成为主流，半导体生产设备也趋向为大尺寸晶圆进行设计，同时现有小尺寸设备存在颗粒度难以控制，线宽不足等问题，为了充分利用特殊材料与硅材料各自的特性，以达到拓展半导体应用领域，同时考虑技术可行性，成本等因素，现有技术中亟需提出一种新的技术方案解决上述问题。
发明内容
本发明所要解决的技术问题是：针对2英寸晶圆与8英寸晶圆因尺寸上的差异无法使用现有机台完成直接键合，虽可以使用手动键合方式，但手动方式很难达到对键合界面孔洞和键合精度的控制的问题，提供一种不同尺寸异质材料混合集成的方法，用于实现2英寸晶圆与8英寸晶圆的键合。
本发明为解决上述技术问题采用的技术方案是：一种不同尺寸异质材料混合集成的方法，其特征在于，包括如下步骤，且以下步骤顺次进行：
步骤一、取2英寸晶圆装于设置在模具中部的切割孔内，取一片8英寸晶圆作为8英寸支撑晶圆；
步骤二、将载有2英寸晶圆的模具作为底部晶圆，8英寸支撑晶圆作为顶部晶圆，传入晶圆键合机台中，完成键合2英寸晶圆与8英寸支撑晶圆的预键合，得到键合晶圆Ⅰ；
步骤三、将键合晶圆Ⅰ与模具分离；
步骤四、利用晶圆减薄机将键合晶圆Ⅰ上的2英寸晶圆减薄至50μm～200 μm；
步骤五、利用8英寸半导体生产设备在键合晶圆Ⅰ中的2英寸晶圆上制作电路，同时在8英寸支撑晶圆上制作对准标记；
步骤六、取另一片8英寸晶圆，在其上制作电路和对准标记，得到8英寸器件晶圆，8英寸器件晶圆的电路与设置在2英寸晶圆上的电路匹配，8英寸器件晶圆的对准标记与8英寸支撑晶圆上的对准标记匹配；
步骤七、将8英寸器件晶圆的键合面与键合晶圆Ⅰ中的2英寸晶圆侧对应，通过键合机台完成光学对准并键合，得到键合晶圆Ⅱ；
步骤八、对键合晶圆Ⅱ的8英寸支撑晶圆侧进行减薄，将8英寸支撑晶圆完全去除；
步骤九、将2英寸晶圆减薄至10μm～25μm，至此完成2英寸晶圆与8英寸器件晶圆的混合集成。
优选地，所述模具所采用的材料为陶瓷。
通过上述设计方案，本发明可以带来如下有益效果：本发明提出的一种不同尺寸异质材料混合集成的方法，解决了2英寸晶圆与8英寸晶圆的键合问题，可以使现有不能实现大尺寸晶圆生产的材料更好的应用在半导体器件领域，大幅降低研发与生产成本。同时利用机械式对准方式与光学对准方式相结合，完成两次键合工艺，在键合工艺之间使用8英寸生产机台进行光刻等工艺，实现不同尺寸异质材料的混合集成，并可以保证对准精度。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明示意性实施例及其说明用于理解本发明，并不构成本发明的不当限定，在附图中：
图1为本发明所提出的不同尺寸异质材料混合集成的方法使用的模具俯视图。
图2为本发明所提出的不同尺寸异质材料混合集成的方法使用的模具截面图。
图3为完成机械对准的键合晶圆Ⅰ示意图。
图4为完成电路制作的键合晶圆Ⅰ示意图。
图5为完成电路制作的8英寸器件晶圆。
图6为完成光学对准键合的键合晶圆Ⅱ示意图。
图7为完成减薄后的键合晶圆Ⅱ示意图。
图中各标记如下：1-模具；2-2英寸晶圆；3-8英寸支撑晶圆；4-8英寸器件晶圆。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。本领域技术人员应当理解。下面所具体描述的内容是说明性的而非限制性的。为了避免混淆本发明的实质，公知的方法和过程并没有详细的叙述。
本发明旨在通过使用模具完成2英寸晶圆与8英寸晶圆的键合，如图1、图 2、图3、图4、图5、图6及图7所示，一种不同尺寸异质材料混合集成的方法包括如下步骤，且以下步骤顺次进行：
步骤一、取2英寸晶圆2装于开设在模具1中部的切割孔内，模具1所采用的材料为陶瓷，取一片8英寸晶圆作为8英寸支撑晶圆3；
步骤二、将载有2英寸晶圆2的模具1作为底部晶圆，8英寸支撑晶圆3作为顶部晶圆，传入晶圆键合机台中，完成键合；
步骤三、使用刀片，插入上述键合后模具1与8英寸支撑晶圆3之间；
步骤四、取下顶部8英寸支撑晶圆3，此时2英寸晶圆2已完成与8英寸支撑晶圆3的预键合，得到键合晶圆Ⅰ；
步骤五、利用晶圆减薄机将键合晶圆Ⅰ上的2英寸晶圆减薄至50μm～200 μm；
步骤六、利用8英寸半导体生产设备在键合晶圆Ⅰ中的2英寸晶圆2上制作电路，同时在8英寸支撑晶圆3上制作对准标记；
步骤七、取另一片8英寸晶圆，在其上制作电路和对准标记，得到8英寸器件晶圆4，8英寸器件晶圆4的电路与设置在2英寸晶圆2上的电路匹配，8 英寸器件晶圆4的对准标记与8英寸支撑晶圆3上的对准标记匹配；
步骤八、将8英寸器件晶圆4的键合面与键合晶圆Ⅰ中的2英寸晶圆侧对应，通过键合机台完成光学对准并键合，得到键合晶圆Ⅱ；
步骤九、对键合晶圆Ⅱ的8英寸支撑晶圆侧进行减薄，将8英寸支撑晶圆 3完全去除；
步骤十、对2英寸晶圆2继续减薄至10μm～25μm，至此完成2英寸晶圆 2与8英寸器件晶圆4的混合集成，减薄步骤，后续生产均可使用8英寸晶圆设备进行，并最终完成整体器件制作。
Claims (2)
1.一种不同尺寸异质材料混合集成的方法，其特征在于，包括如下步骤，且以下步骤顺次进行：
步骤一、取2英寸晶圆装于设置在模具中部的切割孔内，取一片8英寸晶圆作为8英寸支撑晶圆；
步骤二、将载有2英寸晶圆的模具作为底部晶圆，8英寸支撑晶圆作为顶部晶圆，传入晶圆键合机台中，完成键合2英寸晶圆与8英寸支撑晶圆的预键合，得到键合晶圆Ⅰ；
步骤三、将键合晶圆Ⅰ与模具分离；
步骤四、利用晶圆减薄机将键合晶圆Ⅰ上的2英寸晶圆减薄至50μm～200μm；
步骤五、利用8英寸半导体生产设备在键合晶圆Ⅰ中的2英寸晶圆上制作电路，同时在8英寸支撑晶圆上制作对准标记；
步骤六、取另一片8英寸晶圆，在其上制作电路和对准标记，得到8英寸器件晶圆，8英寸器件晶圆的电路与设置在2英寸晶圆上的电路匹配，8英寸器件晶圆的对准标记与8英寸支撑晶圆上的对准标记匹配；
步骤七、将8英寸器件晶圆的键合面与键合晶圆Ⅰ中的2英寸晶圆侧对应，通过键合机台完成光学对准并键合，得到键合晶圆Ⅱ；
步骤八、对键合晶圆Ⅱ的8英寸支撑晶圆侧进行减薄，将8英寸支撑晶圆完全去除；
步骤九、将2英寸晶圆减薄至10μm～25μm，至此完成2英寸晶圆与8英寸器件晶圆的混合集成。
2.根据权利要求1所述的一种不同尺寸异质材料混合集成的方法，其特征在于：所述模具所采用的材料为陶瓷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910809444.2A CN110517955B (zh) | 2019-08-29 | 2019-08-29 | 一种不同尺寸异质材料混合集成的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910809444.2A CN110517955B (zh) | 2019-08-29 | 2019-08-29 | 一种不同尺寸异质材料混合集成的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110517955A CN110517955A (zh) | 2019-11-29 |
| CN110517955B true CN110517955B (zh) | 2021-05-14 |
Family
ID=68629035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910809444.2A Active CN110517955B (zh) | 2019-08-29 | 2019-08-29 | 一种不同尺寸异质材料混合集成的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110517955B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110993490A (zh) * | 2019-12-30 | 2020-04-10 | 长春长光圆辰微电子技术有限公司 | 一种不同尺寸芯片实现异质键合的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6279815B1 (en) * | 1998-06-17 | 2001-08-28 | International Business Machines Corporation | Stacked chip process carrier |
| CN102270609A (zh) * | 2010-06-02 | 2011-12-07 | 马克西姆综合产品公司 | 用于三维金属互连技术的一般化的器件组装的使用 |
| CN103730400A (zh) * | 2012-10-16 | 2014-04-16 | 沈阳芯源微电子设备有限公司 | 一种多尺寸晶圆对中装置 |
| CN109243974A (zh) * | 2018-08-02 | 2019-01-18 | 中国电子科技集团公司第五十五研究所 | 一种减小晶圆键合对准偏差的方法 |
| CN109904105A (zh) * | 2019-01-29 | 2019-06-18 | 长江存储科技有限责任公司 | 晶圆键合装置以及晶圆对准方法 |
| CN209192508U (zh) * | 2018-09-05 | 2019-08-02 | 无锡卓海科技有限公司 | 一种可固定硅片的转换托盘 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535100B2 (en) * | 2002-07-12 | 2009-05-19 | The United States Of America As Represented By The Secretary Of The Navy | Wafer bonding of thinned electronic materials and circuits to high performance substrates |
| KR100538158B1 (ko) * | 2004-01-09 | 2005-12-22 | 삼성전자주식회사 | 웨이퍼 레벨 적층 칩 접착 방법 |
-
2019
- 2019-08-29 CN CN201910809444.2A patent/CN110517955B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6279815B1 (en) * | 1998-06-17 | 2001-08-28 | International Business Machines Corporation | Stacked chip process carrier |
| CN102270609A (zh) * | 2010-06-02 | 2011-12-07 | 马克西姆综合产品公司 | 用于三维金属互连技术的一般化的器件组装的使用 |
| CN103730400A (zh) * | 2012-10-16 | 2014-04-16 | 沈阳芯源微电子设备有限公司 | 一种多尺寸晶圆对中装置 |
| CN109243974A (zh) * | 2018-08-02 | 2019-01-18 | 中国电子科技集团公司第五十五研究所 | 一种减小晶圆键合对准偏差的方法 |
| CN209192508U (zh) * | 2018-09-05 | 2019-08-02 | 无锡卓海科技有限公司 | 一种可固定硅片的转换托盘 |
| CN109904105A (zh) * | 2019-01-29 | 2019-06-18 | 长江存储科技有限责任公司 | 晶圆键合装置以及晶圆对准方法 |
Non-Patent Citations (1)
| Title |
|---|
| 应用于三维集成的晶圆级键合技术;肖卫平;《微电子学》;20121231;第42卷(第6期);第836-841页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110517955A (zh) | 2019-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10109550B2 (en) | Wafer-level package with enhanced performance | |
| KR101615990B1 (ko) | 반도체장치의 제조방법 | |
| US8178914B2 (en) | Method of fabricating back-illuminated imaging sensors | |
| US20180019139A1 (en) | Wafer-Level Etching Methods for Planar Photonics Circuits and Devices | |
| US20070292127A1 (en) | Small form factor camera module with lens barrel and image sensor | |
| US7541256B2 (en) | Method of fabricating back-illuminated imaging sensors using a bump bonding technique | |
| US7622334B2 (en) | Wafer-level packaging cutting method capable of protecting contact pads | |
| TWI267927B (en) | Method for wafer level package | |
| JP2007305804A (ja) | 半導体装置、該半導体装置の製造方法 | |
| JP2007220968A (ja) | 半導体装置の製造方法 | |
| CN105600738A (zh) | 一种用于晶圆级封装的密闭结构及其制造方法 | |
| EP3095755B1 (en) | Monolithic fabrication of thermally isolated microelectromechanical system (mems) devices | |
| CN110517955B (zh) | 一种不同尺寸异质材料混合集成的方法 | |
| CN101009230A (zh) | 晶片级封装和切割的方法 | |
| WO2007069456A1 (ja) | 半導体装置の製造方法 | |
| US20080009095A1 (en) | Advanced Thin Flexible Microelectronic Assemblies and Methods for Making Same | |
| CN107697882B (zh) | 用于制造半导体器件的工艺以及相应半导体器件 | |
| CN108117042B (zh) | 一种半导体器件及制备方法、电子装置 | |
| US9609191B2 (en) | Image pickup unit and method for manufacturing the same | |
| US8679355B2 (en) | MEMS element | |
| JP2004063786A (ja) | 固体撮像装置およびその製造方法 | |
| JP2009021564A (ja) | イメージセンサモジュール及びその製造方法、並びにカメラモジュール | |
| US20080092360A1 (en) | Thin semiconductor chip pickup apparatus and method | |
| JP2008072075A (ja) | チップパッケージ構造物およびチップパッケージ構造物の製造方法 | |
| JP2004031498A (ja) | 固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |