CN109950317A - 半导体器件及制作方法 - Google Patents

半导体器件及制作方法 Download PDF

Info

Publication number
CN109950317A
CN109950317A CN201910239199.6A CN201910239199A CN109950317A CN 109950317 A CN109950317 A CN 109950317A CN 201910239199 A CN201910239199 A CN 201910239199A CN 109950317 A CN109950317 A CN 109950317A
Authority
CN
China
Prior art keywords
layer
metal layer
barrier layer
ohmic
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910239199.6A
Other languages
English (en)
Inventor
林科闯
邹鹏辉
刘胜厚
刘成
李敏
赵杰
卢益锋
蔡仙清
杨健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201910239199.6A priority Critical patent/CN109950317A/zh
Publication of CN109950317A publication Critical patent/CN109950317A/zh
Priority to PCT/CN2020/075500 priority patent/WO2020192303A1/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请实施例提供一种半导体器件及制作方法,通过在衬底上依次形成由氮化镓材料制成的沟道层及势垒层之后,基于形成于势垒层的欧姆接触区制备贯穿势垒层的通孔以暴露出部分沟道层。然后,在势垒层上沉积多层欧姆金属层,沉积的多层欧姆金属层通过通孔与沟道层接触,其中,多层欧姆金属层中与沟道层直接接触的欧姆金属层为钽金属层。通过制备贯穿势垒层的通孔,以及在势垒层的通孔位置沉积多层欧姆金属层,可以减小欧姆金属层到二维电子气的距离,使得后续退火所需温度较低,并且结合钽金属层特性使得后续形成的欧姆接触电阻减小。

Description

半导体器件及制作方法
技术领域
本申请涉及微电子技术领域,具体而言,涉及一种半导体器件及制作方法。
背景技术
第三代半导体材料GaN由于具有大禁带宽度(3.4eV)、高电子饱和速率(2×107cm/s)、高击穿电场(1×1010~3×1010 V/cm)、较高热导率、耐腐蚀和抗辐射等性能,而具有广阔的应用前景。尤其是AlGaN/GaN异质结结构的HEMT(High electron mobilitytransistors,高电子迁移率晶体管)具有高频、高功率密度以及高工作温度等优点,是固态微波功率器件和功率电子器件的未来发展方向。其中欧姆接触工艺是制作高性能的GaN基器件的关键技术之一,直接影响器件的功率、频率和可靠性等性能,优异的欧姆接触包括低的欧姆接触电阻率和良好的欧姆接触形貌。
由于GaN材料具有很高的热稳定性,不容易发生化学反应,因此不容易形成欧姆接触。为此,如何提高欧姆接触质量,成为当前制作高质量的GaN基器件迫切希望解决的问题。
发明内容
有鉴于此,本申请的目的在于,提供一种半导体器件及其制作方法以改善上述问题。
本申请实施例提供一种半导体器件制作方法,所述方法包括:
提供一衬底;
基于所述衬底制作形成沟道层,该沟道层由氮化镓材料制作而成;
在所述沟道层的远离所述衬底的一侧制作形成势垒层,在所述势垒层上形成欧姆接触区;
基于所述势垒层的欧姆接触区制备贯穿所述势垒层的通孔,暴露出部分沟道层;
基于所述势垒层沉积多层欧姆金属层,所述多层欧姆金属层通过所述通孔与所述沟道层接触,其中,所述多层欧姆金属层中与所述沟道层直接接触的欧姆金属层为钽金属层。
在上述实施例的半导体器件制作方法中,所述在所述势垒层上形成欧姆接触区的步骤,包括:
在所述势垒层远离所述沟道层的一侧涂覆光刻胶;
对所述光刻胶进行曝光显影,暴露出部分势垒层以形成所述欧姆接触区,其中,曝光显影后的光刻胶的剖面为倒梯形。
在上述实施例的半导体器件制作方法中,所述基于所述势垒层沉积多层欧姆金属层的步骤,包括:
在所述光刻胶的表面以及所述势垒层的通孔位置沉积多层欧姆金属层,使得与所述通孔位置对应的所述多层欧姆金属层通过所述通孔与所述沟道层接触;
所述半导体器件制作方法还包括:
剥离所述光刻胶及所述光刻胶上沉积的多层欧姆金属层;
对与所述沟道层接触的多层欧姆金属层低温退火以形成钽基欧姆接触。
在上述实施例的半导体器件制作方法中,对与所述沟道层接触的多层欧姆金属层进行低温退火处理时使用的温度条件为550℃-700℃。
在上述实施例的半导体器件制作方法中,所述在所述势垒层的远离所述沟道层的一侧涂覆光刻胶的步骤之前,所述方法还包括:
利用N甲基吡咯烷酮或丙酮去除所述势垒层表面的有机物;
采用盐酸溶液或氨水溶液去除所述势垒层表面的氧化层。
在上述实施例的半导体器件制作方法中,从所述沟道层至所述势垒层的方向,所述通孔的截面面积逐渐增大。
在上述实施例的半导体器件制作方法中,所述多层欧姆金属层中,从所述沟道层至所述势垒层的方向所述多层欧姆金属层依次为Ta金属层、Ti金属层、Al金属层、Ni金属层、Au金属层,或者依次为Ta金属层、Al金属层、Ta金属层,或者依次为Ta金属层、Al金属层、Ni金属层、Au金属层,或者依次为Ta金属层、Ti金属层、Al金属层、TiN金属层。
在上述实施例的半导体器件制作方法中,所述多层欧姆金属层中的Ta金属层的厚度为3~15nm。
本申请另一实施例提供一种半导体器件,包括:
衬底;
基于所述衬底制作形成的沟道层,该沟道层由氮化镓材料制作而成;
基于所述沟道层远离所述衬底一侧制作形成的势垒层,以及形成于所述势垒层的欧姆接触区;
基于所述势垒层的欧姆接触区制备的贯穿所述势垒层的通孔;
基于所述势垒层沉积的多层欧姆金属层,所述多层欧姆金属层通过所述通孔与所述沟道层接触,其中,所述多层欧姆金属层中与所述沟道层直接接触的欧姆金属层为钽金属层。
本申请实施例提供的半导体器件及制作方法,在衬底上依次形成由氮化镓材料制成的沟道层及势垒层之后,基于形成于势垒层的欧姆接触区制备贯穿势垒层的通孔以暴露出部分沟道层。然后,在势垒层上沉积多层欧姆金属层,沉积的多层欧姆金属层通过通孔与沟道层接触,其中,多层欧姆金属层中与沟道层直接接触的欧姆金属层为钽金属层。如此,可以减小欧姆金属层到二维电子气的距离,使得后续退火所需温度较低,并且结合钽金属层的特性可减小后续形成的欧姆接触电阻。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的半导体器件制作方法的流程图。
图2-图6分别为上述制造方法中各对应步骤形成的器件结构示意图。
图7为现有技术中高温退火后的欧姆形貌示意图。
图8为本申请实施例提供的半导体器件制作方法中低温退火后的欧姆形貌示意图。
图9为现有技术中高温退火后欧姆剖面示意图。
图10为本申请实施例提供的半导体器件制作方法中低温退火后欧姆剖面示意图。
图标:1-衬底;2-沟道层;3-势垒层;31-欧姆接触区;32-通孔;4-光刻胶;5-欧姆金属层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例只是本申请的一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
由于GaN材料具有很高的热稳定性,不容易发生化学反应,因此不容易形成欧姆接触。通常,GaN材料需要与Ti、Al等低势垒活性金属合金形成欧姆接触时,合金温度需要达到800℃以上。但金属Al的熔点低,传统欧姆接触金属Ti/Al/Ni/Au在合金时Al处于熔融状态,容易出现金属外扩及金属堆积现象,且部分Al会与Au形成AlAu2或AlAu4等晶粒颗状物,使得欧姆金属表面粗糙、金属边缘凹凸不齐。对于功率电子器件,粗糙的欧姆接触边缘会导致尖峰电场的出现,从而使得器件击穿特性下降,对于微波器件,还会引起电流的分布不均以及较高的信号衰减。
目前,已有多种方法用于改善GaN基材料的欧姆接触,例如通过源漏区域N型掺杂可以有效增加欧姆接触成的掺杂浓度,从而降低欧姆接触电阻率。但是,这种方法成本较高,且所需的1000℃以上的高温退火会给器件带来负面影响。
又如,源漏区域干法刻蚀开槽的方式,具体通过蚀刻减薄势垒层的厚度,达到提升金属和半导体之间的隧穿效应,达到降低欧姆接触的合金温度。但是,这种方式必须精确控制等离子体的刻蚀功率和时间,工艺重复性较差。
基于上述研究发现,本申请实施例提供一种半导体器件及制作方法,通过在衬底上依次形成由氮化镓材料制成的沟道层及势垒层之后,基于形成于势垒层的欧姆接触区制备贯穿势垒层的通孔以暴露出部分沟道层。然后,在势垒层上沉积多层欧姆金属层,使得多层欧姆金属层通过通孔与沟道层接触,其中,多层欧姆金属中与沟道层直接接触的金属层为钽金属层。通过制备贯穿势垒层的通孔,以及在势垒层的通孔位置沉积多层欧姆金属,可以减小欧姆金属到二维电子气的距离,使得后续退火所需温度较低,并且结合钽金属特性使得后续形成的欧姆接触电阻减小。
请参阅图1,本申请实施例提供一种半导体器件制作方法,用于半导体器件的制作。所应说明的是,本申请给出的半导体器件制作方法并不以图1以及以下所述的具体顺序为限制。应当理解,本申请所述的半导体器件的制作方法中的部分步骤的顺序可以根据实际需要相互交换,或者其中的部分步骤也可以省略或删除,本实施例在此不做限制。
步骤110,提供一衬底1。其中,衬底1(又称基板或基片)可以采用蓝宝石(sapphire)、SiC、GaN、Si或者本领域的技术人员公知的任何其他适合生长氮化物材料的衬底1,本实施例对此不作具体限制。
步骤120,基于所述衬底1制作形成沟道层2,该沟道层2由氮化镓材料制作而成。
步骤130,在所述沟道层2的远离所述衬底1的一侧制作形成势垒层3,在所述势垒层3上形成欧姆接触区31。
本实施例中,在所述衬底1上制作形成沟道层2以及势垒层3之后的示意图如图2所示,在势垒层3上形成欧姆接触区31之后的示意图如图3所示。基于所述衬底1依次制作形成沟道层2和势垒层3的方式可以是CVD、VPE、MOCVD、LPCVD、PECVD、脉冲激光沉积(PLD)、原子层外延、MBE、溅射、蒸发等,具体不作限制。
沟道层2和其上的势垒层3一起形成异质结结构,沟道层2用于提供载流子运动的沟道。本实施例中,沟道层2为非故意掺杂的GaN。
势垒层3起到势垒的作用,阻挡沟道层2中的载流子流向势垒层3。势垒层3可以包括氮化镓(GaN)以及其他镓类化合物半导体材料,例如AlGaN、InGaN等,也可以是镓类化合物半导体材料与其他半导体材料的叠层。本实施例中,势垒层3为非故意掺杂的AlGaN。
本实施例中,势垒层3上的欧姆接触区31可通过以下方式形成:
在衬底1上依次形成沟道层2及势垒层3之后,在势垒层3的远离沟道层2的一侧涂覆光刻胶4。其中,涂覆的光刻胶4可以是反转胶AE5214或反转胶SPR220。再通过对光刻胶4进行部分曝光显影,暴露出部分势垒层3以开出欧姆接触区31,如图3中所示。其中,在涂胶以及曝光显影的过程中,涂胶时的涂胶转速及时间、涂胶后的烘烤时间及温度、曝光的强度和曝光时间以及显影液配比和显影时间等工艺参数都将影响最终的显影效果。本实施例中,可通过控制相关工艺参数,制作形成不同剖面形状的光刻胶图形。考虑到若光刻胶的侧壁垂直或者呈斜坡状,当在其上蒸镀金属后,在金属层较薄时,还可较易剥离,但是若金属厚度增加,金属将连成一片覆盖在光刻胶4表面,不易实现剥离。因此,在本实施例中,通过控制相关工艺参数,使得最终形成的光刻胶4的剖面为倒梯形,如此,由于光刻胶4的侧壁上没有被金属覆盖,后续在剥离时,光刻胶4很容易溶于有机溶剂中,随之光刻胶4上的金属也被同时去掉。
本实施例中,在势垒层3上涂覆光刻胶4之前,可对势垒层3表面进行清洗,可利用N甲基吡咯烷酮或丙酮去除所述势垒层3表面的有机物。再采用盐酸溶液或氨水溶液去除所述势垒层3表面的氧化层。其中,盐酸溶液的浓度可以为3%~30%,氨水溶液的浓度可以为3%~30%。
步骤140,基于所述势垒层3的欧姆接触区31制备贯穿所述势垒层3的通孔32,暴露出部分沟道层2,如图4所示。
步骤150,基于所述势垒层3沉积多层欧姆金属层5,所述多层欧姆金属层5通过所述通孔32与所述沟道层2接触,如图5所示。其中,所述多层欧姆金属层5中与所述沟道层2直接接触的欧姆金属层5为钽金属层。
本实施例中,基于欧姆金属与二维电子气沟道间隧穿电流随两者之间的间距减小而增大的物理特性,通过在势垒层3制备贯穿势垒层3的通孔32,使得后续沉积的欧姆金属层5可更加接近二维电子气或者直接与二维电子气接触,以减小欧姆接触电阻并降低退火所需温度。
在势垒层3上形成欧姆接触区31后,基于势垒层3上的欧姆接触区31对势垒层3进行刻蚀,以制备贯穿势垒层3的通孔32,如图4所示。可选地,可在气压范围3~15mTorr内,采用感应耦合等离子体在设定刻蚀气氛中以功率30~300W从所述欧姆接触区31处刻蚀所述势垒层3,以形成贯穿势垒层3的通孔32。其中,刻蚀气氛为Cl2、BCl3、Cl2和BCl3混合气体中的任意一种,刻蚀时间为90s~300s。
在对势垒层3进行刻蚀时,可采用干法刻蚀技术、氧化刻蚀技术、湿法刻蚀技术中的任意一种刻蚀技术,具体本实施例不作限制。
在本实施例中,从沟道层2至势垒层3的方向,刻蚀形成的通孔32的截面面积逐渐增大,即形成开口较大的通孔32。其中,通孔32的深度值可根据实际情况而定,例如,通孔32可以刚好贯穿势垒层3,或者是贯穿势垒层3之后延伸至沟道层2,即刻蚀至沟道层2以在沟道层2上形成凹槽。具体地,可以根据需求或者是刻蚀的条件而定。
在刻蚀得到贯穿势垒层3的通孔32之后,在势垒层3上沉积多层欧姆金属层5,其中,沉积的多层欧姆金属层5通过势垒层3上的通孔32与沟道层2接触,如图5中所示。同时,在光刻胶4的表面沉积多层欧姆金属层5。其中,多层欧姆金属层5中与沟道层2直接接触的欧姆金属层5为钽金属层。可采用蒸镀工艺在势垒层3的通孔32位置及光刻胶4上沉积多层欧姆金属层5,在多层欧姆金属层5中,从沟道层2至势垒层3的方向多层欧姆金属层5依次为Ta金属层、Ti金属层、Al金属层、Ni金属层、Au金属层,或者依次为Ta金属层、Al金属层、Ta金属层,或者依次为Ta金属层、Al金属层、Ni金属层、Au金属层,或者依次为Ta金属层、Ti金属层、Al金属层、TiN金属层。
可选地,在沉积的多层欧姆金属层5中,Ta金属层的厚度为3~15nm,Al金属层的厚度为100~150nm。在多层欧姆金属层5中包含Ti金属层时,Ti金属层的厚度可为3~20nm。在包含Ni金属层时,Ni金属层的厚度可为30~60nm。在包含Au金属层时,Au金属层的厚度可为5~50nm。其中,各层欧姆金属层5的具体厚度可根据最终合金后的欧姆接触电阻及欧姆形貌的反馈值进行调整。
在本实施例中,在蒸镀欧姆金属的步骤之前,还可先进行清洁的步骤以保持器件表面的洁净度。可选地,在金属蒸发前先采用盐酸溶液或者氢氟酸溶液进行清洁。其中,盐酸溶液的浓度比例可以是1:3-1:10,氢氟酸溶液的浓度比例可以是1:3-1:10,清洁处理时间可以是15~120s,确保器件表面洁净度。
在通孔32位置及光刻胶4上沉积多层欧姆金属层5后,可去除光刻胶4以及其上的多层欧姆金属层5。可采用N甲基吡咯烷酮或丙酮对光刻胶4及光刻胶4上沉积的多层欧姆金属层5进行去除处理。再利用氧气等离子体对去除处理后的器件进行再次滤除处理,以确保光刻胶4被完全去除。去除光刻胶4及其上的多层欧姆金属层5之后,形成如图6所示的器件结构。
针对得到的如图6所示的器件结构,对与沟道层2接触的多层欧姆金属层5低温退火以形成钽基欧姆接触。其中,可利用快速热退火炉在氮气气氛中以设定温度条件对沟道层2上沉积的多层欧姆金属层5持续进行30-120s的低温退火处理,以形成低温钽基欧姆接触,其中,设定温度条件为550℃-700℃。
本实施例提供的制作方法,通过刻蚀势垒层3的欧姆接触区31以制备贯穿势垒层3的通孔32,并结合形成钽基欧姆金属,以减小欧姆金属到二维电子气的距离,甚至使欧姆金属直接接触二维电子气,从而减少欧姆接触电阻并降低退火温度。采用钽基欧姆金属中钽与氮化镓通过退火生成氮化钽,产生氮化镓表面的氮缺位形成欧姆接触,相比目前采用的钛金属形成氮化钛而言,氮化钽势垒高度更低。此外钽金属也是一种优良的阻挡层金属,能阻挡上层欧姆金属在退火及其后续高温过程中向氮化镓层的扩散,提高了器件的热稳定性及可靠性。
通过以上制作流程,可实现退火温度低(小于700℃)、欧姆金属形貌好、接触电阻小(≤0.3Ω·mm)、热稳定性好(回火后金属与氮化镓界面清晰,未出现金属下沉)、工艺重复性好的氮化镓欧姆接触工艺。图7示出了传统工艺中高温退火后欧姆形貌,图8示出了本实施例提供的制作方法中在低温退火后的欧姆形貌。从图7和图8可以看出,传统工艺中形成的欧姆金属其表面粗糙、边缘凹凸不齐,而本申请提供的制作方法制作形成的欧姆金属边缘齐整。图9为传统工艺中高温退火后欧姆剖面示意图,图10为本实施例提供的制作方法在低温退火后的欧姆剖面示意图。从图9和图10可以看出,传统工艺中形成的欧姆金属在氮化镓界面出现金属下沉现象,而本申请提供的制作方法形成的欧姆金属,在退火后欧姆金属与氮化镓之间界面清晰,未出现金属下沉现象。
本实施例提供的制作方法,解决了目前氮化镓器件不同欧姆制作工艺中遇到的或退火温度高、或欧姆形貌差、或接触电阻大、或工艺重复性差的问题。
请再次参阅图6,本申请另一实施例还提供一种半导体器件,该半导体器件通过上述的制作方法制备而成,该半导体器件包括衬底1、基于该衬底1制作形成的由氮化镓材料制成的沟道层2。基于沟道层2远离衬底1一侧制作形成的势垒层3,在势垒层3上形成的欧姆接触区31。基于势垒层3的欧姆接触区31制备的贯穿势垒层3的通孔32。沉积于势垒层3且通过其上的通孔32与沟道层2接触的多层欧姆金属层5,其中,多层欧姆金属层5中与沟道层2直接接触的欧姆金属层5为钽金属层。
可以理解的是,本实施例中的半导体器件为通过上述制作方法制备而成,其中,关于该半导体器件的相关特征可参照上述实施例的制作方法的相关描述,本实施例在此不再赘述。
综上所述,本申请实施例提供的半导体器件及制作方法,通过在衬底1上依次形成由氮化镓材料制成的沟道层2及势垒层3之后,基于形成于势垒层3的欧姆接触区31制备贯穿势垒层3的通孔32以暴露出部分沟道层2。然后,在势垒层3上沉积多层欧姆金属层5,沉积的多层欧姆金属层5通过通孔32与沟道层2接触,其中,多层欧姆金属层5中与沟道层2直接接触的欧姆金属层5为钽金属层。通过制备贯穿势垒层3的通孔32,以及在势垒层3的通孔32位置沉积多层欧姆金属层5,可以减小欧姆金属层5到二维电子气的距离,降低后续退火所需温度,并且结合钽金属层特性使得后续形成的欧姆接触电阻减小。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (9)

1.一种半导体器件制作方法,其特征在于,所述方法包括:
提供一衬底;
基于所述衬底制作形成沟道层,该沟道层由氮化镓材料制作而成;
在所述沟道层的远离所述衬底的一侧制作形成势垒层,在所述势垒层上形成欧姆接触区;
基于所述势垒层的欧姆接触区制备贯穿所述势垒层的通孔,暴露出部分沟道层;
基于所述势垒层沉积多层欧姆金属层,所述多层欧姆金属层通过所述通孔与所述沟道层接触,其中,所述多层欧姆金属层中与所述沟道层直接接触的欧姆金属层为钽金属层。
2.根据权利要求1所述的半导体器件制作方法,其特征在于,所述在所述势垒层上形成欧姆接触区的步骤,包括:
在所述势垒层远离所述沟道层的一侧涂覆光刻胶;
对所述光刻胶进行曝光显影,暴露出部分势垒层以形成所述欧姆接触区,其中,曝光显影后的光刻胶的剖面为倒梯形。
3.根据权利要求2所述的半导体器件制作方法,其特征在于,所述基于所述势垒层沉积多层欧姆金属层的步骤,包括:
在所述光刻胶的表面以及所述势垒层的通孔位置沉积多层欧姆金属层,使得与所述通孔位置对应的所述多层欧姆金属层通过所述通孔与所述沟道层接触;
所述半导体器件制作方法还包括:
剥离所述光刻胶及所述光刻胶上沉积的多层欧姆金属层;
对与所述沟道层接触的多层欧姆金属层低温退火以形成钽基欧姆接触。
4.根据权利要求3所述的半导体器件制作方法,其特征在于,对与所述沟道层接触的多层欧姆金属层进行低温退火处理时使用的温度条件为550℃-700℃。
5.根据权利要求2所述的半导体器件制作方法,其特征在于,所述在所述势垒层的远离所述沟道层的一侧涂覆光刻胶的步骤之前,所述方法还包括:
利用N甲基吡咯烷酮或丙酮去除所述势垒层表面的有机物;
采用盐酸溶液或氨水溶液去除所述势垒层表面的氧化层。
6.根据权利要求1所述的半导体器件制作方法,其特征在于,从所述沟道层至所述势垒层的方向,所述通孔的截面面积逐渐增大。
7.根据权利要求1所述的半导体器件制作方法,其特征在于,所述多层欧姆金属层中,从所述沟道层至所述势垒层的方向所述多层欧姆金属层依次为Ta金属层、Ti金属层、Al金属层、Ni金属层、Au金属层,或者依次为Ta金属层、Al金属层、Ta金属层,或者依次为Ta金属层、Al金属层、Ni金属层、Au金属层,或者依次为Ta金属层、Ti金属层、Al金属层、TiN金属层。
8.根据权利要求7所述的半导体器件制作方法,其特征在于,所述多层欧姆金属层中的Ta金属层的厚度为3~15nm。
9.一种半导体器件,其特征在于,包括:
衬底;
基于所述衬底制作形成的沟道层,该沟道层由氮化镓材料制作而成;
基于所述沟道层远离所述衬底一侧制作形成的势垒层,以及形成于所述势垒层的欧姆接触区;
基于所述势垒层的欧姆接触区制备的贯穿所述势垒层的通孔;
基于所述势垒层沉积的多层欧姆金属层,所述多层欧姆金属层通过所述通孔与所述沟道层接触,其中,所述多层欧姆金属层中与所述沟道层直接接触的欧姆金属层为钽金属层。
CN201910239199.6A 2019-03-27 2019-03-27 半导体器件及制作方法 Pending CN109950317A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910239199.6A CN109950317A (zh) 2019-03-27 2019-03-27 半导体器件及制作方法
PCT/CN2020/075500 WO2020192303A1 (zh) 2019-03-27 2020-02-17 半导体器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910239199.6A CN109950317A (zh) 2019-03-27 2019-03-27 半导体器件及制作方法

Publications (1)

Publication Number Publication Date
CN109950317A true CN109950317A (zh) 2019-06-28

Family

ID=67011923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910239199.6A Pending CN109950317A (zh) 2019-03-27 2019-03-27 半导体器件及制作方法

Country Status (2)

Country Link
CN (1) CN109950317A (zh)
WO (1) WO2020192303A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192303A1 (zh) * 2019-03-27 2020-10-01 厦门市三安集成电路有限公司 半导体器件及制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276792A (zh) * 2007-03-30 2008-10-01 富士通株式会社 半导体外延衬底、化合物半导体器件及其制造方法
CN102569377A (zh) * 2010-12-03 2012-07-11 富士通株式会社 化合物半导体器件及其制造方法
CN103107091A (zh) * 2011-11-15 2013-05-15 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103137668A (zh) * 2011-11-23 2013-06-05 中国科学院微电子研究所 具有抬升硅化物源漏接触的mosfet及其制造方法
CN104282541A (zh) * 2013-07-06 2015-01-14 中国科学院微电子研究所 一种半导体结构及其制造方法
CN104282568A (zh) * 2013-07-06 2015-01-14 中国科学院微电子研究所 一种半导体结构及其制造方法
US20150364330A1 (en) * 2014-06-11 2015-12-17 Hrl Laboratories Llc Ta based au-free ohmic contacts in advanced aigan/gan based hfets and/or moshfets for power switch applications
CN105679829A (zh) * 2016-01-15 2016-06-15 上海华虹宏力半导体制造有限公司 Mos器件及工艺方法
CN107731753A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
CN106158923A (zh) * 2015-04-17 2016-11-23 北京大学 基于多二维沟道的增强型GaN FinFET
CN108258043A (zh) * 2018-01-11 2018-07-06 北京华碳科技有限责任公司 一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法
CN109950317A (zh) * 2019-03-27 2019-06-28 厦门市三安集成电路有限公司 半导体器件及制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276792A (zh) * 2007-03-30 2008-10-01 富士通株式会社 半导体外延衬底、化合物半导体器件及其制造方法
CN102569377A (zh) * 2010-12-03 2012-07-11 富士通株式会社 化合物半导体器件及其制造方法
CN103107091A (zh) * 2011-11-15 2013-05-15 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103137668A (zh) * 2011-11-23 2013-06-05 中国科学院微电子研究所 具有抬升硅化物源漏接触的mosfet及其制造方法
CN104282541A (zh) * 2013-07-06 2015-01-14 中国科学院微电子研究所 一种半导体结构及其制造方法
CN104282568A (zh) * 2013-07-06 2015-01-14 中国科学院微电子研究所 一种半导体结构及其制造方法
US20150364330A1 (en) * 2014-06-11 2015-12-17 Hrl Laboratories Llc Ta based au-free ohmic contacts in advanced aigan/gan based hfets and/or moshfets for power switch applications
CN105679829A (zh) * 2016-01-15 2016-06-15 上海华虹宏力半导体制造有限公司 Mos器件及工艺方法
CN107731753A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192303A1 (zh) * 2019-03-27 2020-10-01 厦门市三安集成电路有限公司 半导体器件及制作方法

Also Published As

Publication number Publication date
WO2020192303A1 (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
CN105118780B (zh) 一种降低GaN HEMT器件欧姆接触电阻的方法
CN104538449A (zh) 一种石墨烯场效应晶体管结构及其大规模制作工艺
CN108122749A (zh) 一种基于图形化载片的SiC基GaN_HEMT背面工艺
CN110600549B (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
CN108198856A (zh) GaN HEMT器件欧姆接触电极的制作方法、电极及HEMT器件
CN109950317A (zh) 半导体器件及制作方法
CN206907738U (zh) 一种基于离子注入的GaN功率器件
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN109728087A (zh) 基于纳米球掩模的低欧姆接触GaN基高电子迁移率晶体管制备方法
CN106298513B (zh) 一种hbt制造方法
JP2005311029A (ja) 窒化物半導体装置及びその製造方法
CN115642177A (zh) 基于Fin-MESFET栅结构HEMT及其制作方法
CN213716906U (zh) 氮化镓半导体器件
WO2019153431A1 (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
JPS5891640A (ja) 半導体装置の製造方法
JP5835170B2 (ja) 半導体装置の製造方法
CN108364864A (zh) AlGaN/GaN HEMT器件欧姆接触电极的制备方法
CN115498034B (zh) 一种GaN HEMT器件及其制备方法
TWI797513B (zh) 半導體結構及其製作方法
CN115274845B (zh) 一种凹陷式Fin-MESFET栅结构HEMT及制作方法
US6372521B1 (en) Post epitaxial thermal oxidation
JPH10242049A (ja) 半導体装置及びその製造方法
JP2513801B2 (ja) 半導体装置の製造方法
TWI312191B (zh)
TW202115793A (zh) 歐姆合金接觸區密封層

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190628

RJ01 Rejection of invention patent application after publication