CN107026227A - 具有光滑侧壁的垂直led芯片结构的制备方法 - Google Patents
具有光滑侧壁的垂直led芯片结构的制备方法 Download PDFInfo
- Publication number
- CN107026227A CN107026227A CN201610068672.5A CN201610068672A CN107026227A CN 107026227 A CN107026227 A CN 107026227A CN 201610068672 A CN201610068672 A CN 201610068672A CN 107026227 A CN107026227 A CN 107026227A
- Authority
- CN
- China
- Prior art keywords
- side wall
- gan
- preparation
- led chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000005520 cutting process Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 230000004224 protection Effects 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 238000007788 roughening Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 36
- 238000000576 coating method Methods 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 11
- 239000000243 solution Substances 0.000 claims description 9
- 238000005260 corrosion Methods 0.000 claims description 8
- 230000007797 corrosion Effects 0.000 claims description 8
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 229910015844 BCl3 Inorganic materials 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 230000008569 process Effects 0.000 description 10
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种具有光滑侧壁的垂直LED芯片结构及其制备方法,包括:1)提供生长衬底,于生长衬底上依次生长UID-GaN层、N-GaN层、多量子阱层以及P-GaN层;2)于P-GaN层上形成P电极;3)提供键合衬底,将键合衬底与步骤2)得到的结构键合在一起;4)剥离生长衬底;5)去除UID-GaN层,并采用ICP刻蚀工艺去除切割道区域的GaN,同时形成台阶结构;6)于台阶结构的侧壁及切割道区域形成钝化保护层;7)对N-GaN层表面进行表面粗化,形成粗化微结构;8)于表面粗化后的N-GaN层表面制备N电极。本发明的制备方法可以有效地避免在台阶结构的侧壁形成深槽,使得台阶结构的侧壁始终为光滑侧壁,提高了台阶结构侧壁的抗ESD击穿的能力,从而大大提升了垂直LED芯片结构的可靠性。
Description
技术领域
本发明属于半导体照明领域,特别是涉及一种具有光滑侧壁的垂直LED芯片结构及制备方法。
背景技术
相比于传统的GaN基LED正装结构,垂直结构具有散热好,能够承载大电流,发光强度高,耗电量小、寿命长等优点,被广泛应用于通用照明、景观照明、特种照明、汽车照明等领域,成为一代大功率GaN基LED极具潜力的解决方案,正受到业界越来越多的关注和研究。
垂直LED芯片结构通过晶片键合或电镀法,结合激光剥离等工艺,将GaN基外延结构从蓝宝石衬底转移到导热导电性能良好的金属或半导体衬底材料上,形成上下分布的电极结构,使得电流垂直流过整个器件。晶片键合、激光剥离后,利用电感耦合式等离子体(ICP)深刻蚀工艺将芯片切割道的GaN刻蚀干净,同时形成台阶结构,而后用KOH或NaOH溶液对N-GaN层表面进行粗化,并在N-GaN层的粗化表面形成N电极。
然而,现有工艺中,对N-GaN层表面进行粗化时,一般采用芯片正面粗化工艺,该工艺在对N-GaN表面粗化的同时,会在芯片中的台阶结构的侧壁形成深槽,使得所述台阶结构的侧壁容易发生ESD(静电放电)击穿,大大降低了垂直LED芯片结构的可靠性。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种具有光滑侧壁的垂直LED芯片结构及其制备方法,用于解决现有技术中由于台阶结构的侧壁容易形成深槽而导致的垂直LED芯片结构容易发生ESD击穿,可靠性较低的问题。
为实现上述目的及其他相关目的,本发明提供一种具有光滑侧壁的垂直LED芯片结构的制备方法,所述制备方法包括以下步骤:
1)提供生长衬底,于所述生长衬底上依次生长UID-GaN层、N-GaN层、多量子阱层以及P-GaN层;
2)于所述P-GaN层上形成P电极;
3)提供键合衬底,将所述键合衬底与步骤2)得到的结构键合在一起,且所述P电极的表面与所述键合衬底的表面紧密贴合;
4)剥离所述生长衬底;
5)去除所述UID-GaN层,并采用ICP刻蚀工艺去除切割道区域的GaN,同时形成台阶结构;
6)于所述台阶结构的侧壁及切割道区域形成钝化保护层;
7)对所述N-GaN层表面进行表面粗化,形成粗化微结构;
8)于表面粗化后的所述N-GaN层表面制备N电极。
作为本发明的具有光滑侧壁的垂直LED芯片结构的制备方法的一种优选方案,步骤1)中,所述生长衬底为蓝宝石衬底。
作为本发明的具有光滑侧壁的垂直LED芯片结构的制备方法的一种优选方案,步骤2)包括以下步骤:
2-1)于所述P-GaN层表面形成欧姆接触的ITO透明导电膜;
2-2)于所述ITO透明导电膜表面形成反射层,所述反射层包覆所述ITO透明导电膜;
2-3)于所述反射层表面形成金属键合层。
作为本发明的具有光滑侧壁的垂直LED芯片结构的制备方法的一种优选方案,步骤3)中,所述键合衬底包括Si衬底、W/Cu衬底及Mo/Cu衬底中的一种。
作为本发明的具有光滑侧壁的垂直LED芯片结构的制备方法的一种优选方案,步骤4)中,采用激光剥离工艺剥离所述生长衬底。
作为本发明的具有光滑侧壁的垂直LED芯片结构的制备方法的一种优选方案,步骤5)中,采用ICP刻蚀法去除所述UID-GaN层,并采用ICP刻蚀法去除切割道区域的GaN,所述ICP刻蚀法采用的刻蚀气体包括Cl2及BCl3的一种或其混合气体。
作为本发明的具有光滑侧壁的垂直LED芯片结构的制备方法的一种优选方案,步骤6)中,所述钝化保护层为SiO2层。
作为本发明的具有光滑侧壁的垂直LED芯片结构的制备方法的一种优选方案,步骤7)中,采用湿法腐蚀工艺对所述N-GaN层表面进行表面粗化,使N-GaN层表面形成金字塔形粗化微结构。
作为本发明的具有光滑侧壁的垂直LED芯片结构的制备方法的一种优选方案,所述湿法腐蚀工艺采用的腐蚀溶液包括KOH及H3PO4中的一种或其混合溶液。
如上所述,本发明的具有光滑侧壁的垂直LED芯片结构,具有以下有益效果:本发明先在台阶结构的侧壁及切割道区域形成钝化保护层之后,再对所述N-GaN层表面进行表面粗化,可以有效地避免在台阶结构的侧壁形成深槽,使得台阶结构的侧壁始终为光滑侧壁,提高了台阶结构侧壁的抗ESD击穿的能力,从而大大提升了垂直LED芯片结构的可靠性。
附图说明
图1显示为本发明的具有光滑侧壁的垂直LED芯片结构的制备方法的流程示意图。
图2至图11显示为本发明的具有光滑侧壁的垂直LED芯片结构的制备方法各步骤所呈现的结构示意图。
元件标号说明
100 生长衬底
101 UID-GaN层
102 N-GaN层
103 多量子阱层
104 P-GaN层
105 台阶结构
106 P电极
1061 ITO透明导电膜
1062 反射层
1063 金属键合层
107 键合衬底
108 钝化保护层
109 粗化微结构
110 N电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图11。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
请参阅图1,本发明提供一种具有光滑侧壁的垂直LED芯片结构的制备方法,所述制备方法至少包括以下步骤:
1)提供生长衬底,于所述生长衬底上依次生长UID-GaN层、N-GaN层、多量子阱层以及P-GaN层;
2)于所述P-GaN层上形成P电极;
3)提供键合衬底,将所述键合衬底与步骤2)得到的结构键合在一起,且所述P电极的表面与所述键合衬底的表面紧密贴合;
4)剥离所述生长衬底;
5)去除所述UID-GaN层,并采用ICP刻蚀工艺去除切割道区域的GaN,同时形成台阶结构;
6)于所述台阶结构的侧壁及切割道区域形成钝化保护层;
7)对所述N-GaN层表面进行表面粗化,形成粗化微结构;
8)于表面粗化后的所述N-GaN层表面制备N电极。
在步骤1)中,请参阅图1中的S1步骤及图2至图3,提供生长衬底100,于所述生长衬底100上依次生长UID-GaN层101、N-GaN层102、多量子阱层103以及P-GaN层104。
作为示例,所述生长衬底100可以为但不仅限于蓝宝石衬底。
作为示例,采用化学气相沉积工艺制备所述UID-GaN层101、N-GaN层102、多量子阱层103以及P-GaN层104,所述UID-GaN层101作为所述N-GaN层102的缓冲层,可以大大提高GaN发光外延结构的生长质量,从而提高发光二极管的发光效率。
作为示例,在所述生长衬底100表面依次生长所述UID-GaN层101、所述N-GaN层102、所述多量子阱层103以及所述P-GaN层104之前,还包括对所述生长衬底100进行清洗的步骤,以去除所述生长衬底100表面的杂质,如聚合物、灰尘等。
在步骤2)中,请参阅图1中的S2步骤及图4,于所述P-GaN层104上形成P电极106。
作为示例,该步骤包括以下步骤:
2-1)于所述P-GaN层104表面形成欧姆接触的ITO透明导电膜1061作为欧姆接触层;具体的,于所述P-GaN层104表面形成欧姆接触的ITO透明导电膜1061的具体方法为:首先,采用蒸镀工艺于所述P-GaN层104表面沉积一层ITO层;其次,于所述ITO层表面涂覆光刻胶层,采用光刻工艺图形化所述光刻胶层,以定义出所述ITO透明导电膜1061的图形;然后,依据所述图形化的光刻胶层刻蚀所述ITO层以形成所述ITO透明导电膜1061;最后,去除所述光刻胶层;
2-2)于所述ITO透明导电膜1061表面形成反射层1062,所述反射层1062包覆所述ITO透明导电膜1061;具体的,采用蒸镀工艺于所述ITO透明导电膜1061表面沉积所述反射层1062,所述反射层1062可以为但不仅限于Ag反射层;
2-3)于所述反射层1062表面形成金属键合层1063;具体的,采用蒸镀工艺于所述反射层1062表面形成所述金属键合层1063,所述金属键合层1063为金属结构,可以为Cr/Ti/Pt/Ti/Pt/Ti/Pt/Ni/Au金属键合层或Cr/Ti/Pt/Ti/Pt/Ti/Pt/Ni金属键合层。
在步骤3)中,请参阅图1中的S3步骤及图5,提供键合衬底107,将所述键合衬底107与步骤2)得到的结构键合在一起,且所述P电极106的表面与所述键合衬底107的表面紧密贴合。
作为示例,所述键合衬底107包括Si衬底、W/Cu衬底及Mo/Cu衬底中的一种。在本实施例中,所述键合衬底107为W/Cu衬底,由于W/Cu衬底具有较高的导电及导热率,可以大大提高LED芯片的散热效率。
作为示例,所述键合衬底107与步骤2)得到的结构键合在一起之后,所述金属键合层1063的表面与所述键合衬底107的表面紧密贴合。
在步骤4)中,请参阅图1中的S4步骤及图6,剥离所述生长衬底100。
作为示例,可以采用但不仅限于激光剥离工艺剥离所述生长衬底100。
在步骤5)中,请参阅图1中的S5步骤及图7至图8,去除所述UID-GaN层101,并采用ICP(电感耦合式等离子)刻蚀工艺去除切割道区域的GaN,同时形成台阶结构105。
作为示例,采用ICP刻蚀法去除所述UID-GaN层101,如图7所示,并采用ICP刻蚀法去除切割道区域的GaN,同时形成所述台阶结构105,如图8所示,所述ICP刻蚀法采用的刻蚀气体包括Cl2及BCl3的一种或其混合气体。
作为示例,采用ICP刻蚀工艺去除切割道区域的GaN即为采用ICP刻蚀工艺去除切割道区域的所述N-GaN层102、所述多量子阱层103及所述P-GaN层104。
作为示例,所述切割道区域即为图8中所述台阶结构105两侧的区域。
作为示例,采用ICP刻蚀法去除切割道区域的GaN,同时形成所述台阶结构105的具体方法为:首先,在所述N-GaN层102表面涂覆光刻胶层,所述光刻胶层的厚度约为8μm;其次,采用光刻工艺图形化所述光刻胶层,以定义出所述台阶结构105顶部的形状;然后,依据图形化的光刻胶层刻蚀去除位于切割道区域内的所述N-GaN层102、所述多量子阱层103及所述P-GaN层104,保留的所述N-GaN层102、所述多量子阱层103及所述P-GaN层104共同构成所述台阶结构105;最后,去除所述光刻胶层。
在步骤6)中,请参阅图1中的S6步骤及图9,于所述台阶结构105的侧壁及切割道区域形成钝化保护层108。
作为示例,于所述台阶结构105的侧壁及切割道区域形成钝化保护层108的具体方法为:首先,于所述台阶结构105的表面及侧壁侧壁及切割道区域表面沉积所述钝化保护层108;其次,于所述钝化保护层108表面涂覆光刻胶层;再次,采用光刻工艺图形化所述光刻胶层,以定义出所述台阶结构105顶部的形状;然后,依据图形化的光刻胶层采用湿法腐蚀工艺去除位于所述台阶结构105表面的所述钝化保护层108,腐蚀溶液可以为BOE溶液;最后,去除所述光刻胶层。
作为示例,所述钝化保护层108可以为但不仅限于SiO2层;所述钝化保护层108的厚度可以根据实际需要进行设定,优选地,本实施例中,所述钝化保护层108的厚度为3000埃。
在步骤7)中,请参阅图1中的S7步骤及图10,对所述N-GaN层102表面进行表面粗化,形成粗化微结构109。
作为示例,采用湿法腐蚀工艺对所述N-GaN层102表面进行表面粗化,使N-GaN层102表面形成金字塔形粗化微结构109,所述湿法腐蚀工艺采用的腐蚀溶液包括KOH及H3PO4中的一种或其混合溶液。在本实施例中,所述湿法腐蚀工艺采用的腐蚀溶液为H3PO4。
本发明中,先在所述台阶结构105的侧壁及切割道区域形成所述钝化保护层108,而后再对所述N-GaN层102表面进行表面粗化,在对所述N-GaN层102表面进行表面粗化的过程中,所述钝化保护层108会保护所述台阶结构105的侧壁及切割道区域不被腐蚀溶液腐蚀,可以有效地避免在所述台阶结构105的侧壁形成深槽,使得所述台阶结构105的侧壁始终为光滑侧壁,提高了所述台阶结构105的侧壁的抗ESD击穿的能力,从而大大提升了垂直LED芯片结构的可靠性。
在步骤8)中,请参阅图1中的S8步骤及图11,于表面粗化后的所述N-GaN层102表面制备N电极110。
作为示例,采用蒸镀法于所述N-GaN层102表面制备所述N电极110,所述N电极110可以采用Ni/Au层、Al/Ti/Pt/Au层、Ti/Al/Ni/Au层、Cr/Al/Ti/Pt/Au层或Cr/Pt/Au层。
如上所述,本发明提供一种具有光滑侧壁的垂直LED芯片结构的制备方法,所述制备方法包括以下步骤:1)提供生长衬底,于所述生长衬底上依次生长UID-GaN层、N-GaN层、多量子阱层以及P-GaN层;2)于所述P-GaN层上形成P电极;3)提供键合衬底,将所述键合衬底与步骤2)得到的结构键合在一起,且所述P电极的表面与所述键合衬底的表面紧密贴合;4)剥离所述生长衬底;5)去除所述UID-GaN层,并采用ICP刻蚀工艺去除切割道区域的GaN,同时形成台阶结构;6)于所述台阶结构的侧壁及切割道区域形成钝化保护层;7)对所述N-GaN层表面进行表面粗化,形成粗化微结构;8)于表面粗化后的所述N-GaN层表面制备N电极。本发明先在台阶结构的侧壁及切割道区域形成钝化保护层之后,再对所述N-GaN层表面进行表面粗化,可以有效地避免在台阶结构的侧壁形成深槽,使得台阶结构的侧壁始终为光滑侧壁,提高了台阶结构侧壁的抗ESD击穿的能力,从而大大提升了垂直LED芯片结构的可靠性。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种具有光滑侧壁的垂直LED芯片结构的制备方法,其特征在于,所述制备方法包括以下步骤:
1)提供生长衬底,于所述生长衬底上依次生长UID-GaN层、N-GaN层、多量子阱层以及P-GaN层;
2)于所述P-GaN层上形成P电极;
3)提供键合衬底,将所述键合衬底与步骤2)得到的结构键合在一起,且所述P电极的表面与所述键合衬底的表面紧密贴合;
4)剥离所述生长衬底;
5)去除所述UID-GaN层,并采用ICP刻蚀工艺去除切割道区域的GaN,同时形成台阶结构;
6)于所述台阶结构的侧壁及切割道区域形成钝化保护层;
7)对所述N-GaN层表面进行表面粗化,形成粗化微结构;
8)于表面粗化后的所述N-GaN层表面制备N电极。
2.根据权利要求1所述的具有光滑侧壁的垂直LED芯片结构的制备方法,其特征在于:步骤1)中,所述生长衬底为蓝宝石衬底。
3.根据权利要求1所述的具有光滑侧壁的垂直LED芯片结构的制备方法,其特征在于:步骤2)包括以下步骤:
2-1)于所述P-GaN层表面形成欧姆接触的ITO透明导电膜;
2-2)于所述ITO透明导电膜表面形成反射层,所述反射层包覆所述ITO透明导电膜;
2-3)于所述反射层表面形成金属键合层。
4.根据权利要求1所述的具有光滑侧壁的垂直LED芯片结构的制备方法,其特征在于:步骤3)中,所述键合衬底包括Si衬底、W/Cu衬底及Mo/Cu衬底中的一种。
5.根据权利要求1所述的具有光滑侧壁的垂直LED芯片结构的制备方法,其特征在于:步骤4)中,采用激光剥离工艺剥离所述生长衬底。
6.根据权利要求1所述的具有光滑侧壁的垂直LED芯片结构的制备方法,其特征在于:步骤5)中,采用ICP刻蚀法去除所述UID-GaN层,并采用ICP刻蚀法去除切割道区域的GaN,所述ICP刻蚀法采用的刻蚀气体包括Cl2及BCl3的一种或其混合气体。
7.根据权利要求1所述的具有光滑侧壁的垂直LED芯片结构的制备方法,其特征在于:步骤6)中,所述钝化保护层为SiO2层。
8.根据权利要求1所述的具有光滑侧壁的垂直LED芯片结构的制备方法,其特征在于:步骤7)中,采用湿法腐蚀工艺对所述N-GaN层表面进行表面粗化,使N-GaN层表面形成金字塔形粗化微结构。
9.根据权利要求8所述的具有光滑侧壁的垂直LED芯片结构的制备方法,其特征在于:所述湿法腐蚀工艺采用的腐蚀溶液包括KOH及H3PO4中的一种或其混合溶液。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610068672.5A CN107026227A (zh) | 2016-01-29 | 2016-01-29 | 具有光滑侧壁的垂直led芯片结构的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610068672.5A CN107026227A (zh) | 2016-01-29 | 2016-01-29 | 具有光滑侧壁的垂直led芯片结构的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107026227A true CN107026227A (zh) | 2017-08-08 |
Family
ID=59524546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610068672.5A Pending CN107026227A (zh) | 2016-01-29 | 2016-01-29 | 具有光滑侧壁的垂直led芯片结构的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107026227A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108281527A (zh) * | 2018-01-25 | 2018-07-13 | 映瑞光电科技(上海)有限公司 | 一种led芯片的制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101132040A (zh) * | 2006-08-23 | 2008-02-27 | 三星电机株式会社 | 垂直的氮化镓基发光二极管及其制造方法 |
CN105047777A (zh) * | 2015-08-26 | 2015-11-11 | 映瑞光电科技(上海)有限公司 | 具有粗化侧壁的led垂直芯片结构及制备方法 |
-
2016
- 2016-01-29 CN CN201610068672.5A patent/CN107026227A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101132040A (zh) * | 2006-08-23 | 2008-02-27 | 三星电机株式会社 | 垂直的氮化镓基发光二极管及其制造方法 |
CN105047777A (zh) * | 2015-08-26 | 2015-11-11 | 映瑞光电科技(上海)有限公司 | 具有粗化侧壁的led垂直芯片结构及制备方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108281527A (zh) * | 2018-01-25 | 2018-07-13 | 映瑞光电科技(上海)有限公司 | 一种led芯片的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105552180B (zh) | 一种新型高压led的制作方法 | |
TWI353068B (en) | Semiconductor light-emitting element and process f | |
KR101242467B1 (ko) | Led 기판 및 led | |
CN101872813A (zh) | 发光二极管芯片及其制造方法 | |
CN112018223B (zh) | 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法 | |
CN105720140A (zh) | GaN基LED垂直芯片结构及制备方法 | |
WO2012130115A1 (zh) | 一种倒装发光二极管及其制作方法 | |
CN105514230B (zh) | GaN基LED垂直芯片结构及其制备方法 | |
CN104064642B (zh) | 垂直型led的制作方法 | |
CN102723417B (zh) | 便于打线的led芯片及其制备方法 | |
CN104218134B (zh) | 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法 | |
CN103633203A (zh) | 悬空氮化物薄膜led器件及其制备方法 | |
CN110265520A (zh) | 优化电流分布的嵌入式电极结构led芯片及其制备方法 | |
CN102790154A (zh) | 具有ITO表面粗化的GaN基LED芯片的制作方法 | |
CN103137795B (zh) | 一种GaN基发光二极管芯片晶胞的制备方法 | |
CN104868021A (zh) | 倒装led芯片及其制造方法 | |
CN107731975A (zh) | 一种纳米管led及其制作方法 | |
CN107026226A (zh) | 具有反射效果切割道的垂直led芯片结构及其制备方法 | |
CN104795481B (zh) | 发光二极管及其制作方法 | |
TWI446571B (zh) | 發光二極體晶片及其製作方法 | |
CN103811596A (zh) | 一种氮化镓基发光二极管的制备方法 | |
CN108389952A (zh) | 一种无漏电mesa切割道3d通孔超结构led芯片及其制备方法 | |
CN105047777A (zh) | 具有粗化侧壁的led垂直芯片结构及制备方法 | |
CN107026220A (zh) | 垂直led芯片结构及其制备方法 | |
CN105374917A (zh) | 发光二极管及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170808 |
|
RJ01 | Rejection of invention patent application after publication |