CN108231544A - 改善多晶硅台阶侧面金属残留的方法 - Google Patents

改善多晶硅台阶侧面金属残留的方法 Download PDF

Info

Publication number
CN108231544A
CN108231544A CN201810024856.0A CN201810024856A CN108231544A CN 108231544 A CN108231544 A CN 108231544A CN 201810024856 A CN201810024856 A CN 201810024856A CN 108231544 A CN108231544 A CN 108231544A
Authority
CN
China
Prior art keywords
polysilicon
layer
etching
improve
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810024856.0A
Other languages
English (en)
Other versions
CN108231544B (zh
Inventor
张辉
陈正嵘
周颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810024856.0A priority Critical patent/CN108231544B/zh
Publication of CN108231544A publication Critical patent/CN108231544A/zh
Application granted granted Critical
Publication of CN108231544B publication Critical patent/CN108231544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种改善多晶硅台阶侧面金属残留的方法，包括步骤：形成多晶硅层并光刻定义出多晶硅结构的形成区域；进行各向同性的第一次刻蚀；进行各向异性的第二次刻蚀，第二次刻蚀在多晶硅结构的侧面台阶处形成一垂直结构，垂直结构顶部为第一次刻蚀形成的圆弧结构；沉积由常压氧化硅和硼磷硅玻璃的叠加形成的层间膜，层间膜的厚度大于等于多晶硅结构的侧面台阶处的垂直结构的厚度；退火回流，回流后的硼磷硅玻璃在多晶硅结构的侧面台阶处形成一个完全倾斜的结构；形成接触孔的开口；形成金属层并进行金属刻蚀。本发明能使硼磷硅玻璃在所述多晶硅结构的侧面台阶处为完全倾斜的结构，从而能消除在多晶硅结构的侧面台阶处的金属残留。

Description

改善多晶硅台阶侧面金属残留的方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种改善多晶硅台阶侧面金属残留的方法。
背景技术
半导体集成电路中，静电释放(ESD)会对器件产生破坏作用，所以在集成电路的输入输出端需要设置ESD防护电路进行静电保护，现有用于ESD保护电路的器件包括横向扩散金属氧化物半导体(LDMOS)。LDMOS器件包括由多晶硅层组成栅极结构即多晶硅栅，多晶硅栅会在器件的表面形成台阶结构，多晶硅栅的后续工艺中会形成层间膜以及接触孔，接触孔包括将接触区域的层间膜去除形成开口的步骤以及进行金属填充的步骤，在接触孔的金属填充完成之后需要将接触孔区域外的金属层全部去除，但是由于多晶硅栅的台阶结构的存在，容易在多晶硅栅的台阶的侧面处形成金属残留。
如图1A至图1D所示，是现有方法各步骤中的器件结构示意图；现有方法包括如下步骤：
步骤一、如图1A所示，在半导体衬底如硅衬底101的表面依次形成栅氧化层102和多晶硅层103。
步骤二、如图1A所示，形成光刻胶(PR)图形104定义出多晶硅栅1031的形成区域。光刻胶图形104在图1A中还用PR标出。
步骤三、如图1B所示，采用各向异性刻蚀形成多晶硅栅1031。可以看出，多晶硅栅1031的侧面为垂直结构。多晶硅栅单独用标记1031标出。
步骤四、如图1C所示，去除光刻胶图形104，形成层间膜105。层间膜105通常由常压氧化硅(APM)和硼磷硅玻璃(BPSG)叠加而成。所述常压氧化硅采用常压化学气相淀积(Atmosphere Pressure Chemical Vapor Deposition，APCVD)工艺形成。所述硼磷硅玻璃采用亚常压化学气相淀积(Sub-Atmosphere Pressure Chemical Vapor Deposition，SACVD)工艺形成。
BPSG具有能够进行退火回流的特性，形成BPSG之后对BPSG进行退火回流。由于多晶硅栅1031的侧面为垂直结构，BPSG退火回流之后在多晶硅栅1031的侧面台阶处依然会保持陡峭的结构，无法形成一个完全倾斜的侧面。
步骤五、如图1D所示，之后进行接触孔的光刻刻蚀形成接触孔的开口，接触孔的开口会穿过所述层间膜105，在图1D中没有示意出接触孔的形成区域。之后形成金属层将接触孔的开口完全填充，填充工艺包括金属层的沉积和回刻工艺，金属层包括钛和氮化钛的叠层106以及钨107，钨107是填充接触孔的开口的主体结构；回刻工艺要求把接触孔之外的钨107完全去除。但是由图1D所示可知，由于在多晶硅栅1031的侧面台阶处的BPSG具有保持陡峭的结构，使得多晶硅栅1031的侧面台阶处的钨107不容易完全去除从而容易产生钨残留。
发明内容
本发明所要解决的技术问题是提供一种改善多晶硅台阶侧面金属残留的方法，能消除在多晶硅结构的侧面台阶处的金属残留。
为解决上述技术问题，本发明提供的改善多晶硅台阶侧面金属残留的方法包括如下步骤：
步骤一、形成多晶硅层，采用光刻工艺形成光刻胶图形定义出多晶硅结构的形成区域。
步骤二、以所述光刻胶图形为掩膜，采用各向同性刻蚀工艺对所述多晶硅层进行第一次刻蚀，所述第一次刻蚀将部分厚度的所述多晶硅层去除。
步骤三、以所述光刻胶图形为掩膜，采用各向异性刻蚀工艺对所述多晶硅层进行第二次刻蚀。
所述第二次刻蚀将所述第一次刻蚀后剩余厚度的所述多晶硅层去除，由所述第一次刻蚀和所述第二次刻蚀后保留于所述光刻胶图形覆盖区域的所述多晶硅层组成所述多晶硅结构。
由所述第二次刻蚀保持所述多晶硅结构底部覆盖区域和所述光刻胶图形定义相同；所述第二次刻蚀在所述多晶硅结构的侧面台阶处形成一垂直结构，所述第一次刻蚀在所述多晶硅结构的侧面台阶的垂直结构上形成一圆弧结构。
步骤四、沉积层间膜；所述层间膜为常压氧化硅和硼磷硅玻璃的叠加层，所述层间膜的厚度大于等于所述多晶硅结构的侧面台阶处的垂直结构的厚度。
步骤五、对所述硼磷硅玻璃进行退火回流，回流后的所述硼磷硅玻璃在所述多晶硅结构的侧面台阶处形成一个完全倾斜的结构。
步骤六、采用光刻工艺定义出接触孔的形成区域，对所述接触孔的形成区域的所述层间膜进行刻蚀形成所述接触孔的开口。
步骤七、形成金属层，所述金属层将所述接触孔完全填充；进行金属层的刻蚀将所述接触孔区域外的所述金属层全部去除，利用所述硼磷硅玻璃在所述多晶硅结构的侧面台阶处为完全倾斜的特征消除在所述多晶硅结构的侧面台阶处的金属残留。
进一步的改进是，所述多晶硅结构为多晶硅栅。
进一步的改进是，所述多晶硅栅为ESD产品的多晶硅栅。
进一步的改进是，所述ESD产品为LDMOS器件。
进一步的改进是，步骤四中所述层间膜的厚度小于所述多晶硅层的厚度。
进一步的改进是，步骤一中所述多晶硅层的厚度为
进一步的改进是，步骤二中所述第一次刻蚀的厚度为
进一步的改进是，步骤四中所述常压氧化硅的厚度为所述硼磷硅玻璃的厚度为
进一步的改进是，步骤七中所述金属层的材料为钨。
进一步的改进是，所述金属层的刻蚀采用干法刻蚀。
进一步的改进是，步骤一中所述多晶硅层形成于半导体衬底表面。
进一步的改进是，在所述半导体衬底表面形成由栅氧化层，所述多晶硅层叠加在所述栅氧化层表面。
进一步的改进是，所述常压氧化硅采用APCVD工艺形成。
进一步的改进是，所述硼磷硅玻璃采用SACVD工艺形成。
进一步的改进是，步骤七中所述金属层还包括钛和氮化钛的叠加层，所述金属层的钨形成在所述钛和氮化钛的叠加层上。
本发明对多晶硅层的刻蚀工艺进行了改进，将刻蚀工艺分成了由具有各向同性的第一次刻蚀和具有各向异性的第二次刻蚀组成，利用第二次刻蚀的各向异性的特点能够保持形成的多晶硅结构和光刻胶图形的定义区域大小相符；而第一次刻蚀则能够减少多晶硅结构的侧面台阶处具有垂直结构的厚度并在垂直结构上形成一圆弧结构的侧面；所以本发明能够很好的减少台阶处的垂直结构，之后在结合层间膜的工艺，利用层间膜的厚度大于等于多晶硅结构的侧面台阶处的垂直结构的厚度的特性，能够消除多晶硅结构的侧面台阶处的垂直结构对层间膜的侧面的形貌的影响，这样通过对层间膜的硼磷硅玻璃进行退火回流后能够在多晶硅结构的侧面台阶处形成一个完全倾斜的层间膜侧面结构，从而能消除在多晶硅结构的侧面台阶处的金属残留。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有方法各步骤中的器件结构示意图；
图2是本发明实施例改善多晶硅台阶侧面金属残留的方法的流程图；
图3A-图3E是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例改善多晶硅台阶侧面金属残留的方法的流程图；如图3A至图3E所示，是本发明实施例方法各步骤中的器件结构示意图，本发明实施例改善多晶硅台阶侧面金属残留的方法包括如下步骤：
步骤一、如图3A所示，形成多晶硅层3，采用光刻工艺形成光刻胶图形4定义出多晶硅结构31的形成区域。光刻胶图形4在图3A中还用PR标出。
本发明实施例方法中，步骤一中所述多晶硅层3形成于半导体衬底如硅衬底1表面。在所述半导体衬底1表面形成由栅氧化层2，所述多晶硅层3叠加在所述栅氧化层2表面。所述多晶硅结构31为多晶硅栅。
较佳为，所述多晶硅栅为ESD产品的多晶硅栅。所述ESD产品为LDMOS器件。所述多晶硅层3的厚度为
步骤二、如图3B所示，以所述光刻胶图形4为掩膜，采用各向同性刻蚀工艺对所述多晶硅层3进行第一次刻蚀，所述第一次刻蚀将部分厚度的所述多晶硅层3去除。可以看出，第一次刻蚀能够在光刻胶图形4的边缘底部形成由圆弧形结构的侧面。
较佳为，所述第一次刻蚀的厚度为
步骤三、如图3C所示，以所述光刻胶图形4为掩膜，采用各向异性刻蚀工艺对所述多晶硅层3进行第二次刻蚀。
所述第二次刻蚀将所述第一次刻蚀后剩余厚度的所述多晶硅层3去除，由所述第一次刻蚀和所述第二次刻蚀后保留于所述光刻胶图形4覆盖区域的所述多晶硅层3组成所述多晶硅结构31。多晶硅结构单独用标记31表示。
由所述第二次刻蚀保持所述多晶硅结构31底部覆盖区域和所述光刻胶图形4定义相同；所述第二次刻蚀在所述多晶硅结构31的侧面台阶处形成一垂直结构，所述第一次刻蚀在所述多晶硅结构31的侧面台阶的垂直结构上形成一圆弧结构。
步骤四、如图3D所示，沉积层间膜5；所述层间膜5为常压氧化硅和硼磷硅玻璃的叠加层，所述层间膜5的厚度大于等于所述多晶硅结构31的侧面台阶处的垂直结构的厚度，这样能够消除所述多晶硅结构31的侧面台阶处的垂直结构对所述层间膜5的侧面的影响，防止所述层间膜5在所述多晶硅结构31的侧面台阶处的垂直结构的侧面的影响下形成陡峭的侧面。
所述层间膜5的厚度还小于所述多晶硅层3的厚度。
较佳为，所述常压氧化硅的厚度为所述硼磷硅玻璃的厚度为
所述常压氧化硅采用APCVD工艺形成。
所述硼磷硅玻璃采用SACVD工艺形成。
步骤五、如图3D所示，对所述硼磷硅玻璃进行退火回流，回流后的所述硼磷硅玻璃在所述多晶硅结构31的侧面台阶处形成一个完全倾斜的结构。
步骤六、采用光刻工艺定义出接触孔的形成区域，对所述接触孔的形成区域的所述层间膜5进行刻蚀形成所述接触孔的开口。
步骤七、如图3E所示，形成金属层，所述金属层将所述接触孔完全填充；进行金属层的刻蚀将所述接触孔区域外的所述金属层全部去除，利用所述硼磷硅玻璃在所述多晶硅结构31的侧面台阶处为完全倾斜的特征消除在所述多晶硅结构31的侧面台阶处的金属残留。
所述金属层的材料为钨。较佳为，所述金属层还包括钛和氮化钛的叠加层6，所述金属层的钨形成在所述钛和氮化钛的叠加层上。所述金属层的刻蚀采用干法刻蚀。
本发明实施例方法对多晶硅层3的刻蚀工艺进行了改进，将刻蚀工艺分成了由具有各向同性的第一次刻蚀和具有各向异性的第二次刻蚀组成，利用第二次刻蚀的各向异性的特点能够保持形成的多晶硅结构31和光刻胶图形4的定义区域大小相符；而第一次刻蚀则能够减少多晶硅结构31的侧面台阶处具有垂直结构的厚度并在垂直结构上形成一圆弧结构的侧面；所以本发明实施例方法能够很好的减少台阶处的垂直结构，之后在结合层间膜5的工艺，利用层间膜5的厚度大于等于多晶硅结构31的侧面台阶处的垂直结构的厚度的特性，能够消除多晶硅结构31的侧面台阶处的垂直结构对层间膜5的侧面的形貌的影响，这样通过对层间膜5的硼磷硅玻璃进行退火回流后能够在多晶硅结构31的侧面台阶处形成一个完全倾斜的层间膜5侧面结构，从而能消除在多晶硅结构31的侧面台阶处的金属残留。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种改善多晶硅台阶侧面金属残留的方法，其特征在于，包括如下步骤：
步骤一、形成多晶硅层，采用光刻工艺形成光刻胶图形定义出多晶硅结构的形成区域；
步骤二、以所述光刻胶图形为掩膜，采用各向同性刻蚀工艺对所述多晶硅层进行第一次刻蚀，所述第一次刻蚀将部分厚度的所述多晶硅层去除；
步骤三、以所述光刻胶图形为掩膜，采用各向异性刻蚀工艺对所述多晶硅层进行第二次刻蚀；
所述第二次刻蚀将所述第一次刻蚀后剩余厚度的所述多晶硅层去除，由所述第一次刻蚀和所述第二次刻蚀后保留于所述光刻胶图形覆盖区域的所述多晶硅层组成所述多晶硅结构；
由所述第二次刻蚀保持所述多晶硅结构底部覆盖区域和所述光刻胶图形定义相同；所述第二次刻蚀在所述多晶硅结构的侧面台阶处形成一垂直结构，所述第一次刻蚀在所述多晶硅结构的侧面台阶的垂直结构上形成一圆弧结构；
步骤四、沉积层间膜；所述层间膜为常压氧化硅和硼磷硅玻璃的叠加层，所述层间膜的厚度大于等于所述多晶硅结构的侧面台阶处的垂直结构的厚度；
步骤五、对所述硼磷硅玻璃进行退火回流，回流后的所述硼磷硅玻璃在所述多晶硅结构的侧面台阶处形成一个完全倾斜的结构；
步骤六、采用光刻工艺定义出接触孔的形成区域，对所述接触孔的形成区域的所述层间膜进行刻蚀形成所述接触孔的开口；
步骤七、形成金属层，所述金属层将所述接触孔完全填充；进行金属层的刻蚀将所述接触孔区域外的所述金属层全部去除，利用所述硼磷硅玻璃在所述多晶硅结构的侧面台阶处为完全倾斜的特征消除在所述多晶硅结构的侧面台阶处的金属残留。
2.如权利要求1所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：所述多晶硅结构为多晶硅栅。
3.如权利要求2所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：所述多晶硅栅为ESD产品的多晶硅栅。
4.如权利要求3所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：所述ESD产品为LDMOS器件。
5.如权利要求1所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：步骤四中所述层间膜的厚度小于所述多晶硅层的厚度。
6.如权利要求5所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：步骤一中所述多晶硅层的厚度为
7.如权利要求6所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：步骤二中所述第一次刻蚀的厚度为
8.如权利要求6所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：步骤四中所述常压氧化硅的厚度为所述硼磷硅玻璃的厚度为
9.如权利要求1所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：步骤七中所述金属层的材料为钨。
10.如权利要求9所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：所述金属层的刻蚀采用干法刻蚀。
11.如权利要求2所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：步骤一中所述多晶硅层形成于半导体衬底表面。
12.如权利要求11所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：在所述半导体衬底表面形成由栅氧化层，所述多晶硅层叠加在所述栅氧化层表面。
13.如权利要求1所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：所述常压氧化硅采用APCVD工艺形成。
14.如权利要求1所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：所述硼磷硅玻璃采用SACVD工艺形成。
15.如权利要求9所述的改善多晶硅台阶侧面金属残留的方法，其特征在于：步骤七中所述金属层还包括钛和氮化钛的叠加层，所述金属层的钨形成在所述钛和氮化钛的叠加层上。
CN201810024856.0A 2018-01-11 2018-01-11 改善多晶硅台阶侧面金属残留的方法 Active CN108231544B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810024856.0A CN108231544B (zh) 2018-01-11 2018-01-11 改善多晶硅台阶侧面金属残留的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810024856.0A CN108231544B (zh) 2018-01-11 2018-01-11 改善多晶硅台阶侧面金属残留的方法

Publications (2)

Publication Number Publication Date
CN108231544A true CN108231544A (zh) 2018-06-29
CN108231544B CN108231544B (zh) 2020-06-09

Family

ID=62640866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810024856.0A Active CN108231544B (zh) 2018-01-11 2018-01-11 改善多晶硅台阶侧面金属残留的方法

Country Status (1)

Country Link
CN (1) CN108231544B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148280A (zh) * 2018-07-11 2019-01-04 上海华虹宏力半导体制造有限公司 改善多晶硅台阶侧面金属残留的方法
CN110571148A (zh) * 2019-07-18 2019-12-13 珠海格力电器股份有限公司 功率半导体器件的加工方法及功率半导体器件
CN114429900A (zh) * 2022-01-10 2022-05-03 上海华虹宏力半导体制造有限公司 一种半导体结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278151B1 (en) * 1997-06-17 2001-08-21 Nec Corporation Semiconductor device having wiring detour around step
US20140273371A1 (en) * 2011-10-28 2014-09-18 United Microelectronics Corp. Method for fabricating semiconductor device
CN104347422A (zh) * 2013-08-09 2015-02-11 上海华虹宏力半导体制造有限公司 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN106252218A (zh) * 2016-09-30 2016-12-21 上海华虹宏力半导体制造有限公司 沟槽型mosfet栅极刻蚀工艺方法
CN106783901A (zh) * 2016-12-05 2017-05-31 武汉新芯集成电路制造有限公司 背照式传感器的制造方法及版图结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278151B1 (en) * 1997-06-17 2001-08-21 Nec Corporation Semiconductor device having wiring detour around step
US20140273371A1 (en) * 2011-10-28 2014-09-18 United Microelectronics Corp. Method for fabricating semiconductor device
CN104347422A (zh) * 2013-08-09 2015-02-11 上海华虹宏力半导体制造有限公司 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN106252218A (zh) * 2016-09-30 2016-12-21 上海华虹宏力半导体制造有限公司 沟槽型mosfet栅极刻蚀工艺方法
CN106783901A (zh) * 2016-12-05 2017-05-31 武汉新芯集成电路制造有限公司 背照式传感器的制造方法及版图结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148280A (zh) * 2018-07-11 2019-01-04 上海华虹宏力半导体制造有限公司 改善多晶硅台阶侧面金属残留的方法
CN110571148A (zh) * 2019-07-18 2019-12-13 珠海格力电器股份有限公司 功率半导体器件的加工方法及功率半导体器件
CN110571148B (zh) * 2019-07-18 2021-01-12 珠海格力电器股份有限公司 功率半导体器件的加工方法及功率半导体器件
CN114429900A (zh) * 2022-01-10 2022-05-03 上海华虹宏力半导体制造有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
CN108231544B (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
CN105336571B (zh) 自对准多重图形掩膜的形成方法
CN108231585A (zh) 半导体装置的形成方法
CN106252411A (zh) 半导体器件结构的结构和形成方法
CN107680953A (zh) 金属内连线的互连结构及其形成方法、半导体器件
CN108231544A (zh) 改善多晶硅台阶侧面金属残留的方法
CN105336609B (zh) 一种FinFET器件及其制造方法、电子装置
JP2000077625A5 (zh)
CN108389831A (zh) 层间介质层的填充方法
TW563228B (en) Method of making a ferroelectric memory transistor
CN101630655A (zh) 形成浅沟槽隔离的方法
CN101202232B (zh) 半导体器件的形成方法及半导体器件
CN106409833B (zh) 嵌入式闪存的隔离方法和制备方法
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
CN108666263A (zh) 接触孔的制造方法
CN108231543A (zh) 改善多晶硅台阶侧面金属残留的方法
CN109148280A (zh) 改善多晶硅台阶侧面金属残留的方法
CN105097516B (zh) 一种FinFET器件及其制造方法、电子装置
CN109637979A (zh) 栅极的制造方法
KR101096215B1 (ko) 매립 게이트를 갖는 반도체 소자 제조 방법
CN102479695B (zh) 提高金属栅化学机械平坦化工艺均匀性的方法
CN109037054A (zh) 栅极侧墙的制造方法
TW200424761A (en) Hardmask with high selectivity for IR barriers for ferroelectric capacitor manufacturing
CN108389897A (zh) 栅极侧墙及其形成方法
TW201448117A (zh) 使用間隔物蝕刻溝槽形成柵欄導體
CN207409478U (zh) 金属内连线的互连结构及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant