CN108231585A - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN108231585A
CN108231585A CN201710422448.6A CN201710422448A CN108231585A CN 108231585 A CN108231585 A CN 108231585A CN 201710422448 A CN201710422448 A CN 201710422448A CN 108231585 A CN108231585 A CN 108231585A
Authority
CN
China
Prior art keywords
layer
seed layer
sublayer
fin
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710422448.6A
Other languages
English (en)
Other versions
CN108231585B (zh
Inventor
王喻生
洪奇成
李家庆
吴仲强
苏庆煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108231585A publication Critical patent/CN108231585A/zh
Application granted granted Critical
Publication of CN108231585B publication Critical patent/CN108231585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半导体装置的形成方法包括：形成自基板凸起的第一半导体鳍状物，以及形成栅极堆叠于第一半导体鳍状物上。形成栅极堆叠的步骤包括：沉积栅极介电层于第一半导体鳍状物上，沉积第一籽晶层于栅极介电层上，沉积第二籽晶层于第一籽晶层上，其中第二籽晶层的结构与第一籽晶层的结构不同，以及沉积导电层于第二籽晶层上，其中第一籽晶层、第二籽晶层、与导电层包含相同的导电材料。方法亦包括形成与栅极堆叠相邻的源极与漏极区。

Description

半导体装置的形成方法
技术领域
本公开实施例涉及半导体装置，更特别涉及籽晶层与其形成方法。
背景技术
半导体装置已用于大量的电子装置中，比如电脑、手机、与其他装置。半导体装置包含形成于半导体晶片上的集成电路，其形成方法为沉积许多种类材料的薄膜于半导体晶片上，并图案化这些材料的薄膜以形成集成电路。集成电路包含场效晶体管如金属氧化物半导体晶体管。
半导体产业的目标为持续缩小个别场效晶体管的尺寸，并持续增加个别场效晶体管的速度。为达上述目标，已研究与实施鳍状场效晶体管或多栅极晶体管。然而鳍状场效晶体管其新颖的装置结构与持续缩小的尺寸面临新的挑战。
发明内容
本公开一实施例提供的半导体装置的形成方法，包括：形成自基板凸起的第一半导体鳍状物；形成栅极堆叠于第一半导体鳍状物上，其中形成栅极堆叠的步骤包括：沉积栅极介电层于第一半导体鳍状物上；沉积第一籽晶层于栅极介电层上；沉积第二籽晶层于第一籽晶层上，其中第二籽晶层的结构与第一籽晶层的结构不同；以及沉积导电层于第二籽晶层上，其中第一籽晶层、第二籽晶层、与导电层包含相同的导电材料；以及形成与栅极堆叠相邻的源极与漏极区。
附图说明
图1至图18是一些实施例中，形成鳍状场效晶体管的中间阶段的剖视图与透视图。
附图标记说明：
A-A 线段
20 基板
20B 下表面
22 浅沟槽隔离区
22A、24A 上表面
24 半导体带
24' 凸起的鳍状物
30 虚置栅极堆叠
32 虚置栅极介电物
34虚置栅极
36、82 硬掩模层
38 栅极间隔物
40 凹陷
42 外延区
42A 较下部分
42B 较上部分
46、84 层间介电物
46A 部分
47 开口
48 源极/漏极硅化物区
50、86 接点插塞
54 界面层
56 高介电常数介电层
58 栅极介电物
62 盖层
64 牺牲层
66 功函数层
67 回蚀刻
68 阻挡层
70 籽晶层
72 第一子层
74 第二子层
76 基体金属
80 置换栅极堆叠
88 蚀刻停止层
100 晶片
100A 主要表面
具体实施方式
下述内容提供的不同实施例或实例可实施本公开的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。
此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
多种实施例提供鳍状场效晶体管与其形成方法。一些实施例说明形成鳍状场效晶体管的中间阶段。特别的是，此处所述的多层籽晶层的形成方法，为栅极堆叠的形成方法的一部分。多层籽晶层包含结晶层与非晶层。本领域技术人员应理解其他调整属于其他实施例的范畴。虽然实施例中的方法以特定顺序说明，但多种其他实施例的方法可以任何逻辑性的顺序进行，且可比下述说明的方法具有更少或更多的步骤。在多种附图与实施例中，类似标号将用以标示类似单元。在下述实施例中，鳍状场效晶体管的形成方法是用以解释本公开实施例。然而平面晶体管亦可采用本公开实施例的概念。
图1是初始结构的透视图。初始结构包含晶片100，其还包括基板20。基板20可为半导体基板如基体半导体、绝缘层上半导体基板、或类似物，且可掺杂(比如p型或n型掺质)或未掺杂。基板20可为晶片如硅晶片。一般而言，绝缘层上半导体基板为半导体材料层形成于绝缘层上。举例来说，绝缘层可为埋置氧化物层、氧化硅层、或类似物。绝缘层可形成于基板上。基板一般为硅基板或玻璃基板，但亦可为其他基板如多层或组成渐变基板。在一些实施例中，基板20的半导体材料可包含硅或锗；半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；半导体合金如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或上述的组合。隔离区如浅沟槽隔离区22可自基板20的上表面延伸至基板20中，其中基板20的上表面为晶片100的主要表面100A。位于相邻的浅沟槽隔离区22之间的部分基板20，可称作半导体带24。在一些实施例中，半导体带24的上表面与浅沟槽隔离区22的上表面实质上可彼此齐平。
浅沟槽隔离区22可为氧化物如氧化硅、氮化物、类似物、或上述的组合。浅沟槽隔离区22的形成方法可为高密度等离子体化学气相沉积、可流动的化学气相沉积(在远端等离子体系统中沉积化学气相沉积为主的材料，并在沉积后硬化材料使其转换成另一材料如氧化物)、旋转涂布工艺、顺应性的氧化物工艺、类似方法、或上述的组合。在其他实施例中，可采用任何可行工艺形成其他的绝缘材料。浅沟槽隔离区22可包含衬垫氧化物(未图示)。衬垫氧化物可为热氧化基板20的表面层所形成的热氧化物。衬垫氧化物亦可为沉积的氧化硅，其形成方法可为原子层沉积、高密度等离子体化学气相沉积、或化学气相沉积。浅沟槽隔离区22亦可包含介电材料于衬垫氧化物上，其中介电材料的形成方法可为可流动的化学气相沉积、旋转涂布、或类似方法。
如图2所示，使浅沟槽隔离区22凹陷，因此半导体带24的顶部凸起高于浅沟槽隔离区22的上表面，以形成凸起的鳍状物24'。蚀刻可采用干蚀刻工艺，其蚀刻气体采用NF3与NH3。在蚀刻工艺中，可产生等离子体。氩气亦可包含于蚀刻工艺中。在本公开其他实施例中，使浅沟槽隔离区22凹陷化的方法采用湿蚀刻工艺。举例来说，湿蚀刻工艺的蚀刻化学品可包含稀释的HF。
图1与图2所示的工艺，仅为可形成半导体带24与凸起的鳍状物24'的一例。在一些实施例中，可形成介电层于基板20的上表面上；蚀穿介电层以形成沟槽；外延成长同质外延结构于沟槽中；以及使介电层凹陷，让同质外延结构自介电层凸起以形成凸起的鳍状物。在一些实施例中，异质外延结构可用于半导体鳍状物24。举例来说，图1中的半导体鳍状物24可凹陷，并在凹陷处外延成长不同于半导体带24的材料。
如图3所示，形成虚置栅极堆叠30于凸起的鳍状物24'的上表面与侧壁上。虚置栅极堆叠30可包含虚置栅极介电物32与其上的虚置栅极34。举例来说，虚置栅极介电物32可为氧化硅、氮化硅、上述的组合、或类似物，且其形成方法可依据可行技术如沉积或热成长。虚置栅极34可为导电材廖如多晶硅、多晶硅锗、金属氮化物、金属硅化物、金属氧化物、金属、或类似物。在一实施例中，沉积非晶硅后使其再结晶，以产生多晶硅。虚置栅极34的沉积方法可为物理气相沉积、化学气相沉积、溅镀沉积、或本技术领域中用以沉积导电材料的其他已知技术。虚置栅极34可由其他材料组成，其与隔离区之间具有高蚀刻选择性。在一些例子中，虚置栅极34可沉积于虚置栅极介电物32上，接着平坦化虚置栅极34，且平坦化步骤可为化学机械研磨。虚置栅极堆叠30亦可包含一或多个硬掩模层36于虚置栅极34上。硬掩模层36的组成可为氮化硅、氮氧化硅、氮碳化硅、或类似物。虚置栅极堆叠30亦可横越一或多个凸起的鳍状物24'及/或浅沟槽隔离区22。虚置栅极堆叠30亦可包含纵向，其实质上垂直于凸起的鳍状物24'的纵向。
接着形成栅极间隔物38于虚置栅极堆叠30的侧壁上。在本公开一些实施例中，栅极间隔物38的组成为介电材料如氮氧碳化硅、氮化硅、或类似物，且可具有介电层的单层结构或多层结构。
接着进行蚀刻步骤(又称作源极/漏极凹陷化)，以蚀刻虚置栅极堆叠30与栅极间隔物38未覆盖的部分的凸起的鳍状物24'，即形成图4所示的结构。上述凹陷化步骤可为非等向蚀刻，因此可保护直接位于虚置栅极堆叠30与栅极间隔物38下的部分鳍状物24'免于蚀刻。在一些实施例中，凹陷的半导体带24的上表面24A可低于浅沟槽隔离区22的上表面22A。凹陷40对应地形成于浅沟槽隔离区22之间。凹陷40位于虚置栅极堆叠30的相反两侧上。
接着选择性成长半导体材料于凹陷40中以形成外延区42(源极/漏极区)，如图5所示的结构。在一些实施例中，一些相邻的外延区42将成长在一起以形成合并的外延结构。在一些实施例中，外延区42包含硅锗或硅。在外延时可临场掺杂p型或n型杂质，端视鳍状场效晶体管为p型或n型的鳍状场效晶体管而定。举例来说，当鳍状场效晶体管为p型鳍状场效晶体管时，外延区42可包含SiGe、SiGeB、Ge、GeSn、或类似物。在一些实施例中，n型的鳍状场效晶体管的外延区42可包含硅、SiC、SiCP、SiP、或类似物。在本公开其他实施例中，外延区42包含III-V族半导体化合物如GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP、上述的组合、或上述的多层结构。在外延区42填入凹陷40后，可进一步外延成长外延区42，使其横向延伸并可形成晶面。
在外延步骤后，可进一步注入p型或n型杂质至外延区42以形成源极与漏极区。在本公开其他实施例中，在外延时临场掺杂p型或n型杂质以形成外延区42，因此可省略此注入步骤。外延区42包含形成于浅沟槽隔离区22中的较下部分42A，以及形成于浅沟槽隔离区22的上表面22A上的较上部分42B。较下部分42A的侧壁形状即凹陷40的形状(见图4)，其可为实质上平直的边缘，亦可为实质上垂直的边缘(即实质上垂直于基板20的主要表面如下表面20B)。
图6是形成层间介电物46后的结构剖视图。在本公开一些实施例中，在形成层间介电物46之前，先形成缓冲氧化物层(未图示)与接点蚀刻停止层(未图示)于外延区42(如源极与漏极区)上。缓冲氧化物层的组成可为氧化硅，且接点蚀刻停止层的组成可为氮化硅、氮碳化硅、或类似物。缓冲氧化物层与接点蚀刻停止层的形成方法可采用顺应性的沉积方法如原子层沉积。层间介电物46可包含介电材料，其形成方法可为可流动的化学气相沉积、旋转涂布、化学气相沉积、等离子体增强化学气相沉积、或其他沉积方法。层间介电物46的组成可为磷硅酸盐玻璃、硼硅酸盐玻璃、掺杂硼的磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、四乙氧硅烷的氧化物、或类似物。可进行化学机械研磨使层间介电物46、虚置栅极堆叠30、与栅极间隔物38的上表面彼此齐平。
在后续步骤中，移除层间介电物46的部分46A以形成接点开口。接着形成源极/漏极硅化物区48(见图7A)于外延区42的表面上。上述结构的形成工艺包含沉积金属层至接点开口中，并进行回火使金属层与外延区42其露出的表面部分反应，以形成源极/漏极硅化物区48。在一些实施例中，移除金属层的未反应部分。在其他实施例中，可保留金属层的未反应部分。接着可将导电材料如钨填入接点开口中，以形成接点插塞50，如图7A所示。
图7A中的结构其剖视图如图7B所示，此剖视图沿着图7A中含有线段A-A的垂直平面。接着可将含有硬掩模层36、虚置栅极34、与虚置栅极介电物32的虚置栅极堆叠30，置换为金属栅极与栅极介电物，如图8至图18所示。图8至图18中的剖视图沿着图7A中含有线段A-A的相同垂直平面。在图8至图18中，浅沟槽隔离区22的上表面22A以虚线标示，而沟道区中凸起的鳍状物24'延伸高于上表面22A。
接着移除图7A与图7B中虚置栅极堆叠30的硬掩模层36、虚置栅极34、与虚置栅极介电物32，以形成图8中的开口47。开口47露出凸起的鳍状物24'的上表面与侧壁。在一些实施例中，以非等向的干蚀刻工艺移除虚置栅极堆叠30。举例来说，蚀刻工艺可包含干蚀刻工艺，其采用的反应气体可选择性地蚀刻虚置栅极堆叠30而不蚀刻层间介电物46或栅极间隔物38。在一些例子中，当蚀刻虚置栅极34时，虚置栅极介电物32可作为蚀刻停止层。
接着如图9所示，栅极介电物58形成以延伸至开口47中。在一些实施例中，栅极介电物58包含超过一个介电层。在一例中，图9至图18所示的栅极介电物58包含界面层54作为较下部分。界面层54形成于凸起的鳍状物24'其露出的表面上。界面层可包含氧化物层如氧化硅层，其形成方法可为热氧化凸起的鳍状物24'、化学氧化工艺、或沉积工艺。在一些例子中，界面层54可包含氮化硅层。一些例子中的界面层54可包含一或多层的氧化硅、氮化硅、或另一材料。栅极介电物58亦可包含高介电常数介电层56于界面层54上。高介电常数介电层56可包含下述金属的氧化物或硅酸盐：Hf、Al、Zr、La、Mg、Ba、Ti、Pb、或上述的组合。高介电常数介电材料的介电常数高于3.9，可高于7.0，且在一些例子中可高达21.0或更高。高介电常数介电层56位于界面层54上，且可接触界面层54。高介电常数介电层56可为顺应性的层状物，且延伸至凸起的鳍状物24'的侧壁上以及栅极间隔物38的上表面与侧壁上。在一些实施例中，高介电常数介电层56的形成方法可包含分子束外延、原子层沉积、等离子体增强化学气相沉积、或类似方法。
如图10所示，沉积盖层62，其可采用顺应性的沉积方法如原子层沉积或化学气相沉积。在一些实施例中，盖层62的厚度可介于约至约之间。盖层62延伸至开口47中，且一些部分的盖层62可延伸于层间介电物46上。盖层62包含至少一层，且可包含不同材料组成的多层。在一例中，盖层62中的层状物的特定材料，其选择可依个别的鳍状场效晶体管为n型或p型而定。盖层62可包含一或多种材料如TiAl、TiN、TiAlN、掺杂硅的TiN、TaN、或另一材料。
在沉积盖层62后，可形成牺牲层64以填入开口47的剩余部分。在一些实施例中，牺牲层64的组成为光致抗蚀剂。在其他实施例中，牺牲层64的组成是不同于下方的高介电常数介电层56或盖层62的另一材料。举例来说，牺牲层64的组成可为氧化硅、氮化硅、碳化硅、或类似物。牺牲层64可具有实质上平坦的上表面，比如以旋转涂布法形成光致抗蚀剂组成的牺牲层64。在一些例子中，可进行平坦化步骤如化学机械研磨以平坦化牺牲层64的上表面。
如图11所示，对牺牲层64进行回蚀刻67。回蚀刻67可包含干蚀刻及/或湿蚀刻，且可为等向或非等向。在一些实施例中，回蚀刻67采用的蚀刻品倾向攻击高介电常数介电层56上的盖层62与牺牲层64。
图11显示蚀刻的中间步骤，回蚀刻牺牲层64以露出盖层62。接着如图12所示，持续回蚀刻以蚀刻牺牲层64与盖层62。如此一来，将露出高介电常数介电层56。在一些实施例中，高介电常数介电层56作为蚀刻的蚀刻停止层，且未蚀刻或仅少量蚀刻高介电常数介电层56其露出的水平部分。因此高介电常数介电层56可保护其下方的结构，比如栅极间隔物38、层间介电物46、与接点插塞50。
图13显示回蚀刻完成后的结构。由于回蚀刻中的蚀刻品攻击牺牲层64与盖层62，因此可降低牺牲64与盖层62的上表面。应理解的是，牺牲层64与盖层62的蚀刻速率可能不同，这将使保留的牺牲层64的上表面高于或低于保留的盖层62的顶部边缘。在一些例子中，保留的盖层62其高度H1可介于约至约之间。
在完成回蚀刻后，移除牺牲层64的保留部分，以保留开口47。举例来说，移除牺牲层64的方法可采用湿蚀刻工艺或灰化工艺。接着可形成功函数层66于开口47中，如图14所示。接着可形成功函数层66于开口47中，如图14所示。功函数层66的材料可适用于个别鳍状场效晶体管的种类，且其于金属栅极中的位置可让功函数层66的功函数影响或决定个别鳍状场效晶体管的功函数。举例来说，当鳍状场效晶体管为n型鳍状场效晶体管，功函数金属可具有较低的功函数。当鳍状场效晶体管为p型鳍状场效晶体管，功函数金属可具有较高的功函数。在一些实施例中，当鳍状场效晶体管为n型鳍状场效晶体管时，功函数层66可包含TiAl。当鳍状场效晶体管为p型鳍状场效晶体管时，功函数层66可包含TiN。除了TiAl与TiN，其他实施例的功函数层66可包含其他材料，比如Ti、TiAlN、TaC、TaCN、TaSiN、TaN、上述的组合、或其他材料。在一些实施例中，功函数层66包含不同材料的多层。功函数层66的形成方法可采用物理气相沉积、原子层沉积、化学气相沉积、或类似方法。在一些例子中，功函数层66的厚度可介于约至约之间，比如约
接着可形成阻挡层68于功函数层66上，如图14所示。阻挡层68的材料可为Ti、TiAl、TiN、TiAlN、TaAlN、TaN、上述的组合、或其他材料。在一些例子中，阻挡层68可为TiN层，其厚度介于约至约之间，比如约在一些实施例中，阻挡层68包含不同材料的多层。阻挡层68的形成方法可为物理气相沉积、原子层沉积、化学气相沉积、或类似方法。
接着可形成籽晶层70于阻挡层68上。籽晶层70可提供改良的界面于阻挡层68及后续沉积的导电材料(如基体金属76)之间。举例来说，籽晶层70可提供成核位点以用于沉积基体金属76。在一些实施例中，籽晶层70包含多层。在例示性的例子中，图15中的籽晶层70包含第一子层72与第二子层74。第一子层72与第二子层74可为相同材料，其可为导电材料如钨、铜、铝、其他导电材料、或上述的组合。在一些实施例中，第一子层72与第二子层可为相同材料，但具有不同结构。举例来说，第一子层72与第二子层74之一者可具有非晶结构，而另一者可具有结晶结构。
在沉积籽晶层70后，沉积基体金属76以填入开口47，如图16所示。基体金属76可为钨、铜、铝、其他导电材料、或上述的组合。在一些实施例中，基体金属76的形成方法可为化学气相沉积、原子层沉积、或其他方法。举例来说，基体金属76可为钨，且其形成方法可采用前驱物材料如B2H6与WF6的组合，或其他前驱物材料。
在一些实施例中，籽晶层70的第一子层72与第二子层74可为钨，且基体金属76亦可为钨。在一些实施例中，第一子层72的组成为结晶钨，而第二子层74的组成为非晶钨。举例来说，第一子层72的组成为结晶钨时，其形成方法可为物理气相沉积、化学气相沉积、原子层沉积、或其他方法。在一些实施例中，第一子层72的组成为结晶钨，其采用无氟前驱物材料如WCl5。在其他实施例中，可采用不同的前驱物材料或前驱物材料的组合，比如WClx的其他型态或其他材料。在一些例子中，第一子层72为结晶钨，且其厚度可介于约至约之间(比如约)。
第二子层74的组成可为非晶钨，且其形成方法可为化学气相沉积、原子层沉积、或其他方法。在一些例子中，第二子层74的组成可为非晶钨，其采用前驱物材料如B2H6与WF6的组合，但其他实施例可采用其他前驱物材料。在一些例子中，第二子层74为非晶钨，且其厚度可介于约至之间(比如约)。在一些实施例中，籽晶层70可为交错的结晶钨子层与非晶钨子层的三层结构(或更多层结构)。在一些例子中，结晶钨子层与非晶钨子层组成的籽晶层70其总厚度介于约至约之间(比如约)。在一些实施例中，籽晶层70可为交错的结晶钨子层与非晶钨子层的三层结构(或更多层结构)。
在一些例子中，结晶钨的第一子层72可避免氟穿透至下方层(如阻挡层68、功函数层66、高介电常数介电层56、或可能存在的其他层)。举例来说，氟可来自于一或多道后续沉积的非晶钨(比如第二子层74或基体金属76)，且结晶钨可阻挡一些或全部的氟。在一些例子中，由结晶钨子层与非晶钨子层组成的籽晶层，比只由结晶钨或非晶钨组成的籽晶层更能阻挡氟。在一些例子中，采用结晶钨子层与非晶钨子层可降低氟浓度至低于约1％。
在一些例子中，氟的存在可能导致临界电压偏移。如此一来，采用结晶的钨子层与非晶的钨子层如前述，可降低氟造成的临界电压偏移，进而使调整临界电压偏移的可能工艺选择增加。在一些实施例中，晶片上的一些鳍状场效晶体管的形成方法可采用结晶钨子层与非晶钨子层，而晶片上的其他鳍状场效晶体管的形成方法仅采用结晶钨子层或仅采用非晶钨子层。如此一来，只具有单一子层的鳍状场效晶体管的临界电压偏移量，大于采用两种子层的鳍状场效晶体管的临界电压偏移值。在此态样中，通过改变籽晶层70的组成，可调整晶片上的鳍状场效晶体管其临界电压。可调整籽晶层70的其他特性如每一子层的厚度、子层的数目、用以形成每一子层的工艺或前驱物、或其他特性，以改变晶体管的临界电压。
接着进行平坦化工艺如化学机械研磨，以移除部分的高介电常数介电层56、功函数层66、阻挡层68、籽晶层70、与基体金属76。平坦化工艺亦移除位于层间介电物46上的高介电常数介电层56其水平部分。保留部分的高介电常数介电层56、盖层62、功函数层66、阻挡层68、籽晶层70、与基体金属76组合而成置换栅极堆叠80。每一保留部分的高介电常数介电层56、盖层62、功函数层66、阻挡层68、籽晶层70、与基体金属76包含底部，以及与底部相连并位于底物上的侧壁部分。接着如图17所示，使功函数层66、阻挡层68、籽晶层70、与基体金属76凹陷，并将硬掩模层82填入对应的凹陷。硬掩模层82为介电硬掩模，其组成可为氮化硅、氮氧化硅、碳氧化硅、或类似物。硬掩模层82亦平坦化，使其上表面与层间介电物46的上表面共平面。在一些实施例中，置换栅极堆叠80的籽晶层70及/或基体金属76，其靠近置换栅极堆叠80底部的横向宽度小于其靠近置换栅极堆叠80顶部的横向宽度，如图17所示。在一些例子中，籽晶层70与基体金属76可形成导电栅极结构，且导电栅极结构其较上的横向剖面面积小于导电栅极结构其较下的横向剖面面积。在一些例子中，籽晶层70及/或基体金属76可具有漏斗状。
在例示性的实施例中，可在形成置换栅极堆叠80前，形成源极/漏极的接点插塞50。在本公开其他实施例中，可在形成置换栅极堆叠80后，形成源极/漏极的接点插塞50。
如图18所示，蚀刻停止层88形成于置换栅极堆叠80上。蚀刻停止层88的组成为介电材料，其包含碳化硅、氮化硅、氮氧化硅、或类似物。层间介电物84形成于蚀刻停止层88上，且接点插塞86形成于层间介电物84中。上述结构的形成工艺可包括形成接点插塞开口于层间介电物84中，以露出置换栅极堆叠80与源极/漏极的接点插塞50，并将导电材料填入接点插塞开口以形成接点插塞86。在此图中，亦移除图17中的硬掩模层82以形成凹陷，因此栅极的接点插塞86延伸凹陷中。
本公开实施例具有一些优点。举例来说，籽晶层具有结晶子层与非晶子层，可降低栅极介电物中或靠近栅极介电物处的氟，因此可降低因氟存在所造成的临界电压偏移。这可让装置设计可具弹性。此处所述的结晶与非晶的籽晶层可用于鳍状场效晶体管以外的晶体管，比如平面的金属氧化物半导体场效晶体管或其他种类的晶体管。
在本公开一些实施例中，方法包括形成自基板凸起的第一半导体鳍状物，以及形成栅极堆叠于第一半导体鳍状物上。形成栅极堆叠的步骤包括：沉积栅极介电层于第一半导体鳍状物上，沉积第一籽晶层于栅极介电层上，沉积第二籽晶层于第一籽晶层上，其中第二籽晶层的结构与第一籽晶层的结构不同，以及沉积导电层于第二籽晶层上，其中第一籽晶层、第二籽晶层、与导电层包含相同的导电材料。方法亦包括形成与栅极堆叠相邻的源极与漏极区。
在一些实施例中，上述方法的第一籽晶层具有结晶结构，而第二籽晶层具有非晶结构。
在一些实施例中，上述方法的导电材料为钨。
在一些实施例中，上述方法形成栅极堆叠的步骤包括：沉积盖层于栅极介电层上；以及回蚀刻盖层，其中盖层的保留部分其边缘低于栅极介电层的上表面。
在一些实施例中，上述方法形成栅极堆叠的步骤包括：沉积功函数层于盖层及栅极介电层上；以及沉积阻挡层于功函数层上。
在一些实施例中，上述方法沉积第一籽晶层的步骤采用第一沉积工艺，沉积第二籽晶层的步骤采用第二沉积工艺，且第一沉积工艺与第二沉积工艺不同。
在本公开一些实施例中，方法包括：形成虚置栅极堆叠于半导体区上，形成栅极间隔物于虚置栅极堆叠的侧壁上，移除虚置栅极堆叠以形成开口，以及形成延伸至开口中的栅极介电层。方法亦包括形成籽晶层于延伸至开口中的栅极介电层上，其中形成籽晶层的步骤包括：采用第一沉积工艺沉积第一籽晶子层；以及采用第二沉积工艺沉积第二籽晶子层于第一籽晶子层上。方法亦包括将导电材料填入其余开口。
在一些实施例中，上述方法的第一沉积工艺沉积结晶材料，且第二沉积工艺沉积非晶材料。
在一些实施例中，上述方法沉积第一籽晶子层的第一沉积工艺采用WCl5作为前驱物材料。
在一些实施例中，上述方法沉积第二籽晶子层的第二沉积工艺采用WF6作为前驱物材料。
在一些实施例中，上述方法形成籽晶层的步骤还包括以第三沉积工艺沉积第三籽晶子层于第二籽晶子层上。
在一些实施例中，上述方法的第三沉积工艺沉积结晶材料。
在一些实施例中，上述方法的第一沉积工艺包含化学气相沉积。
在本公开一些实施例中，装置包括栅极堆叠位于半导体沟道区上。栅极堆叠包括：栅极介电材料位于半导体沟道区上，籽晶层位于栅极介电材料上，其中籽晶层包括多个子层，其中至少一子层为结晶态，且至少一子层为非晶态；以及导电材料位于籽晶层上。装置亦包括源极/漏极区与栅极堆叠相邻且位于栅极堆叠的相反两侧上。
在一些实施例中，上述装置的半导体沟道区包含鳍状物，且栅极堆叠位于鳍状物的侧壁与上表面上。
在一些实施例中，上述装置的籽晶层包含第一非晶子层位于第一结晶子层上。
在一些实施例中，上述装置的籽晶层包含第二结晶子层位于第一非晶子层上。
在一些实施例中，上述装置的籽晶层的子层包含钨。
在一些实施例中，上述装置的栅极堆叠还包括阻挡层位于籽晶层与栅极介电层之间。
在一些实施例中，上述装置的籽晶层与导电材料包含导电的栅极结构，其中导电的栅极结构其第一横向剖面的面积，小于导电的栅极结构其第二横向剖面的面积，其中第二横向剖面与半导体沟道区之间的距离，大于第一横向剖面与半导体沟道区之间的距离。
上述实施例的特征有利于本领域技术人员理解本公开。本领域技术人员应理解可采用本公开作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本领域技术人员亦应理解，这些等效置换并未脱离本公开精神与范畴，并可在未脱离本公开的精神与范畴的前提下进行改变、替换、或更动。

Claims (1)

1.一种半导体装置的形成方法，包括：
形成自一基板凸起的一第一半导体鳍状物；
形成一栅极堆叠于该第一半导体鳍状物上，其中形成该栅极堆叠的步骤包括：
沉积一栅极介电层于该第一半导体鳍状物上；
沉积一第一籽晶层于该栅极介电层上；
沉积一第二籽晶层于该第一籽晶层上，其中该第二籽晶层的结构与该第一籽晶层的结构不同；以及
沉积一导电层于该第二籽晶层上，其中该第一籽晶层、该第二籽晶层、与该导电层包含相同的导电材料；以及
形成与该栅极堆叠相邻的源极与漏极区。
CN201710422448.6A 2016-12-15 2017-06-07 半导体装置的形成方法 Active CN108231585B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662434972P 2016-12-15 2016-12-15
US62/434,972 2016-12-15
US15/474,187 US10497811B2 (en) 2016-12-15 2017-03-30 FinFET structures and methods of forming the same
US15/474,187 2017-03-30

Publications (2)

Publication Number Publication Date
CN108231585A true CN108231585A (zh) 2018-06-29
CN108231585B CN108231585B (zh) 2022-12-09

Family

ID=62561909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710422448.6A Active CN108231585B (zh) 2016-12-15 2017-06-07 半导体装置的形成方法

Country Status (4)

Country Link
US (3) US10497811B2 (zh)
KR (1) KR102030728B1 (zh)
CN (1) CN108231585B (zh)
TW (1) TWI761346B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510598B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
US10497811B2 (en) * 2016-12-15 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
US10367078B2 (en) * 2017-11-09 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and FinFET devices having shielding layers
US11881520B2 (en) * 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication
US11152461B2 (en) * 2018-05-18 2021-10-19 Intel Corporation Semiconductor layer between source/drain regions and gate spacers
US10468491B1 (en) * 2018-07-03 2019-11-05 International Business Machines Corporation Low resistance contact for transistors
US11222818B2 (en) * 2018-07-13 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of semiconductor device structure with metal-semiconductor compound region
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits
CN111211045A (zh) * 2018-11-21 2020-05-29 中芯国际集成电路制造(上海)有限公司 金属栅极及其形成方法
US11437491B2 (en) 2019-10-31 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Non-conformal capping layer and method forming same
US11362002B2 (en) * 2020-01-28 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Adjusting work function through adjusting deposition temperature
EP3913655A1 (en) * 2020-05-18 2021-11-24 IMEC vzw Integration of a iii-v construction on a group iv substrate
US11610982B2 (en) * 2020-09-15 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Void elimination for gap-filling in high-aspect ratio trenches
US20230008315A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive Features of Semiconductor Devices and Methods of Forming the Same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080100527A (ko) * 2007-05-14 2008-11-19 주식회사 하이닉스반도체 게이트 스택 및 그 제조 방법
CN102148148A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 半导体装置和积体集成电路装置的制造方法
US20150061042A1 (en) * 2013-09-03 2015-03-05 United Microelectronics Corp. Metal gate structure and method of fabricating the same
US20150171177A1 (en) * 2013-12-18 2015-06-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure with metal gate and manufacuring method thereof

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376349B1 (en) 2000-01-19 2002-04-23 Motorola, Inc. Process for forming a semiconductor device and a conductive structure
KR100379107B1 (ko) * 2001-03-21 2003-04-07 삼성전자주식회사 반도체 장치에서 폴리사이드 구조물의 형성 방법
JP3781666B2 (ja) 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
KR100830590B1 (ko) 2007-06-01 2008-05-21 삼성전자주식회사 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법
US7704879B2 (en) * 2007-09-27 2010-04-27 Tokyo Electron Limited Method of forming low-resistivity recessed features in copper metallization
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8669618B2 (en) * 2011-12-15 2014-03-11 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US9142509B2 (en) * 2012-04-13 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Copper interconnect structure and method for forming the same
US8941239B2 (en) * 2012-04-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Copper interconnect structure and method for forming the same
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9147767B2 (en) * 2014-02-07 2015-09-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102212267B1 (ko) * 2014-03-19 2021-02-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102158962B1 (ko) 2014-05-08 2020-09-24 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US20150348840A1 (en) * 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
CN105470200B (zh) 2014-09-09 2020-04-21 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
US9570578B2 (en) * 2015-02-11 2017-02-14 United Microelectronics Corp. Gate and gate forming process
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10269569B2 (en) * 2016-11-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US9935173B1 (en) * 2016-11-29 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10497811B2 (en) * 2016-12-15 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
KR20180087661A (ko) * 2017-01-25 2018-08-02 삼성전자주식회사 핵형성 구조물을 갖는 도전성 구조물을 포함하는 반도체 소자 및 그 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080100527A (ko) * 2007-05-14 2008-11-19 주식회사 하이닉스반도체 게이트 스택 및 그 제조 방법
CN102148148A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 半导体装置和积体集成电路装置的制造方法
US20150061042A1 (en) * 2013-09-03 2015-03-05 United Microelectronics Corp. Metal gate structure and method of fabricating the same
US20150171177A1 (en) * 2013-12-18 2015-06-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure with metal gate and manufacuring method thereof

Also Published As

Publication number Publication date
US11563120B2 (en) 2023-01-24
CN108231585B (zh) 2022-12-09
TWI761346B (zh) 2022-04-21
US20210043772A1 (en) 2021-02-11
US20180175201A1 (en) 2018-06-21
US10833196B2 (en) 2020-11-10
US10497811B2 (en) 2019-12-03
KR20180069704A (ko) 2018-06-25
KR102030728B1 (ko) 2019-10-11
US20200075765A1 (en) 2020-03-05
TW201824370A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
CN108231585A (zh) 半导体装置的形成方法
US11670717B2 (en) Structure of S/D contact and method of making same
US11984450B2 (en) Semiconductor device having spacer residue
US9659963B2 (en) Contact formation to 3D monolithic stacked FinFETs
US10269803B2 (en) Hybrid scheme for improved performance for P-type and N-type FinFETs
US10790393B2 (en) Utilizing multilayer gate spacer to reduce erosion of semiconductor Fin during spacer patterning
TWI705504B (zh) 具有高ｋ間隔件及自對準觸點覆蓋層之ｆｉｎｆｅｔ
CN108231588A (zh) 晶体管及其形成方法
CN108122960A (zh) 半导体装置
CN108231893A (zh) 半导体装置及其制造方法
US11948970B2 (en) Semiconductor device and manufacturing method thereof
CN108231897A (zh) 半导体装置的形成方法
US10164067B2 (en) Method of fabricating a semiconductor device
CN109585373A (zh) 具有可控气隙的finfet结构
US9716045B2 (en) Directly forming SiGe fins on oxide
US10510867B2 (en) FinFETs and methods of forming the same
TW201642352A (zh) 半導體裝置與其形成方法
CN108807161A (zh) 半导体装置的形成方法
CN103779223A (zh) Mosfet的制造方法
TWI790157B (zh) 接點插塞
US20230378259A1 (en) Vertical field-effect transistor (fet) stacked over horizontal fet
US20230343699A1 (en) Field effect transistor with source/drain via and method
US20230268403A1 (en) Semiconductor device having front side and back side source/drain contacts
US20230010717A1 (en) Structure and formation method of semiconductor device with nanosheet structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant