CN108666263A - 接触孔的制造方法 - Google Patents

接触孔的制造方法 Download PDF

Info

Publication number
CN108666263A
CN108666263A CN201810330470.2A CN201810330470A CN108666263A CN 108666263 A CN108666263 A CN 108666263A CN 201810330470 A CN201810330470 A CN 201810330470A CN 108666263 A CN108666263 A CN 108666263A
Authority
CN
China
Prior art keywords
contact hole
manufacturing
layer
metal
interlayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810330470.2A
Other languages
English (en)
Other versions
CN108666263B (zh
Inventor
刘怡良
李昱廷
龚昌鸿
陈建勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810330470.2A priority Critical patent/CN108666263B/zh
Publication of CN108666263A publication Critical patent/CN108666263A/zh
Application granted granted Critical
Publication of CN108666263B publication Critical patent/CN108666263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种接触孔的制造方法，包括步骤：步骤一、提供形成有栅极结构，源漏区，CESL层和第一层间膜的半导体衬底；步骤二、形成硬质掩膜层；步骤三、形成第二层间膜；步骤四、光刻定义出接触孔的形成区域；步骤五、以硬质掩膜层为停止层进行第一次接触孔刻蚀；步骤六、以接触孔刻蚀阻挡层为停止层进行第二次接触孔刻蚀；步骤七、在二次刻蚀后的接触孔的开口中填充金属形成对应的接触孔。本发明能提高接触孔的开口的底部宽度，从而能改善接触孔的金属填充能力并防止金属空洞形成。

Description

接触孔的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种接触孔的制造方法。
背景技术
如图1A至图1E所示，是现有方法各步骤中的器件结构图，现有接触孔的制造方法包括如下步骤：
步骤一、如图1A所示，提供一半导体衬底101，在所述半导体衬底101上形成有栅极结构103、源区104a、漏区104b、接触孔刻蚀阻挡层(CESL)105和第一层间膜106；所述源区104a和所述漏区104b形成在所述栅极结构103两侧的所述半导体衬底101表面，接触孔刻蚀阻挡层105覆盖在所述栅极结构103两侧的所述半导体衬底101表面上；所述第一层间膜106形成在所述接触孔刻蚀阻挡层105上，所述第一层间膜106的顶部表面和所述栅极结构103的顶部表面相平。
所述半导体衬底101为硅衬底。在所述半导体衬底101的表面形成由浅沟槽场氧102，由所述浅沟槽场氧102隔离出有源区104a，所述栅极结构103、所述源区104a和所述漏区104b都位于所述有源区104a上。
所述栅极结构103由栅介质层和多晶硅栅叠加而成；所述栅介质层的材料为SiON。或者，所述栅极结构103为金属栅结构，由具有高介电常数材料的栅介质层和金属栅叠加而成；所述金属栅结构是在形成于栅极结构103区域中的伪栅去除之后形成的；所述伪栅由栅介质层和多晶硅栅叠加而成。
所述接触孔刻蚀阻挡层105的材料为氮化硅。
所述第一层间膜106的材料为氧化硅。
在所述栅极结构103的侧面形成有侧墙，侧墙的材料为氧化硅。
步骤二、如图1B所示，形成第二层间膜108。
另外，在形成第二层间膜108之前可以根据需要设置HiR107，本技术领域中，HiR是指一种电阻，HiR通常由TiN和SiN叠加而成，HiR的TiN的厚度通常为SiN的厚度通常为
所述第二层间膜108的材料为氧化硅。
步骤三、如图1C所示，光刻定义出接触孔110的形成区域。
步骤四、如图1C所示，以所述所述接触孔刻蚀阻挡层105为停止层进行接触孔110刻蚀并形成接触孔开口109。
所述接触孔开口109的侧面呈倾斜结构且从顶部到底部所述接触孔顶部开口1091的尺寸逐渐减少，由图1D所示可知，所述接触孔开口109的顶部宽度d101大于底部宽度d102。
步骤五、如图1D所示，在各所述接触孔开口109中填充金属如钨形成对应的接触孔110。由于所述源区104a和所述漏区104b顶部的所述接触孔开口109的深宽比较高，故金属填充的难度较大且容易在所述源区104a和所述漏区104b顶部的所述接触孔开口109中形成空洞111。
如图1E所示，在金属填充之后还包括进行金属的化学机械研磨将所述接触孔110外的金属都去除并使填充的金属和所述第二层间膜108的表面相平。
发明内容
本发明所要解决的技术问题是提供一种接触孔的制造方法，能提高接触孔的开口的底部宽度，从而能改善接触孔的金属填充能力并防止金属空洞形成。
为解决上述技术问题，本发明提供的接触孔的制造方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底上形成有栅极结构、源区、漏区、接触孔刻蚀阻挡层和第一层间膜；所述源区和所述漏区形成在所述栅极结构两侧的所述半导体衬底表面，接触孔刻蚀阻挡层覆盖在所述栅极结构两侧的所述半导体衬底表面上；所述第一层间膜形成在所述接触孔刻蚀阻挡层上，所述第一层间膜的顶部表面和所述栅极结构的顶部表面相平。
步骤二、形成硬质掩膜层，所述硬质掩膜层覆盖在所述第一层间膜和所述栅极结构的表面。
步骤三、在所述硬质掩膜层的表面形成第二层间膜。
步骤四、光刻定义出接触孔的形成区域。
步骤五、以所述硬质掩膜层为停止层进行第一次接触孔刻蚀，所述第一次接触孔刻蚀将位于所述硬质掩膜层顶部的所述接触孔的形成区域的所述第二层间膜去除并形成接触孔顶部开口，所述接触孔顶部开口的侧面呈倾斜结构且从顶部到底部所述接触孔顶部开口的尺寸逐渐减少。
步骤六、去除所述接触孔顶部开口底部的所述硬质掩膜层，在所述硬质掩膜层打开区域的定义下以所述接触孔刻蚀阻挡层为停止层进行第二次接触孔刻蚀，所述第二次接触孔刻蚀将位于所述接触孔刻蚀阻挡层顶部的所述硬质掩膜层打开区域的所述第一层间膜去除并形成接触孔底部开口，所述接触孔底部开口的侧面呈垂直结构，所述源区和所述漏区顶部的接触孔开口由对应的所述接触孔底部开口和所述接触孔顶部开口叠加而成，所述栅极结构顶部的接触孔开口由对应的所述接触孔顶部开口组成。
步骤七、在各所述接触孔的开口中填充金属形成对应的接触孔，侧面垂直的所述接触孔底部开口能防止所述源区和所述漏区顶部的接触孔开口的底部区域的宽度减少，从而防止金属填充过程中在所述源区和所述漏区顶部的接触孔开口中空洞。
进一步的改进是，步骤一中所述半导体衬底为硅衬底。
进一步的改进是，所述栅极结构由栅介质层和多晶硅栅叠加而成。
进一步的改进是，所述栅介质层的材料为SiON。
进一步的改进是，所述栅极结构为金属栅结构，由具有高介电常数材料的栅介质层和金属栅叠加而成。
进一步的改进是，所述金属栅结构是在形成于栅极结构区域中的伪栅去除之后形成的。
进一步的改进是，所述伪栅由栅介质层和多晶硅栅叠加而成。
进一步的改进是，所述接触孔刻蚀阻挡层的材料为氮化硅。
进一步的改进是，所述第一层间膜的材料为氧化硅。
进一步的改进是，所述硬质掩膜层的材料为氮化硅。
进一步的改进是，所述第二层间膜的材料为氧化硅。
进一步的改进是，步骤七中填充的金属材料为钨。
进一步的改进是，在所述半导体衬底的表面形成由浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，所述栅极结构、所述源区和所述漏区都位于所述有源区上。
进一步的改进是，在所述栅极结构的侧面形成有侧墙。
进一步的改进是，步骤七在金属填充之后还包括进行金属的化学机械研磨将所述接触孔外的金属都去除并使填充的金属和所述第二层间膜的表面相平。
本发明在形成第二层间膜之前先形成一层硬质掩膜层，这样在接触孔特别是源漏区顶部的接触孔的开口的刻蚀过程中能分成两步，第一步即第一次接触孔刻蚀是以第二层间膜为停止层进行第二层间膜的刻蚀，该刻蚀工艺和现有技术的刻蚀没有区别，形成的接触孔顶部开口的侧面会呈倾斜结构且从顶部到底部接触孔顶部开口的尺寸逐渐减少；第二次接触孔刻蚀主要特征是以硬质掩膜层为掩膜即在硬质掩膜层打开区域的定义下进行刻蚀，刻蚀的停止层为接触孔刻蚀阻挡层，这样第二次接触孔刻蚀形成的接触孔底部开口的侧面呈垂直结构，所以接触孔底部开口的尺寸能得到保持，能提高接触孔的开口的底部宽度，也即相对降低了整个接触孔开口的深宽比，从而能改善接触孔的金属填充能力并防止金属空洞形成。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1E是现有接触孔的制造方法的各步骤中的器件结构图；
图2是本发明实施例接触孔的制造方法的流程图；
图3A-图3G是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例接触孔的制造方法的流程图，如图3A至图3G所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例接触孔的制造方法包括如下步骤：
步骤一、如图3A所示，提供一半导体衬底1，在所述半导体衬底1上形成有栅极结构3、源区4a、漏区4b、接触孔刻蚀阻挡层5和第一层间膜6；所述源区4a和所述漏区4b形成在所述栅极结构3两侧的所述半导体衬底1表面，接触孔刻蚀阻挡层5覆盖在所述栅极结构3两侧的所述半导体衬底1表面上；所述第一层间膜6形成在所述接触孔刻蚀阻挡层5上，所述第一层间膜6的顶部表面和所述栅极结构3的顶部表面相平。
所述半导体衬底1为硅衬底。在所述半导体衬底1的表面形成由浅沟槽场氧2，由所述浅沟槽场氧2隔离出有源区4a，所述栅极结构3、所述源区4a和所述漏区4b都位于所述有源区4a上。
所述栅极结构3由栅介质层和多晶硅栅叠加而成；所述栅介质层的材料为SiON。或者，所述栅极结构3为金属栅结构，由具有高介电常数材料的栅介质层和金属栅叠加而成；所述金属栅结构是在形成于栅极结构3区域中的伪栅去除之后形成的；所述伪栅由栅介质层和多晶硅栅叠加而成。
所述接触孔刻蚀阻挡层5的材料为氮化硅。
所述第一层间膜6的材料为氧化硅。
在所述栅极结构3的侧面形成有侧墙，侧墙的材料为氧化硅。
步骤二、如图3B所示，形成硬质掩膜层201，所述硬质掩膜层201覆盖在所述第一层间膜6和所述栅极结构3的表面。
所述硬质掩膜层201的材料为氮化硅。
步骤三、如图3C所示，在所述硬质掩膜层201的表面形成第二层间膜8。
另外，在形成第二层间膜8之前可以根据需要设置多晶硅电阻7。
所述第二层间膜8的材料为氧化硅。
步骤四、如图3D所示，光刻定义出接触孔10的形成区域。
步骤五、如图3D所示，以所述硬质掩膜层201为停止层进行第一次接触孔10刻蚀，所述第一次接触孔10刻蚀将位于所述硬质掩膜层201顶部的所述接触孔10的形成区域的所述第二层间膜8去除并形成接触孔顶部开口91，所述接触孔顶部开口91的侧面呈倾斜结构且从顶部到底部所述接触孔顶部开口91的尺寸逐渐减少，由图3D所示可知，所述接触孔顶部开口91的顶部宽度d1大于底部宽度d2。
步骤六、如图3E所示，去除所述接触孔顶部开口91底部的所述硬质掩膜层201，在所述硬质掩膜层201打开区域的定义下以所述接触孔刻蚀阻挡层5为停止层进行第二次接触孔10刻蚀，所述第二次接触孔10刻蚀将位于所述接触孔刻蚀阻挡层5顶部的所述硬质掩膜层201打开区域的所述第一层间膜6去除并形成接触孔底部开口92，所述接触孔底部开口92的侧面呈垂直结构，所述源区4a和所述漏区4b顶部的接触孔10开口由对应的所述接触孔底部开口92和所述接触孔顶部开口91叠加而成，所述栅极结构3顶部的接触孔10开口由对应的所述接触孔顶部开口91组成。由图3E所示可知，所述接触孔底部开口92的顶部宽度d2和底部宽度d3基本相等。
步骤七、如图3F所示，在各所述接触孔10的开口中填充金属如钨形成对应的接触孔10，侧面垂直的所述接触孔底部开口92能防止所述源区4a和所述漏区4b顶部的接触孔10开口的底部区域的宽度减少，从而防止金属填充过程中在所述源区4a和所述漏区4b顶部的接触孔10开口中空洞。
如图3G所示，步骤七在金属填充之后还包括进行金属的化学机械研磨将所述接触孔10外的金属都去除并使填充的金属和所述第二层间膜8的表面相平。
本发明实施例在形成第二层间膜8之前先形成一层硬质掩膜层201，这样在接触孔10特别是源漏区4b顶部的接触孔10的开口的刻蚀过程中能分成两步，第一步即第一次接触孔10刻蚀是以第二层间膜8为停止层进行第二层间膜8的刻蚀，该刻蚀工艺和现有技术的刻蚀没有区别，形成的接触孔顶部开口91的侧面会呈倾斜结构且从顶部到底部接触孔顶部开口91的尺寸逐渐减少；第二次接触孔10刻蚀主要特征是以硬质掩膜层201为掩膜即在硬质掩膜层201打开区域的定义下进行刻蚀，刻蚀的停止层为接触孔刻蚀阻挡层5，这样第二次接触孔10刻蚀形成的接触孔底部开口92的侧面呈垂直结构，所以接触孔底部开口92的尺寸能得到保持，能提高接触孔10的开口的底部宽度，也即相对降低了整个接触孔10开口的深宽比，从而能改善接触孔10的金属填充能力并防止金属空洞形成。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种接触孔的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底上形成有栅极结构、源区、漏区、接触孔刻蚀阻挡层和第一层间膜；所述源区和所述漏区形成在所述栅极结构两侧的所述半导体衬底表面，接触孔刻蚀阻挡层覆盖在所述栅极结构两侧的所述半导体衬底表面上；所述第一层间膜形成在所述接触孔刻蚀阻挡层上，所述第一层间膜的顶部表面和所述栅极结构的顶部表面相平；
步骤二、形成硬质掩膜层，所述硬质掩膜层覆盖在所述第一层间膜和所述栅极结构的表面；
步骤三、在所述硬质掩膜层的表面形成第二层间膜；
步骤四、光刻定义出接触孔的形成区域；
步骤五、以所述硬质掩膜层为停止层进行第一次接触孔刻蚀，所述第一次接触孔刻蚀将位于所述硬质掩膜层顶部的所述接触孔的形成区域的所述第二层间膜去除并形成接触孔顶部开口，所述接触孔顶部开口的侧面呈倾斜结构且从顶部到底部所述接触孔顶部开口的尺寸逐渐减少；
步骤六、去除所述接触孔顶部开口底部的所述硬质掩膜层，在所述硬质掩膜层打开区域的定义下以所述接触孔刻蚀阻挡层为停止层进行第二次接触孔刻蚀，所述第二次接触孔刻蚀将位于所述接触孔刻蚀阻挡层顶部的所述硬质掩膜层打开区域的所述第一层间膜去除并形成接触孔底部开口，所述接触孔底部开口的侧面呈垂直结构，所述源区和所述漏区顶部的接触孔开口由对应的所述接触孔底部开口和所述接触孔顶部开口叠加而成，所述栅极结构顶部的接触孔开口由对应的所述接触孔顶部开口组成；
步骤七、在各所述接触孔的开口中填充金属形成对应的接触孔，侧面垂直的所述接触孔底部开口能防止所述源区和所述漏区顶部的接触孔开口的底部区域的宽度减少，从而防止金属填充过程中在所述源区和所述漏区顶部的接触孔开口中空洞。
2.如权利要求1所述的接触孔的制造方法，其特征在于：步骤一中所述半导体衬底为硅衬底。
3.如权利要求1所述的接触孔的制造方法，其特征在于：所述栅极结构由栅介质层和多晶硅栅叠加而成。
4.如权利要求3所述的接触孔的制造方法，其特征在于：所述栅介质层的材料为SiON。
5.如权利要求1所述的接触孔的制造方法，其特征在于：所述栅极结构为金属栅结构，由具有高介电常数材料的栅介质层和金属栅叠加而成。
6.如权利要求5所述的接触孔的制造方法，其特征在于：所述金属栅结构是在形成于栅极结构区域中的伪栅去除之后形成的。
7.如权利要求6所述的接触孔的制造方法，其特征在于：所述伪栅由栅介质层和多晶硅栅叠加而成。
8.如权利要求2所述的接触孔的制造方法，其特征在于：所述接触孔刻蚀阻挡层的材料为氮化硅。
9.如权利要求2所述的接触孔的制造方法，其特征在于：所述第一层间膜的材料为氧化硅。
10.如权利要求2所述的接触孔的制造方法，其特征在于：所述硬质掩膜层的材料为氮化硅。
11.如权利要求2所述的接触孔的制造方法，其特征在于：所述第二层间膜的材料为氧化硅。
12.如权利要求1所述的接触孔的制造方法，其特征在于：步骤七中填充的金属材料为钨。
13.如权利要求2所述的接触孔的制造方法，其特征在于：在所述半导体衬底的表面形成由浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，所述栅极结构、所述源区和所述漏区都位于所述有源区上。
14.如权利要求1所述的接触孔的制造方法，其特征在于：在所述栅极结构的侧面形成有侧墙。
15.如权利要求1所述的接触孔的制造方法，其特征在于：步骤七在金属填充之后还包括进行金属的化学机械研磨将所述接触孔外的金属都去除并使填充的金属和所述第二层间膜的表面相平。
CN201810330470.2A 2018-04-13 2018-04-13 接触孔的制造方法 Active CN108666263B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810330470.2A CN108666263B (zh) 2018-04-13 2018-04-13 接触孔的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810330470.2A CN108666263B (zh) 2018-04-13 2018-04-13 接触孔的制造方法

Publications (2)

Publication Number Publication Date
CN108666263A true CN108666263A (zh) 2018-10-16
CN108666263B CN108666263B (zh) 2020-06-16

Family

ID=63782360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810330470.2A Active CN108666263B (zh) 2018-04-13 2018-04-13 接触孔的制造方法

Country Status (1)

Country Link
CN (1) CN108666263B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224002A (zh) * 2021-04-27 2021-08-06 华虹半导体(无锡)有限公司 通孔的制造方法
CN115939030A (zh) * 2022-12-27 2023-04-07 上海铭锟半导体有限公司 一种无停止层接触孔刻蚀的方法
WO2023077669A1 (zh) * 2021-11-04 2023-05-11 长鑫存储技术有限公司 一种半导体结构的制备方法、半导体结构和半导体存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337269B1 (en) * 2001-06-21 2002-01-08 United Microelectronics Corp. Method of fabricating a dual damascene structure
KR20020049373A (ko) * 2000-12-19 2002-06-26 박종섭 반도체 소자의 제조방법
US20070066072A1 (en) * 2005-09-22 2007-03-22 Dongbu Electronics Co., Ltd. Method of fabricating semiconductor device
CN101587838A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 在电介质层上形成孔的方法
US20110212616A1 (en) * 2010-02-26 2011-09-01 Robert Seidel Metallization system of a semiconductor device comprising rounded interconnects formed by hard mask rounding
US20120306093A1 (en) * 2011-06-02 2012-12-06 International Business Machines Corporation Converting metal mask to metal-oxide etch stop layer and related semiconductor structure
CN104956468A (zh) * 2013-02-08 2015-09-30 德克萨斯仪器股份有限公司 形成金属接触窗口的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020049373A (ko) * 2000-12-19 2002-06-26 박종섭 반도체 소자의 제조방법
US6337269B1 (en) * 2001-06-21 2002-01-08 United Microelectronics Corp. Method of fabricating a dual damascene structure
US20070066072A1 (en) * 2005-09-22 2007-03-22 Dongbu Electronics Co., Ltd. Method of fabricating semiconductor device
CN101587838A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 在电介质层上形成孔的方法
US20110212616A1 (en) * 2010-02-26 2011-09-01 Robert Seidel Metallization system of a semiconductor device comprising rounded interconnects formed by hard mask rounding
US20120306093A1 (en) * 2011-06-02 2012-12-06 International Business Machines Corporation Converting metal mask to metal-oxide etch stop layer and related semiconductor structure
CN104956468A (zh) * 2013-02-08 2015-09-30 德克萨斯仪器股份有限公司 形成金属接触窗口的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224002A (zh) * 2021-04-27 2021-08-06 华虹半导体(无锡)有限公司 通孔的制造方法
WO2023077669A1 (zh) * 2021-11-04 2023-05-11 长鑫存储技术有限公司 一种半导体结构的制备方法、半导体结构和半导体存储器
CN115939030A (zh) * 2022-12-27 2023-04-07 上海铭锟半导体有限公司 一种无停止层接触孔刻蚀的方法
CN115939030B (zh) * 2022-12-27 2024-02-20 上海铭锟半导体有限公司 一种无停止层接触孔刻蚀的方法

Also Published As

Publication number Publication date
CN108666263B (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
TWI814918B (zh) 半導體裝置與其形成方法
US7358142B2 (en) Method for forming a FinFET by a damascene process
US8207566B2 (en) Vertical channel transistor and method of fabricating the same
TWI590383B (zh) 半導體裝置結構與其形成方法
JP2009518867A5 (zh)
TWI389312B (zh) 溝渠式金屬氧化物半導體
JP2007500454A5 (zh)
TWI363400B (en) Method for fabricating semiconductor device
TW200843107A (en) Semiconductor device
CN106653841A (zh) 半导体结构及其形成方法
JP2008091871A (ja) フィントランジスタの製造方法
CN108666263A (zh) 接触孔的制造方法
JP2009130357A (ja) トレンチｍｏｓｆｅｔ及びその製造方法
JP2007200972A (ja) 半導体装置およびその製造方法
JP2006049627A (ja) 半導体装置及びその製造方法
US20080029810A1 (en) Methods of fabricating semiconductor devices having buried gates and related semiconductor devices
CN108389831A (zh) 层间介质层的填充方法
KR100816733B1 (ko) 반도체 소자의 리세스 게이트 제조 방법
EP2933829B1 (en) Method for reducing defects in shallow trench isolation
KR20120012593A (ko) 반도체 소자 및 그 제조 방법
CN104124172B (zh) 鳍式场效应晶体管及其形成方法
US7704838B2 (en) Method for forming an independent bottom gate connection for buried interconnection including bottom gate of a planar double gate MOSFET
TW523819B (en) A method to form a recessed source drain on a trench side wall with a replacement gate technique
TWI770774B (zh) 形成半導體結構的方法和半導體結構
US8530972B2 (en) Double gate MOSFET with coplanar surfaces for contacting source, drain, and bottom gate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant