CN104882373A - 晶体管t形栅的制造方法 - Google Patents

晶体管t形栅的制造方法 Download PDF

Info

Publication number
CN104882373A
CN104882373A CN201510199007.5A CN201510199007A CN104882373A CN 104882373 A CN104882373 A CN 104882373A CN 201510199007 A CN201510199007 A CN 201510199007A CN 104882373 A CN104882373 A CN 104882373A
Authority
CN
China
Prior art keywords
photoresist layer
layer
shaped grid
micro
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510199007.5A
Other languages
English (en)
Other versions
CN104882373B (zh
Inventor
石以瑄
杨光宇
邱树农
韩露
石恩地
邱星星
石宇琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201510199007.5A priority Critical patent/CN104882373B/zh
Publication of CN104882373A publication Critical patent/CN104882373A/zh
Application granted granted Critical
Publication of CN104882373B publication Critical patent/CN104882373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2037—Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提出了一种用于微波、毫米波集成电路的高电子迁移率晶体管T形栅的制造方法。该方法的特点之一是利用两次散焦来形成T形栅的结构以增强其机械强度和可靠性，特点之二是在制造过程中采用了微缩步骤和热变形步骤以减少T形栅的根部腔体的尺寸，从而制造出了较小栅极长度的T形栅。

Description

晶体管T形栅的制造方法
技术领域
本发明涉及用于微波、毫米波集成电路的高电子迁移率晶体管T形栅的制造方法。
背景技术
用于微波、毫米波频段的单片微波集成电路（Monolithic Microwave Integrated Circuit，此后通称MMICs），需要在高频率下能充分增益的晶体管器件。目前可使用两种不同的晶体管器件结构来制作MMICs，一种是高电子迁移率晶体管（High Electron Mobility Transistor），简称HEMT，另一种是异质结双极晶体管（Hetero Junction Bipolar Transistor），简称HBT。上述两种晶体管使用化合物半导体材料，如砷化镓铟（InGaAs）、氮化镓铟 （InGaN）、氮化镓（GaN）及相关材料制作而成。另外，制作基于HEMT或HBT的MMICs时，需使用特殊设计的外延层的晶圆或基板。本发明主要涉及到基于HEMT的MMICs，因此以下的详细说明着重在HEMT的制成和结构。
在MMICs中的HEMT，其最高工作频率fmax 是增益减小到1的频率。最高工作频率由栅极长度以及InGaAs、InGaN或GaN沟道中的电子迁移率来决定，在常用的InGaAs、InGaN 或GaN外延结构中制造X波段或Ka波段的MMICs时，所需的HEMT栅极长度Ls(见图1a)为150纳米，图1a～图1e给出了在半导体基板(105)上有不同的栅结构（110a～110e）的横截面示意图。为简化说明，上述图中（图1a～图1e）未给出漏极、源极、沟道层及钝化层。为使晶体管能工作在更高的频率下，栅极长度Ls需要为100纳米或更小，例如图1a中的简易栅结构110a，其横截面积为Ls×Hs(Hs是简易栅的高度)，在垂直于截面方向的栅串联电阻Rs一般过大，导致Rs×C时间常数太大（C是栅极110S’与半导体基板105间的电容），因此，使得该晶体管的最高工作频率fmax 受到Rs×C时间常数的限制，而不是受到载流子通过栅极下沟道的渡越时间的限制，最终导致晶体管无法工作到更高的频率。为了达到足够高的工作频率，需要足够小的串联电阻Rs和栅长度Ls，因此制造用于MMIC的高频HEMT具有相当的难度。
目前有几种改良的栅结构被采用，如图1b所示的T形栅110b, 和图1c所示的┌形栅110c，或称L栅结构，还有一种是Y形栅结构，与T形栅结构类似。这三种栅结构有一个共同点：它们的栅极根部长度Ls非常小，为250纳米、150纳米或更小，以便于高频率工作。为简化说明，本发明的下述描述中，上述的T形栅、Y形栅或┌形栅将通称为T形栅。这些栅结构可以分为两部分，栅极根部（图1b～图1e中的110S），类似于图1a中的简易栅极110S’，和栅极头部110H。栅极根部有一个栅极根部长度Ls和一个栅极根部的高度Hs,栅极头部110H有一个栅极头部长度Lh和栅极头部高度Hh，使得栅极头部的截面积Lh×Hh远大于栅极根部的截面积Ls×Hs。T形栅的总截面积等于Lh×Hh+Ls×Hs 并远大于简易图1a中简易栅的截面积Ls×Hs。由于栅极头部的存在，使得电容C增加，此电容增加的比例要小于栅极串联电阻减小的比例，从而使得T形栅结构的电阻电容乘积Rs×C要比图1a中的简易栅结构的Rs×C乘积小，因此可以达到更高的最大工作频率。栅极根部110S与半导体基板105直接接触，基板中有一沟道层和势垒层以达到更小的渡越时间和更小的结电容C；具有较大横截面的栅极头部110H，可以降低栅串联电阻Rs。如前所述，T形栅或T形栅结构在本发明中被通称为T形栅。用于低频率开关或放大电路中的HEMT，其栅极根部的长度可能大于250纳米。
在显微光刻系统中，决定光刻最小特征尺寸的参数是分辨率R，R又是由光刻波的波长λ和数值孔径NA决定，即R=k1[λ/NA]。这里k1是跟制程有关的参数，此参数越小越好，但是减小k1 需要严格地控制制程条件，这将导致在实际生产中比较难获得较高的良率。因此在生产制造中k1的数值一般取0.3到0.45。显微光刻系统用的光源包括365纳米的i-line UV光源，248纳米的KrF DUV激光和193纳米的ArF DUV激光。光刻制程可分做三类：波长以上的范围，R>λ；近波长范围R≈λ；以及波长以下的范围R<λ。虽然在硅微电路制造中，波长以下范围的微光刻技术已有很先进的发展，但在化合物半导体，用于MMIC的制造中，没有相对先进的发展。这是因为在MMICs中的HEMT需要使用T形栅结构才能达到更高的最大工作频率。制造T形栅时，需要形成光阻模具，为了达到足够的电特性和高的良率，光阻模具需要满足严格的结构及参数要求。目前，生产含有HEMT的MMICs使用电子束显微光刻制成，形成光阻模具。然而使用电子束来生产微电路，它的产量低，比使用光刻机和光的扫描机要昂贵。
使用光学显微光刻来制造HEMT的T形栅时，需要使用两层光阻层或三层光阻层。在传统的光刻制程中，从栅极根部110S到栅极头部110H的转角处有突然变化的尖锐边角，如图1b和图1c的AB所示。为了增加机械强度，我们希望从栅极根部到栅极头部最好有一个渐进变化的圆弧边角，如图1d和图1e所示的具有从栅极根部到栅极头部圆弧边角的T形栅结构。图1d和图1e的SM指出了圆弧边角部分，该结构增强了该T形栅的机械强度。具有这种圆弧边角的T形栅可采用对第一光阻层进行热变形的方法来制造。然而，第一光阻层的热变形无法得到足够小的栅长度，并且无法达到较高的MMIC良率。
此外，制造高频MMIC时，必须要有栅极长度为250纳米或更小的HEMTs。如果这种MMIC的生产可以使用分辨率更大的光刻设备来进行，就更为有利。这样，我们就可以使用较不昂贵的显微光刻装备和光阻显影液来达成。使用一个i-line光源的光刻机，最小特征尺寸（光刻分辨率）约为400纳米。如果使用此i-line光刻机的最小特征尺寸可以用其他制程步骤来减小到250或150纳米，这些制程步骤在生产上则具有很有高的价值和意义。因为利用这些制程步骤，高频率MMICs的生产就可以不需要昂贵的电子束直写机或更昂贵的超短波长的深紫外光（DUV）设备。
发明内容
本发明的目的之一是提出一种通过“两次散焦”来制造高电子迁移率晶体管T形栅的改进制程技术。实现该目的的技术方案如下所述：
一种制造晶体管T形栅的方法，其特征是包含了如下步骤：
1) 在半导体基板上涂布具有第一光阻层厚度和第一光阻层类型的第一光阻层；
2) 对第一光阻层进行第一软烘烤；
3) 将所述第一光阻层通过具有第一光罩图案的第一光罩在第一光源下进行第一曝光，并以第一散焦差值使投影在第一光阻层上的第一光罩图像散焦；
4) 对第一曝光后的第一光阻层进行烘烤、显影、清洗，以在所述第一光阻层上形成具有第一根部腔体长度和圆弧边角的第一根部腔体；
5) 对显影过的第一光阻层进行第一硬烘烤；
6) 在第一光阻层上涂布具有第二光阻层厚度和第二光阻层类型的第二光阻层；
7) 对第二光阻层进行第二软烘烤；
8) 将所述第二光阻层通过具有第二光罩图案的第二光罩在第二光源下进行第二曝光，并以第二散焦差值使投影在第二光阻层上的第二光罩图像散焦；
9) 对第二曝光后的第二光阻层进行烘烤、显影、清洗，以在所述第二光阻层上形成具有第二头部腔体长度的第二头部腔体；
10) 对显影过第二光阻层进行第二硬烘烤；
11) 使用真空蒸镀法沉积栅极金属层；
12）从所述第二光阻层剥离栅极金属层，并去除所述第一光阻层和第二光阻层，最后对半导体基板进行清洗和烘烤。
该方法还包括了在显影后硬化所述第一光阻层表面和第二光阻层表面的步骤。
方法中所述的第一光阻层类型与第二光阻层类型相反。
方法中所述的在第一光阻层上的散焦是负散焦。
该方法还包括了在所述半导体基板涂布所述第一光阻层之前，涂布增粘层的步骤。
该方法还包括了在所述半导体基板涂布所述第一光阻层之前，涂布底部抗反射层的步骤。
该方法还包括了在所述第一光阻层中形成第一根部腔体之后的一个缩小所述第一根部腔体长度的化学微缩步骤。
该方法还包括了在形成第一根部腔体后的一个缩小所述第一根部腔体长度的热变形步骤。
该方法还包括了沉积具有钝化层厚度的钝化层的步骤，以钝化所述晶体管器件。
本发明的目的之二是提出一种通过“两次散焦”和能缩小栅极长度的化学微缩步骤来制造高电子迁移率晶体管T形栅的方法。实现本发明目的之二的技术方案是：
一种制造晶体管T形栅的方法，其特征是包含了如下步骤：
1) 在半导体基板上涂布具有第一光阻层厚度和第一光阻层类型的第一光阻层；
2) 对第一光阻层进行第一软烘烤；
3) 将所述第一光阻层通过具有第一光罩图案的第一光罩在第一光源下进行第一曝光，并以第一散焦差值使在第一光阻层上的第一光罩投影图像散焦；
4) 对第一曝光后的第一光阻层进行烘烤、显影、清洗，以在所述第一光阻层上形成具有第一根部腔体长度和圆弧边角的第一根部腔体；
5) 涂布一层微缩层；
6) 对微缩层进行扩散烘烤，以使酸分子在所述第一光阻层中扩散进入所述微缩层的一部分，以形成具有扩散微缩层厚度的扩散微缩层；
7) 进行微缩层显影和清洗，以去除未扩散的微缩层材料；留在所述第一光阻层的扩散微缩层形成了具有第二根部腔体长度的第二根部腔体，该第二根部腔体长度小于所述第一根部腔体长度；
8) 进行清洗和烘烤后，对所述第一光阻层上的扩散微缩层进行离子硬化处理；
9) 在第一光阻层上涂布具有第二光阻层厚度和第二光阻层类型的第二光阻层；
10) 对第二光阻层进行第二软烘烤；
11) 将所述第二光阻层通过具有第二光罩图案的第二光罩在第二光源下进行第二曝光，并以第二散焦差值使投影在第二光阻层上的第二光罩图像散焦；
12) 对第二光阻层进行第二曝光后的烘烤、显影、清洗，以在所述第二光阻层上形成具有头部腔体长度的头部腔体；
13) 对显影过的第二光阻层进行第二硬烘烤；
14) 使用真空蒸镀法沉积栅极金属层；
15）从所述第二光阻层剥离栅极金属层，并去除所述第一光阻层和第二光阻层，最后对半导体基板进行清洗和烘烤。
该方法还包括了在显影清洗后硬化所述第一光阻层和第二光阻层的步骤。
方法中所述的第一光阻层类型与第二光阻层类型相反。
方法中所述在第一光阻层上的散焦是负散焦。
该方法还包括了在所述半导体基板上涂布所述第一光阻层之前，涂布增粘层的步骤。
该方法还包括了在所述半导体基板上涂布所述第一光阻层之前，涂布底部抗反射层的步骤。
该方法还包括了在形成第二根部腔体后的一个缩小所述第二根部腔体长度的热变形步骤。
该方法还包括了沉积具有钝化层厚度的钝化层，以钝化所述晶体管器件。
本发明的目的之三是提出一种通过“两次散焦”和进一步缩小栅极长度的化学微缩步骤及热变形步骤来制造高电子迁移率晶体管T形栅的方法。实现本发明目的之三的技术方案是：
一种制造晶体管T形栅的方法，其特征是包含了如下步骤：
1) 在半导体基板上形成具有第一光阻层厚度和第一光阻层类型的第一光阻层；
2) 对第一光阻层进行第一软烘烤；
3) 将所述第一光阻层通过具有第一光罩图案的第一光罩在第一光源下进行第一曝光，并以第一散焦差值使在第一光阻层上的第一光罩投影图像散焦；
4) 对第一光阻层进行第一曝光后的烘烤、显影、清洗，以在所述第一光阻层上形成具有第一根部腔体长度和圆弧边角的第一根部腔体；
5) 涂布一层微缩层；
6) 进行微缩层扩散烘烤，以使酸分子在所述第一光阻层中扩散进入所述微缩层的一部分，以形成具有扩散微缩层厚度的扩散微缩层；
7) 对微缩层显影和清洗，以去除未扩散的微缩层材料；留在所述第一光阻层的扩散微缩层形成了具有第二根部腔体长度的第二根部腔体，该第二根部腔体长度小于所述第一根部腔体长度；
8) 进行清洗和烘烤后，对所述第一光阻层上的扩散微缩层进行离子硬化处理；
9) 对显影后的具有扩散微缩层的第一光阻层进行热变形，以形成具有第三根部腔体长度的第三根部腔体；
10) 对所述第一光阻层进行第一硬烘烤；
11) 在半导体基板上形成具有第二光阻层厚度和第二光阻层类型的第二光阻层；
12) 对所述第二光阻层进行第二软烘烤；
13) 将所述第二光阻层通过具有第二光罩图案的第二光罩在第二光源下进行第二曝光，并以第二散焦差值使投影在第二光阻层上的第二光罩图像散焦；
14) 对第二光阻层进行第二曝光后的烘烤、显影、清洗，以在所述第二光阻层上形成具有头部腔体长度的头部腔体；
15) 对显影过第二光阻层进行第二硬烘烤；
16）使用真空蒸镀法沉积栅极金属层；
17）从所述第二光阻层剥离栅极金属层，并去除所述第一光阻层、扩散微缩层和第二光阻层，最后对半导体基板进行清洗和烘烤。
该方法所述的第三根部腔体长度小于所述第二根部腔体长度。
该方法还包括了在显影清洗后硬化所述第一光阻层表面和第二光阻层表面的步骤。
该方法所述的第一光阻层类型与第二光阻层类型相反。
该方法中所述在第一光阻层上的散焦是负散焦。
该方法还包括了在所述半导体基板涂布所述第一光阻层之前，涂布增粘层的步骤。
该方法包括了在所述半导体基板上涂布所述第一光阻层之前，涂布底部抗反射层的步骤。
该方法包括了沉积具有钝化层厚度的钝化层，以钝化所述晶体管器件。
附图说明
图1a～图1e是T形栅的截面图：图1a，方形简易栅；图1b，一个有尖锐转角的T形栅；图1c，有尖锐转角的L形栅或┌形栅；图1d，有圆弧边角的T形栅；图1e，有圆弧边角的L形栅或┌形栅。
图2a～图2g是在半导体基板205上制造T形栅时不同步骤后的截面图：图2a，涂布第一光阻层曝光显影后形成了第一根部腔体215；图2b，涂布第二光阻层曝光显影后形成了头部腔体225；图2c，沉积栅极金属层(250, 250’,250”)；图2d，剥离后；图2e，沉积钝化层230；图2f，附加了一个增粘层(270,270’)和抗反射层(280,280’)；图2g，追加了第三光阻层(290,290’)。
图3a～图3d是第一光阻层在不同散焦差值曝光并显影后的截面图：图3a，小的散焦差值得到小的第一光阻层上边缘曲率半径R1和R1’；图3b，中等的散焦差值得到中等的第一光阻层上边缘曲率半径R2和R2’；图3c，大的散焦差值得到大的第一光阻层上边缘曲率半径R3和R3’；图3d，中等的散焦差值得到中等的第一光阻层上边缘曲率半径R2和R2’，并加了第二层光阻层320和320’。
图4a～图4j是在半导体基板405上制造T形栅时不同步骤后的截面图：图4a，涂布第一光阻层，将其曝光、显影、清洗后得到第一光阻层410和410’，形成了第一根部腔体415s1；图4b，涂布一层微缩层460；图4c，进行扩散烘烤形成一个扩散微缩层(465’,465”)；图4d，去除未扩散的微缩层后；图4e，涂布第二层光阻层，将其曝光、显影、清洗后得到第二光阻层420和420’，形成了头部腔体425；图4f，沉积栅极金属层(450，450’,450”)；图4g，剥离后；图4h，沉积钝化层430；图4i，附加了一个增粘层(470, 470’)和抗反射层(480，480’)；图4j，追加了第三光阻层(490,490’)。
图5a～图5k是在半导体基板505上制造T形栅时不同步骤后的截面图：图5a，涂布第一光阻层曝光显影并形成具有第一根部腔体长度LS1的第一根部腔体515s1；图5b，涂布一层微缩层560；图5c，进行扩散烘烤形成一个扩散微缩层(565’,565”)；图5d，在显影或清洗未扩散微缩层后,形成具有第二根部腔体长度为Ls2的第二根部腔体515s2；图5e，在热变形后形成具有第三根部腔体长度Ls3的第三根部腔体515s3；图5f，对涂布第二层光阻层进行曝光、显影、清洗后得到第二光阻层520和520’，形成了头部腔体525；图5g，沉积栅极金属层(550，550’,550”)；图5h，剥离后；图5i，沉积钝化层530；图5j，附加了一个增粘层(570,570’)和抗反射层(580,580’)；图5k，增加了第三光阻层(590,590’)。
附图标记说明
简易栅结构110a；
T形栅110b；
┌形栅110c；
L形栅结构110d；
Y形栅结构110e；
*注：图1a中，栅极高度Hs；栅极长度Ls；
栅极根部高度Hs；栅极根部长度Ls；
栅极头部高度Hh；栅极头部长度Lh；
AB尖锐边角；
SM圆弧边角；
栅极110S’与半导体基板105间的电容C；
半导体基板105；
简易栅极100S’ ；
栅极头部110H ；
栅极根部110S；
高电子迁移率晶体管200d；
半导体基板205；源极220S；漏极220D；
第一光阻层210，210’；第一光阻层厚度210t；
第一根部腔体215；第一根部腔体长度Ls；
第二光阻层220,220’；第二光阻层厚度220t；第二光罩曝光区220M；
第二光阻层负斜率侧壁222，222’；
头部腔体225；头部腔体长度Lhc；
钝化层230，230’，230”，钝化层厚度230t，230’t，230”t；
T形栅，栅极金属层250；栅极金属层250’，250”；
栅极金属层厚度250t；
增粘层270，270’；抗反射层280，280’；
抗反射层厚度280t，280’t；
第一光源285-1；第一光罩290-1；第一镜头295-1；
第二光源285-2；第二光罩290-2；第二镜头295-2；
第三光阻层290，290’；第三光阻层厚度290t；突出部分290ov，290’ov；突出部分的长度为290L，290’L；
第三光阻层开口290OP；第三光阻层开口长度290OPL；
上边缘曲率半径R1，R1’，R2，R2’，R3，R3’；
第一散焦差值DF1；第二散焦差值DF2；
半导体基板305；
第一层光阻层310，310’；
第一根部腔体315；
第一根部腔体长度Ls；
第二层光阻层320和320’；第二层光阻层厚度320t；
第二光罩曝光区320M；
头部腔体侧壁322，322’ ；
头部腔体325；
高电子迁移率晶体管HEMT400d，400 ’ d；
栅极根部长度Lg；栅极头部长度Lh；栅极总高度H；
半导体基板405；源极420S；漏极420D；
第一光阻层410，410’；第一光阻层厚度410t；
第一根部腔体415s1；第一根部腔体长度Ls1；
第二根部腔体415s2；第二根部腔体长度Ls2；
第二光阻层420,420’；第二光阻层厚度420t；第二光罩曝光区420M；
负斜率侧壁422，422’；
头部腔体425；头部腔体长度Lhc；根部腔体415；根部腔体长度LS；
钝化层430，430’，430”；钝化层厚度430t，430’t，430”t；
T形栅，栅极金属层450；
栅极金属层450’，450”；栅极金属层厚度450’t；
微缩层460；微缩层厚度460t；
扩散微缩层465’,465”；扩散微缩层厚度465’t,465”t；
增粘层470，470’；抗反射层480,480’；抗反射层厚度480t，480’t；
第三光阻层490，490’；第三光阻层厚度490t；突出部分490ov，490’ov，突出部分的长度490L，490’L；
第三光阻层开口490OP；第三光阻层开口长度490OPL；
高电子迁移率晶体管HEMT550d，550d ’；
栅极根部长度Lg；栅极头部长度Lh；栅极总高度H；
半导体基板505；源极520S；漏极520D；
第一光阻层510，510’；第一光阻层厚度510t；
第一根部腔体515s1；第一根部腔体长度Ls1；
第二根部腔体515s2；第二根部腔体长度Ls2；
第三根部腔体515s3；第三根部腔体长度LS3；
第二光阻层520,520’；第二光阻层厚度520t；第二光罩曝光区520M；
负斜率侧壁522，522’；
头部腔体525；头部腔体长度为Lhc；根部腔体515；根部腔体长度LS；根部腔体的高度HS；
钝化层530，530’，530”；钝化层厚度530’t，530”t；
T形栅，栅极金属层550；栅极金属层550’，550”；栅极金属层厚度550’t；
微缩层560；微缩层厚度560t；
扩散微缩层565’，565”；扩散微缩层厚度565’t，565”t；
增粘层570，570’；抗反射层580，580’；抗反射层厚度580t，580’ t；
第三光阻层590，590’；第三光阻层厚度590t；突出部分590ov，590’ov，突出部分的长度为590L，590’L；
第三光阻层开口590OP；第三光阻层开口长度590OPL。
具体实施方式
根据本发明的第一个发明目的，可通过“两次散焦”来制造具有圆弧边角的T形栅结构，以增强T形栅的强度，以下描述结合附图及实施例1对本发明的第一个技术方案做进一步说明。
在半导体基板205上制造高电子迁移率晶体管(200d,图2d)T形栅(250，图2d)的方法，半导体基板205上有源极 220S和漏极220D。该方法包括了以下步骤，参考图2a到图2g。
参考图2a，在半导体基板205上涂布一层具有第一光阻层类型和第一光阻层厚度210t的第一光阻层，进行第一软烘烤；使用第一光源285-1通过具有第一光罩图案（该图案为第一根部腔体图案）的第一光罩290-1和具有第一散焦差值DF1的第一镜头295-1把第一光罩图案投影到第一光阻层上使其第一曝光，第一光源可以是一个365纳米的i-line UV光源，一个248纳米的KrF DUV 激光或者一个193纳米的ArF DUV激光。第一散焦差值DF1是第一光罩图案投影焦点位置跟第一光阻层中心位置的差值，第一散焦差值DF1的范围为-0.35微米到-1.2微米，最好在-0.45微米到-0.9微米之间，以便在曝光并显影第一光阻层后得到圆弧边角的边缘。第一曝光后，将所述第一光阻层进行烘烤、显影、清洗，该第一光阻层（210,210’）形成了具有圆弧边角的第一根部腔体215，圆弧边角的上边缘曲率半径为R2和R2’。
参考图2b，对显影后的第一光阻层进行第一硬烘烤，或进行一个离子硬化处理步骤；在第一光阻层上涂布具有第二光阻层类型和第二光阻层厚度220t的第二光阻层，并进行第二软烘烤。第二光源285-2通过具有第二光罩图案（该图案为头部腔体图案）的第二光罩290-2和具有第二散焦差值DF2的第二镜头295-2把第二光罩图案投影到第二光阻层上使其第二曝光。第二光源可以是一个365 纳米的i-line UV光源，一个248纳米的KrF DUV激光或者一个193纳米的ArF DUV激光。第二散焦差值DF2是第二光罩图案投影焦点位置跟第二光阻层中心位置的差值，DF2的范围为-0.35微米到-1.5微米，最好在-0.55微米到-1.2微米之间，以便在曝光并显影第二光阻层后得到第二光阻层负斜率侧壁(222,222’)。第二曝光后，对所述第二光阻层进行烘烤、显影、清洗，该第二光阻层（222，222’）形成了头部腔体225，其头部腔体长度为Lhc。对该第二光阻层再进行第二次硬烘烤或离子硬化处理过程。
需要说明的是，在对第二光阻层进行第二曝光时，为了避免第二光源的光线到达第一光阻层(210,210’)使其形成第二光罩曝光区(220M,图2b)，第二光阻层类型被选为负光阻型，与第一光阻层类型的正光阻型相反，而且第二光罩290-2的头部腔体图案为不透光（opaque），这样能保证在第二曝光后的显影清洗后，只在第二光阻层中形成头部腔体225，第一光阻层不受影响。如果第二光阻层选正光阻型且第二光罩图案为透光图案，则对第二光阻层曝光时，部分光线仍会到达第一光阻层的第二光罩曝光区220M，从而使第一光阻层中的根部腔体受到二次曝光而质量下降。
参考图2c，用真空蒸镀法沉积具有栅极金属层厚度250t的栅极金属层(250,250’,250”)。
参考图2d，剥离第二光阻层上不需要的栅极金属层(250’,250”)和去除第一光阻层和第二光阻层；清洗和烘烤具有T形栅250、源极220S和漏极220D的半导体基板205，以形成图2d所示的高电子迁移率晶体管HEMT器件 200d，该器件即可进行电子测量。
参考图2e，为了增进热稳定和可靠性，在HEMT器件上沉积一层钝化层(230,230’,230”)，具有一个钝化层厚度(230t,230’t,230”t)。该钝化层材料选自：氧化硅，氮化硅，氧化铪，氧化铝和它们的混合物。
根据本发明的另一特点：第一光阻层(210,210’)的表面和第二光阻层(220,220’，图2b)的表面在显影和清洗后进行一个光阻层硬化处理。光阻层硬化处理的方法有热烘烤、红外热照射或离子硬化处理。
参考图2f，为了增强第一光阻层(210,210’)在半导体基板205上的粘附性，在涂布该第一光阻层之前，先涂布一层增粘层(270,270’)，此增粘层可以用旋转涂布或蒸汽蒸着的方式，增粘层的材料可选HMDS（六甲基二硅胺）等。
在利用第一光源对第一光阻层进行曝光时为减小不应有的反射，在涂布第一光阻层之前先涂布一层附加的抗反射层(280,280’)，选择抗反射层厚度(280t,280’t)使得第一光源到达半导体基板205的反射为最小，以增进在第一光阻层中形成第一根部腔体的分辨率。
本发明另一特点是，形成T形栅极头部腔体225也可以在第二光阻层上附加第三光阻层(290,290’)来达成。参考图2g。在涂布第二光阻层并进行第二软烘烤后，在曝光第二光阻层之前，再涂布一层第三光阻层(290,290’)。第三光阻层厚度为290t，第三光阻层的类型和第二光阻层的类型一样，使得它们可以在同一曝光过程中曝光。涂布第三光阻层后，进行第三光阻层的第三软烘烤，然后使用第二光源通过具有第二光罩图案的第二光罩对第二光阻层和第三光阻层进行同时第二曝光。本发明的另一特征是，第三光阻层的显影灵敏度比第二光阻层的显影灵敏度稍小，以使得在第二次显影后头部腔体长度为Lhc。由于第三光阻层的显影灵敏度较小，在显影后，相比第二光阻层220和220’，第三光阻层290和290’会有突出部分290ov和290’ov，突出部分的长度为290L和290’L，使得第三光阻层开口290OP的第三光阻层开口长度290OPL小于头部腔体长度Lhc,即290OPL<Lhc,以便于后续栅极金属层沉积后的剥离。
为了得到在第一光阻层中具有圆弧边角的第一根部腔体，在使用第一光源对第一光阻层进行曝光时，选定的第一散焦差值DF1使得第一光阻层形成的第一根部腔体边角因散焦而变圆弧，圆弧半径由散焦差值决定，图3a～图3c给出通过不同散焦差值曝光并显影后的第一光阻层截面图。
图3a小的散焦差值得到小的第一光阻层上边缘曲率半径R1和R1’；图3b中等的散焦差值得到中等的第一光阻层上边缘曲率半径R2和R2’；图3c大的散焦差值得到大的第一光阻层上边缘曲率半径R3和R3’；图3d中等的散焦差值得到中等的第一光阻层上边缘曲率半径R2和R2’，并加了第二层光阻320和320’。
在负散焦从-0.5微米改变到-0.65微米然后到-0.75微米时，第一光阻层上边缘的圆弧半径从R1到R2再到R3，见图3a、图3b和图3c。根据本发明，第一散焦差值DF1的取值范围是-0.35微米到-1.2微米，优选的范围是-0.45微米到-0.9微米。在曝光、显影、清洗、烘烤第一光阻层后，涂布第二光阻层(320,320’)，见图3d，其有第二光阻层类型和第二光阻层厚度320t，并进行第二软烘烤，然后以第二光源通过具有第二光罩图案（该图案为头部腔体图案）的第二光罩曝光第二光阻层 (320,320’)，第二光源可以是365纳米的i-line UV光源，248纳米的KrF DUV激光和193纳米的ArF DUV激光。
值得注意的是，第二光罩曝光区320M并没有在第二光阻层中受到第二光源的照射，该第二光阻层中未曝光的部分在第二次显影后被去除而形成头部腔体325。该头部腔体有两个侧壁(322,322’)具有负斜率，以便在后续步骤剥离沉积的栅极金属层。具有负斜率的侧壁可从下列方式取得：a）选择第二光阻层类型为负光阻性，特别是设计用来作剥离，b）在对第二光阻层进行第二次曝光时，选取适当的第二散焦差值DF2，该第二散焦差值DF2范围可选为-0.35微米到-1.5微米，优选为-0.55微米到-1.2微米。图3d给出利用DF1=-0.65微米和DF2=-0.85微米得到的根部腔体和头部腔体截面图。
实施例 1 ：
本实施例给出可使用的参数，设备和材料以制造具有从栅极根部到头部具有圆弧边角的T形栅的HEMT。本实施例的目的不在于限制本发明的范围。
取一个6寸的砷化镓晶圆基板，上面有为pHEMTs设计的AlGaAs-GaAs-InGaAs-GaAs势垒层-间隔层-沟道层-缓冲层的外延结构。以转速2,500rpm涂布一层厚度为60纳米的抗反射层，材料选自在罗门哈斯电子材料公司（Rohm &Haas）的AR10L-600TM，作为深紫外光（DUV、deep UV）的抗反射材料。在温度为150℃软烘烤60秒。以转速2,000rpm涂布一层ShipleyTM公司的UV 210-05TM正光阻剂,在温度为130℃软烘烤60 秒，得到第一光阻层厚度450纳米。使用具有248纳米KrF激光光源的机型ASML PAS5500/750D DUV扫描机，通过具有根部腔体图案的第一光罩对具有UV 210-05TM正光阻剂的第一光阻层进行曝光，NA=0.60，σ=0.6，第一散焦差值DF1=-0.65µm，用来形成T形栅的第一根部腔体，曝光后在130 ℃烘烤90 秒，并在温度为23℃的0.26N四甲基氢氧化铵（tetramethyl ammonium hydroxide）的显影液中显影45秒并清洗得到一个根部腔体长度为250 纳米和圆弧边角的第一根部腔体，圆弧边角的上边缘曲率半径为R2=140nm。
在去离子水中清洗的时间为120秒，然后在120℃硬烘烤60秒。也可以进行离子硬化处理，离子硬化处理的条件如下：在机台Lam Rainbow 4400中使用SF6离子，SF6流量85sccm，压力120mtorr，RF功率55W,进行离子硬化40秒。
以转速2,000rpm涂布第二光阻层，材料选自AZ®电子材料公司的负光阻剂AZ®nLOF®5510（为i-line光源和金属剥离而调制）。在90℃进行第二软烘烤60秒,得到的第二光阻层厚度为1.1微米。利用具有365纳米i-line光源的机台ASML PASS5500/200通过具有头部腔体图案的第二光罩进行第二曝光。选取第二散焦差值DF2为-0.8微米，曝光后在110℃烘烤90秒。
此后在23℃的AZ® MIF300显影液中(浓度2.38%,由AZ 电子材料公司提供)显影60秒并清洗。形成一个具有负斜率侧壁长度为850纳米的头部腔体，该侧壁与第二光阻层表面形成82 o的角度，该头部腔体与第一根部腔体形成一个T形栅腔体。
在120℃硬烘烤60秒，然后在以下条件进行光阻层的清理：在60℃下用氧的下游离子（downstream plasma），氧的流量是260sccm，压力在4.0toor，RF功率150W，在Matrix105系统中蚀刻40秒，去除的光阻层厚度为60纳米。清理后，将基板送进一个多源的TemescalTM e-beam vacuum evaporation system电子束蒸镀系统中进行栅极金属层的沉积，沉积的材料及厚度分别为：钛/铂/金=600A/300A/6000A。沉积栅极金属层后，将基板泡进一个温度为70℃的NMP溶液中20分钟，并加以连续或间歇的超声波震动，然后用NMP溶液喷洒，压力100kg/cm2高速喷洒，使用的机台为SSEC型号3303剥离系统，以实现第二光阻层上栅极金属层的剥离和第一光阻层和第二光阻层的去除。金属剥离后在去离子水中清洗120秒并烘干，如有必要可以进行一个附加的灰化步骤（ashing）。但如果前述的剥离制程成功进行，可省略此步骤。之后，便得到T形栅高度为690纳米，栅极长度Lg=250纳米的pHEMT。此时，再基板送进一个Plasma ThermTM Versalock® PECVD 系统去沉积成一层Si3N4钝化层。沉积Si3N4的条件如下：基板温度200℃,(He+N2)/NH3比例为0.7,在氮和氦混合气体中氮浓度为25%,RF功率250 W,Si3N4厚度控制为120nm,具有小的应力。在钝化层沉积后，我们的InGaAs pHEMT器件就可以进行测试了。
根据本发明的第二个发明目的，除了使用“两次散焦”来得到圆弧边角的T形栅结构外，还可以通过化学微缩步骤来缩小T形栅的栅极根部长度，以满足HEMT对T形栅的要求。以下描述结合附图将对本发明的第二个技术方案做进一步详细说明。
如前所述，在显微光刻中，光刻的最小特征尺寸，也就是分辨率R是由光刻波的波长λ和数值孔径NA决定，R=k1[λ/NA]，λ和NA由使用设备决定，k1是跟制程有关的参数，理论上希望此k1参数小于0.3，可是小的k1 参数需要严格控制制程条件，这会导致较低的良率。在实际生产制造中一般k1数值会在0.4左右，以便达成高的良率。因此，使用包含365纳米的i-line UV光源，248纳米的KrF DUV激光或193纳米的ArF DUV激光进行显微光刻时，分辨率如下：使用365纳米的i-line UV光源时，R=350纳米；使用248纳米的KrF DUV激光时，R=180纳米；使用193纳米的ArF DUV激光时，R=130纳米。上述的分辨率是在k1=0.3的严格控制下得到的,因此除非采用加强分辨率的方法，这些光源可能无法直接用来制造特征尺寸接近100纳米或更小的MMICs。
根据本发明的一个特点，见图4a到图4j，提出了一个在半导体基板405上制造高电子迁移率晶体管(400d,图4g)T形栅450的方法，半导体基板405上有一个源极420S,一个漏极420D,至少一个势垒层和一个沟道层（图中未显示）。制造步骤如下：见图4a，在半导体基板405上形成一个具有第一光阻层类型（最好是正光阻类型）和第一光阻层厚度410t的第一光阻层，进行第一软烘烤；
使用第一光源通过具有第一光罩图案（该图案为根部腔体图案）的第一光罩和具有第一散焦差值DF1的第一镜头把第一光罩图案投影到第一光阻层上使其第一曝光。
第一光源可以是一个365纳米的i-line UV光源，一个248纳米的KrF DUV激光或者一个193纳米的ArF DUV激光。第一散焦差值DF1是第一光罩图案投影焦点位置跟第一光阻层中心位置的差值，第一散焦差值DF1的范围为-0.35微米到-1.2微米，最好在-0.45微米到-0.9微米之间，以便在曝光并显影第一光阻层后得到具有圆弧边角的第一根部腔体。曝光所述第一光阻层，烘烤、显影、清洗。在该第一光阻层（410，410’）中形成了具有第一根部腔体长度LS1的第一根部腔体415s1。此时，第一根部腔体长度LS1比最后所需HEMT的T形栅的栅极根部长度Lg要大。
然后，在第一光阻层上，涂布一层具有微缩层厚度460t的微缩层460，见图4b。该微缩层的材料可选RELACS，即分辨率增强光刻辅助化学收缩有机试剂。RELACS常被用在半导体电路制造中。RELACS的原理和其他信息可在下述文件中找到：“使用分辨率增强光刻辅助化学收缩方法的KrF 光刻实现0.1微米级接触孔图案的制造，T.丰岛等人，国际电子器件会议,1998,IEDM 98-333-98-336”。
涂布微缩层后则进行扩散烘烤步骤，使第一光阻层中的一些酸分子扩散到微缩层中，并使该扩散了酸分子的微缩材料RELACS产生交链，交链后的微缩材料在后续的显影或清洗过程中将不溶于溶液，而会留在第一光阻层的表面，从而改变原来在第一光阻层中所形成的特征尺寸。在本发明的实施例中将使用RELACS作为微缩层的材料。
图4c给出扩散烘烤后第一光阻层(410,410’)中酸分子扩散到微缩层的材料中形成扩散微缩层的情形，第一光阻层上的斜线阴影部分为具有扩散微缩层厚度(465’t,465”t)的扩散微缩层(465’,465”)。在进行显影或清洗后，未扩散的微缩层材料被去除，见图4d，留下扩散微缩层在第一光阻层的表面，形成具有第二根部腔体长度LS2的第二根部腔体415s2，第二根部腔体长度LS2等于最后T形栅的栅极根部长度Lg，但比第一根部腔体长度LS1小。需注意的是酸分子从第一光阻层扩散到微缩层的量是由扩散烘烤的温度和时间决定，扩散的量也决定了扩散微缩层的厚度(465’t,465”t)，因此第二根部腔体长度LS2可以被控制，以达到HEMTs所需T形栅的栅极根部长度Lg,即LS2=LS1–465’t–465”t=Lg。
为了硬化第一光阻层表面上的扩散微缩层，在清洗和烘烤后，还需进行一个离子硬化处理过程。离子硬化处理的条件如下：在反应蚀刻系统如Lam Rainbow 4400系统中使用SF6离子，设定SF6流量85sccm，压力120mtorr，RF功率55W,进行离子硬化40秒。
参考图4e，继续涂布具有第二光阻层类型（与第一光阻类型相反）和第二光阻层厚度420t的第二光阻层，进行第二软烘烤，选取第二散焦差值DF2；使用第二光源通过具有第二光罩图案（该图案为头部腔体图案）的第二光罩和具有第二散焦差值DF2的第二镜头把第二光罩图案投影到第二光阻层上使其第二曝光。第二光源可以是一个365纳米的i-line UV光源，一个248纳米的KrF DUV 激光或者一个193纳米的ArF DUV激光。第二散焦差值DF2是第二光罩图案投影焦点位置跟第二光阻层中心位置的差值，第二散焦差值DF2的范围为-0.35微米到-1.5微米，最好在-0.55微米到-1.2微米之间，以便在曝光并显影第二光阻层后得到第二光阻层的负斜率侧壁(422,422’，见图4e)。曝光所述第二光阻层并烘烤、显影、清洗后，该第二光阻层（420,420’）中形成头部腔体425，其头部腔体长度为Lhc。在清洗和干燥后，进行对显影后的第二光阻层进行第二硬烘烤或离子硬化处理过程，然后用真空蒸镀法沉积具有栅极金属层厚度450’t的栅极金属层(450, 450’,450”，见图4f)。
栅极金属层是一个多层的金属：钛铂金Ti-Pt-Au或铂钛铂金Pt-Ti-Pt-Au，或镍铝金Ni-Al-Au或镍金Ni-Au。其中接触半导体基板的第一层金属具有好的粘附性及整流特性，以便形成漏电小、串联电阻也小的HEMT的栅极。在栅极金属层沉积完后，便进行剥离步骤，以剥离在第二光阻层上不需要的栅极金属层(450’,450”)和去除第一光阻层，扩散微缩层和第二光阻层；清洗和烘烤具有T形栅450,源极420S和漏极420D的半导体基板405，以形成图4g所示的HEMT400 ’ d。该T形栅的栅极根部长度为Lg，头部长度为Lh，其总高度为H。如果在上述的显影和清洗后，还有部分残留的扩散微缩层（465’,465”）未去除，则可以对其进行额外的溶液清洗步骤。经过清洗烘干后，HEMT器件400 ’ d即可进行电测量。为了增进热稳定和可靠性，在HEMT器件400 ’ d上沉积一层具有钝化层厚度(430t,430’t,430”t)的钝化层(430,430’,430”图4h)，以形成钝化的HEMT器件（400d，图4h）。该钝化层材料选自：氧化硅，氮化硅，氧化铪，氧化铝和它们的混合物。
根据本发明的另一特点：第一光阻层(410,410’)的表面和第二光阻层(420,420’，见图4f)的表面在显影和清洗后需进行一个硬化处理。可选的硬化处理的方法有热烘烤、红外热照射和离子硬化处理。
本发明另一特点是，形成T形栅的头部腔体425也可以通过在第二光阻层上附加第三光阻层(490,490’ ，图4j)来达成。在涂布第二光阻层并进行第二光阻层软烘烤之后，在第二曝光之前，再涂布一层具有第三光阻层厚度为490t的第三光阻层。第三光阻层的类型和第二光阻层的类型一样，使得它们可以在同一曝光过程中曝光。涂布第三光阻层后，进行第三光阻层的软烘烤，然后使用第二光源通过具有第二光罩图案的第二光罩对第二光阻层和第三光阻层同时进行第二曝光，第二曝光的描述参考图2b。本发明的另一特征是，第三光阻层的显影灵敏度比第二光阻层的显影灵敏度稍小，以使得在第二次显影后头部腔体长度为Lhc。由于第三光阻层的显影灵敏度较小，在显影后第三光阻层490和490’会有突出部分(490ov,490’ov)，突出部分的长度为(490L,490’L)，使得第三光阻层的开口490OP的第三光阻层开口长度490OPL小于头部腔体长度Lhc,即490OPL<Lhc以便于后续剥离栅极金属层。
为了增强第一光阻层(410,410’)在半导体基板405上的粘附性，在涂布该第一光阻层之前，先涂布一层增粘层(470,470’，见图4i)，此增粘层可以用旋转涂布或蒸汽蒸着的方式。
为减小在第一光源对第一光阻层进行曝光时为不应有的反射，在涂布第一光阻层之前先涂布一层附加的抗反射层(480,480’，见图4i)，选择抗反射层厚度(480t,480’t)使得第一光源的光线达到半导体基板405的反射为最小，以增进在第一光阻层中形成根部腔体的分辨率。
根据本发明的第三个发明目的，除了使用“两次散焦”和化学微缩步骤来缩小栅极根部长度外，还可以通过热变形步骤来进一步缩小T形栅的栅极根部长度，以满足MMICs的HEMT对T形栅的要求。以下描述结合附图以及实施例2将对本发明的第三个技术方案做进一步详细说明。
如前所述，使用包含365纳米的i-line UV光源，248纳米的KrF DUV激光或193纳米的ArF DUV激光进行显微光刻时，分辨率如下：使用365纳米的i-line UV光源时，R=350纳米；使用248纳米的KrF DUV激光时，R=180纳米；使用193纳米的ArF DUV激光时，R=130纳米。可以看出当采用i-line UV光源或KrF DUV激光进行显微光刻时，就算使用了微缩层材料如RELACS，还是不足以制造栅极根部长度为150纳米，100纳米或更小的T形栅。
根据本发明的另一个特点，见图5a到图5k，提出了一个在半导体基板505上制造MMICs的高电子迁移率晶体管(图5j的550d ’和图5i的550d)T形栅550的方法，半导体基板505上有一个源极520S,一个漏极520D,至少一个势垒层和沟道层（图中未显示）。为了简化说明，图5a至图5f 中没有给出上述的源极和漏极，而是在图5g至图5k才给出来。在半导体基板505上形成晶体管的步骤是：在半导体基板505上形成具有第一光阻层类型（最好是正光阻型）和第一光阻层厚度510t的第一光阻层(见图5a)；进行第一软烘烤；
使用第一光源通过具有第一光罩图案（该图案为第一根部腔体图案）的第一光罩和具有第一散焦差值DF1的第一镜头把第一光罩图案投影到第一光阻层上使其第一曝光。
第一光源可以是一个365纳米的i-line UV光源，一个248纳米的KrF DUV激光或者一个193纳米的ArF DUV激光。第一散焦差值DF1是第一光罩图案投影图像位置跟第一光阻层中心位置的差值，DF1的范围为–0.35微米到-0.6微米，以便在曝光并显影第一光阻层后得到具有圆弧边角的第一根部腔体。曝光后，烘烤、显影并清洗，该第一光阻层（510,510’）形成具有第一根部腔体长度LS1的第一根部腔体515s1，第一根部腔体长度LS1比HEMT所需的T形栅的栅极根部长度Lg（图5h）要大。在第一光阻层上，再涂布一层具有微缩层厚度(560t，图5b)的微缩层560，这种微缩层的材料可选RELACS有机材料，是一种有机分子材料且常被用在半导体电路制造中。RELACS的原理和其他信息可在下述文件中找到：“使用分辨率增强光刻辅助化学收缩方法的KrF 光刻实现0.1微米级接触孔图案的制造，丰岛等人，国际电子器件会议,1998,IEDM 98-333-98-336”。
涂布微缩层后则进行扩散烘烤步骤，使第一光阻层中的一些酸分子扩散到微缩层中，并使该扩散了酸分子的微缩材料RELACS产生交链，交链后的微缩材料在后续的显影或清洗过程中将不溶于溶液，而会留在第一光阻层的表面，从而改变原来在第一光阻层中所形成的特征尺寸。在本发明的实施例中将使用RELACS作为微缩层的材料。
图5c给出扩散烘烤后第一光阻层(510,510’)中酸分子扩散到微缩层560中形成扩散微缩层的情形，第一光阻层上的斜线阴影部分为具有扩散微缩层厚度(565’t,565”t)的扩散微缩层(565’,565”)。进行显影或清洗后，未扩散微缩层材料被去除，留下扩散微缩层在第一光阻层的表面，形成具有第二根部腔体长度LS2的第二根部腔体(515s2，图5d)，第二根部腔体长度LS2比第一根部腔体长度LS1小。酸分子从第一光阻层扩散到微缩层的量由扩散烘烤的温度和时间决定，扩散的量也决定了扩散微缩层的厚度(565’t,565”t)，因此第二根部腔体长度LS2可以适当控制到一定数值，但还比所需的栅极根部长度要大，LS2=[LS1–565’t–565”t]>Lg。
根据本发明,为了进一步减小第二根部腔体长度LS2 到所需的栅极根部长度Lg，还需要进行一个热变形步骤，热变形步骤的温度和时间由第一光阻层的特性来决定。在进行热变形的过程中，第一光阻层(510,510’)和其上的扩散微缩层（565’,565”）材料发生流动变形，流动变形后的截面图参见图5e，因而形成了第三根部腔体515s3，其第三根部腔体长度为LS3，LS2>LS3=LS=Lg，从而使得第三根部腔体长度LS3跟所需的HEMT( 550d’,图5h) T形栅极根部长度Lg相等。
值得注意的是，如果在形成扩散微缩层之前就对第一光阻层进行热变形，那么第一光阻层则与具有扩散微缩层的第一光阻层的变形性质不同，热变形后的第一光阻层中的根部腔体长度可能会比热变形之前的长度还要大。因此在未形成扩散微缩层的情况下就使用热变形是无法制造出更小的栅极长度以满足HEMT的T形栅的要求。
为了硬化第一光阻层表面上的扩散微缩层，在清洗和烘烤后，还需进行一个离子硬化处理过程。离子硬化处理的条件如下：在反应蚀刻系统如Lam Rainbow 4400系统中使用SF6离子，设定SF6流量85sccm，压力120mtorr，RF功率55W,进行离子硬化40秒。
在热变形和离子硬化处理步骤之后，参考图5f，则涂布具有第二光阻层类型（与第一光阻类型相反）和第二光阻层厚度520t第二光阻层，再进行第二软烘烤；
使用第二光源通过具有第二光罩图案（该图案为头部腔体图案）的第二光罩和具有第二散焦差值DF2的第二镜头把第二光罩图案投影到第二光阻层上使其第二曝光。
第二光源可以是一个365 纳米的i线UV光源，一个248纳米的KrF DUV 激光或者一个193纳米的ArF DUV激光。第二散焦差值DF2是第二光罩图案投影焦点位置跟第二光阻层中心位置的差值，以便在曝光显影第二光阻层后得到第二光阻层的负斜率侧壁(522,522’，图5f)，第二曝光后，经烘烤、显影并清洗，该第二光阻层(520,520’)形成了头部腔体（525，图5f），其头部腔体长度为Lhc。在清洗后，进行一个第二硬烘烤或离子硬化过程，然后用真空蒸镀法沉积具有栅极金属层厚度550’t的栅极金属层(550,550’,550”，图5g)。为了完整的描述，图5g～图5k给出了漏极和源极(520D,520S)。
栅极金属层是多层金属：钛铂金（Ti-Pt-Au）或铂钛铂金（Pt-Ti-Pt-Au）或镍金（Ni-Au）或镍铜金（Ni-Cu-Au）。其中接触半导体基板的第一层金属具有好的粘附性及整流特性，以便形成漏电小、串联电阻也小的HEMT的栅极。在栅极金属层沉积完后，进行剥离步骤，以剥离沉积在第二光阻层上不需要的栅极金属层(550’,550”)和去除第一光阻层（510,510’），扩散微缩层和第二光阻层(520，520’)；清洗和烘烤具有T形栅(550d’,图5h),源极520S和漏极520D的半导体基板505，以形成图5h所示的HEMT器件550d ’。该T形栅根部长度为Lg，头部长度为Lh，其总高度为H。如果在显影和清洗过程中，还有部分残留的扩散微缩层，则可以进行额外的溶液清洗步骤。经过清洗烘干后，HEMT器件即可进行电子测量。为了增进热稳定和可靠性，在HEMT器件上沉积一层钝化层(530,530’,530”，图5i)，具有钝化层厚度(530t,530’t,530”t)。该钝化层材料选自：氧化硅，氮化硅，氧化铪，氧化铝和它们的混合物。
根据本发明的另一特点：第一光阻层(510,510’)的表面和第二光阻层(520,520’，图5f)的表面在显影和清洗后进行光阻层硬化处理。光阻层硬化处理的方法选自：热烘烤，红外热照射和等离子硬化处理。
本发明另一特点是，形成T形栅的头部腔体525也可以在第二光阻层上附加第三光阻层(590,590’)来达成。在涂布第二光阻层并进行第二光阻层软烘烤后，但在第二曝光之前，涂布一层第三光阻层(590,590’，图5k)，具有第三光阻层厚度590t，第三光阻层的类型和第二光阻层的类型一样，使得它们可以在同一曝光过程中曝光。涂布第三光阻层后，进行第三光阻层的软烘烤，然后使用第二光源通过第二光罩使第二光阻层和第三光阻层同时第二曝光。本发明的另一特征是，第三光阻层的显影灵敏度比第二光阻层的显影灵敏度稍小，以使得在第二次显影后头部腔体长度为Lhc。由于第三光阻层的显影灵敏度较小，在显影后第三光阻层会有突出部分(590ov,590’ov)，突出部分的长度为(590L,590’L)，使得第三光阻层的开口590OP有第三光阻层开口长度590OPL,且小于头部腔体长度Lhc,以便于后续剥离栅极金属层。
为了增强第一光阻层(510,510’)在半导体基板505上的粘附性，在涂布该第一光阻层之前，先涂布一层增粘层(570,570’，图5j)，此增粘层可以用旋转涂布或蒸汽蒸着的方式。
在利用第一光源对第一光阻层进行曝光时为减小不应有的反射，在涂布第一光阻层之前先涂布一层附加的抗反射层(580,580’，图5j)，选择抗反射层厚度(580t,580’t)使得第一光源到达半导体基板505时的反射为最小，以增进在第一光阻层中形成根部腔体的分辨率。
实施例 2:
本实施例给出可使用的参数、设备和材料以制造本发明目的二和目的三提出的具有进一步缩小栅极的T形栅的HEMT。相比本发明目的二的制造方法，本发明目的三的制造方法增加了热变形步骤，该步骤可以进一步缩小栅极长度，例如将栅极长度从150nm缩小到110nm。也就是说，在实际生产中，如果不想进一步缩小栅极长度就不需要进行实施例2中的热变形步骤。本发明本实施例的目的不在于限制本发明的范围。
取一个6寸的硅晶圆基板，上面有设计的AlN-GaN-AlGaN缓冲层-沟道层-势垒层的外延结构。以转速2,500rpm涂布一层厚度为60纳米的抗反射层，材料选自在罗门哈斯电子材料公司（Rohm &Haas）的AR10L-600TM，作为深紫外光（DUV、deep UV）的抗反射材料。在温度为150℃软烘烤60秒。以转速1700rpm涂布一层具有ShipleyTM公司的UV 210-05TM 正光阻剂材料的第一光阻层,在温度为130℃软烘烤60秒，得到第一光阻层厚度550纳米。使用具有248纳米KrF激光光源的机型ASML PAS5500/750D DUV扫描机，通过具有第一光罩图案（该图案为第一根部腔体图案）的第一光罩对具有UV 210-05TM正光阻剂的第一光阻层进行第一曝光，选定NA=0.60，σ=0.6，第一散焦差值DF1=-0.65微米，用来形成T形栅的第一根部腔体，第一曝光后在130℃烘烤90秒，并在温度为23℃的0.26N四甲基氢氧化铵（tetramethyl ammonium hydroxide）的显影液中显影45秒并清洗得到一个根部腔体长度为233纳米的根部腔体。在去离子水中清洗的时间为120秒，然后在140℃硬烘烤60秒。
然后再以转速2500rpm旋涂一层微缩层，材料是AZ®R200（取自AZ 电子材料公司），在85℃进行第二软烘烤60秒,得到AZ®R200微缩层厚度750纳米。然后再以115℃进行扩散烘烤70秒，以使微缩层的材料进行交链而形成扩散微缩层。在含有1%清洁剂（surfactants）的水溶液中，对AlGaN-GaN-AlN-Si基板显影或清洗60秒，去除未交链的微缩层材料后，在UV210-5 TM第一光阻层上形成一个厚度为40纳米的扩散微缩层，形成一个第二根部腔体，其第二根部腔体的长度为150nm。
另外，也可以选择AZ SH114作为微缩层的材料。相应的步骤则为：以转速2500rpm旋涂一层AZSH114微缩层，在85℃烘烤60秒,然后再以115℃进行扩散烘烤70秒，以使微缩层的材料交链而形成扩散微缩层。AZSH114微缩层厚度为750纳米。在含有1%清洁剂（surfactants）的水溶液中，对AlGaN-GaN-AlN-Si基板显影或清洗60秒，去除未交链的微缩层材料后，在UV210-5 TM第一光阻层上形成一个厚度为40纳米的扩散微缩层，形成一个第二根部腔体，其第二根部腔体的长度为150nm。
接着，在123℃进行一个25分钟的热变形制程，使得第一光阻层及其上面的扩散微缩层流动变形而产生第三根部腔体，其第三根部腔体长度为110nm。
为了硬化第一光阻层表面上的扩散微缩层，在清洗和烘烤后，还需进行一个离子硬化处理过程。离子硬化处理的条件如下：在反应蚀刻系统如Lam Rainbow 4400系统中使用SF6离子，设定SF6流量85sccm，压力120mtorr，RF功率55W,进行离子硬化40秒。
进行离子硬化后，以转速2,000rpm涂布第二光阻层，选用AZ®电子材料公司的AZ®nLOF®5510光阻剂，该光阻剂是为i-line波长和金属剥离而调制的负光阻型。在90℃进行软烘烤60秒,得到的第二光阻层厚度为1.15微米。利用具有i-line波长为365纳米光源的机台ASML PASS5500/200，通过具有第二光罩图案（该图案为头部腔体图案）的第二光罩进行第二曝光。选取第二散焦差值DF2为-0.7微米，第二曝光后以110℃烘烤90秒。
此后在23℃的AZ® MIF300显影液中(浓度为2.38%,由AZ电子材料公司提供)，显影60秒，以便形成一个具有负斜率侧壁和具有头部腔体长度为550纳米的头部腔体，该负斜率侧壁与第二光阻层表面形成83o的角度，该头部腔体与第三根部腔体形成一个T形栅腔体。
在120℃进行硬烘烤60秒，然后在以下条件去除光阻层：60℃使用氧的下游离子，氧气的流量是250sccm，压力为4.1torr，RF功率150W，，在Matrix 105系统蚀刻40秒，去除光阻层的厚度为60纳米。清理后，将基板送进一个多金属源的TemescalTM电子束蒸镀系统中进行多层栅极金属层的沉积，沉积的材料及厚度分别为：镍/金=100A/4000A。用真空蒸镀法沉积栅极金属层后，把基板浸入一个温度为70℃的NMP溶液中20分钟，并加以连续或间歇的超声波震动，然后用NMP溶液喷洒，压力为100kg/cm2，使用的机台为SSEC型号3303剥离系统以实现对第二光阻层上不需要留下的栅极金属层的剥离，同时第一光阻层、扩散微缩层和第二光阻层被去除。金属层剥离以后基板在去离子水中清洗150秒，如有必要可以进行一个附加的灰化步骤。但如果前述的剥离制程进行成功，可省略此步骤。得到的GaN的T形栅高度为410纳米，栅极根部长度Lg为110nm。基板此时送进一个Plasma ThermTM Versalock® PECVD系统的真空腔中去沉积成一层Si3N4钝化层。沉积Si3N4的条件如下：基板温度200℃,(He+N2)/NH3比例为0.7,在氮和氦混合气体中氮浓度为25%,RF功率250W,Si3N4厚度控制为80nm,且具有小的应力。在钝化层沉积后，所得的GaN HEMT器件就可以进行电子测量了。

Claims (25)

1.一种制造晶体管T形栅的方法，其特征是包含了如下步骤：
1）在半导体基板上涂布具有第一光阻层厚度和第一光阻层类型的第一光阻层；
2）对所述第一光阻层进行第一软烘烤；
3）将所述第一光阻层通过具有第一光罩图案的第一光罩在第一光源下进行第一曝光，并以第一散焦差值使投影在第一光阻层上的第一光罩图像散焦；
4）对第一曝光后的所述第一光阻层进行烘烤、显影、清洗，以在所述第一光阻层上形成具有第一根部腔体长度和圆弧边角的第一根部腔体；
5）对显影过的所述第一光阻层进行第一硬烘烤；
6）在所述第一光阻层上涂布具有第二光阻层厚度和第二光阻层类型的第二光阻层；
7）对所述第二光阻层进行第二软烘烤；
8）将所述第二光阻层通过具有第二光罩图案的第二光罩在第二光源下进行第二曝光，并以第二散焦差值使投影在所述第二光阻层上的第二光罩图像散焦；
9）对所述第二光阻层进行第二曝光后的烘烤、显影、清洗，以在所述第二光阻层上形成具有头部腔体长度的头部腔体；
10）对显影过的所述第二光阻层进行第二硬烘烤；
11）使用真空蒸镀法沉积栅极金属层；
12）从所述第二光阻层剥离栅极金属层，并去除所述第一光阻层和第二光阻层，最后对所述半导体基板进行清洗和烘烤。
2.如权利要求1所述的制造晶体管T形栅的方法，其特征在于：还包括了在显影后硬化所述第一光阻层表面和第二光阻层表面的步骤。
3.如权利要求1所述的制造晶体管T形栅的方法，其特征在于：其中所述的第一光阻层类型与第二光阻层类型相反。
4.如权利要求1所述的制造晶体管T形栅的方法，其特征在于：其中所述在第一光阻层上的散焦是负散焦。
5.如权利要求1所述的制造晶体管T形栅的方法，其特征在于：还包括了在所述半导体基板涂布所述第一光阻层之前，涂布增粘层的步骤。
6.如权利要求1所述的制造晶体管T形栅的方法，其特征在于：还包括了在所述半导体基板涂布所述第一光阻层之前，涂布底部抗反射层的步骤。
7.如权利要求1所述的制造晶体管T形栅的方法，其特征在于：还包括了在所述第一光阻层中形成第一根部腔体之后的一个缩小所述第一根部腔体长度的化学微缩步骤。
8.如权利要求1所述的制造晶体管T形栅的方法，其特征在于：还包括了在形成第一根部腔体后的一个缩小所述第一根部腔体长度的热变形步骤。
9.如权利要求1所述的制造晶体管T形栅的方法，其特征在于：还包括了沉积具有钝化层厚度的钝化层的步骤，以钝化所述晶体管器件。
10.一种制造晶体管T形栅的方法，其特征是包含了如下步骤：
1）在半导体基板上形成具有第一光阻层厚度和第一光阻层类型的第一光阻层；
2）对所述第一光阻层进行第一软烘烤；
3）将所述第一光阻层通过具有第一光罩图案的第一光罩在第一光源下进行第一曝光，并以第一散焦差值使在所述第一光阻层上的第一光罩投影图像散焦；
4）对所述第一光阻层进行第一曝光后的烘烤、显影、清洗，以在所述第一光阻层上形成具有第一根部腔体长度和圆弧边角的第一根部腔体；
5）涂布一层微缩层；
6）进行所述微缩层扩散烘烤，以使酸分子在所述第一光阻层中扩散进入所述微缩层的一部分，以形成具有扩散微缩层厚度的扩散微缩层；
7）进行所述微缩层显影和清洗，以去除未扩散的微缩层材料；留在所述第一光阻层的扩散微缩层形成了具有第二根部腔体长度的第二根部腔体，该第二根部腔体长度长度小于所述第一根部腔体长度；
8）进行清洗和烘烤后，对所述第一光阻层上的扩散微缩层进行离子硬化处理；
9）在所述第一光阻层上涂布具有第二光阻层厚度和第二光阻层类型的第二光阻层；
10）对所述第二光阻层进行第二软烘烤；
11）将所述第二光阻层通过具有第二光罩图案的第二光罩在第二光源下进行第二曝光，并以第二散焦差值使投影在第二光阻层上的第二光罩图像散焦；
12）对所述第二光阻层进行第二曝光后的烘烤、显影、清洗，以在所述第二光阻层上形成具有头部腔体长度的头部腔体；
13）对显影过的所述第二光阻层进行第二硬烘烤；
14）使用真空蒸镀法沉积栅极金属层；
15）从所述第二光阻层剥离栅极金属层，并去除所述第一光阻层、扩散微缩层和第二光阻层，最后对所述半导体基板进行清洗和烘烤。
11.如权利要求10所述的制造晶体管T形栅的方法，其特征在于：还包括了在显影清洗后硬化所述第一光阻层和第二光阻层的步骤。
12.如权利要求10所述的制造晶体管T形栅的方法，其特征在于：其中所述的第一光阻层类型与第二光阻层类型相反。
13.如权利要求10所述的制造晶体管T形栅的方法，其特征在于：其中所述在第一光阻层上的散焦是负散焦。
14.如权利要求10所述的制造晶体管T形栅的方法，其特征在于：还包括了在所述半导体基板上涂布所述第一光阻层之前，涂布增粘层的步骤。
15.如权利要求10所述的制造晶体管T形栅的方法，其特征在于：还包括了在所述半导体基板上涂布所述第一光阻层之前，涂布底部抗反射层的步骤。
16.如权利要求10所述的制造晶体管T形栅的方法，其特征在于：还包括了在形成所述第二根部腔体后的一个缩小所述第二根部腔体长度的热变形步骤。
17.如权利要求10所述的制造晶体管T形栅的方法，其特征在于：还包括沉积具有钝化层厚度的钝化层，以钝化所述晶体管器件。
18.一种制造晶体管T形栅的方法，其特征是包含了如下步骤：
1）在半导体基板上形成具有第一光阻层厚度和第一光阻层类型的第一光阻层；
2）对所述第一光阻层进行第一软烘烤；
3）将所述第一光阻层通过具有第一光罩图案的第一光罩在第一光源下进行第一曝光，并以第一散焦差值使在第一光阻层上的第一光罩投影图像散焦；
4）对所述第一光阻层进行第一曝光后的烘烤、显影、清洗，以在所述第一光阻层上形成具有第一根部腔体长度和圆弧边角的第一根部腔体；
5）涂布一层微缩层；
6）进行所述微缩层扩散烘烤，以使酸分子在所述第一光阻层中扩散进入所述微缩层的一部分，以形成具有扩散微缩层厚度的扩散微缩层；
7）对所述微缩层显影和清洗，以去除未扩散的微缩层材料；留在所述第一光阻层的扩散微缩层形成了具有第二根部腔体长度的第二根部腔体，该第二根部腔体长度小于所述第一根部腔体长度；
8）进行清洗和烘烤后，对所述第一光阻层上的扩散微缩层进行离子硬化处理；
9）对显影后的具有扩散微缩层的所述第一光阻层进行热变形，以形成具有第三根部腔体长度的第三根部腔体；
10）对1所述第一光阻层进行第一硬烘烤；
11）在所述半导体基板上形成具有第二光阻层厚度和第二光阻层类型的第二光阻层；
12）对所述第二光阻层进行第二软烘烤；
13）将所述第二光阻层通过具有第二光罩图案的第二光罩在第二光源下进行第二曝光，并以第二散焦差值使投影在第二光阻层上的第二光罩图像散焦；
14）对所述第二光阻层进行第二曝光后的烘烤、显影、清洗，以在所述第二光阻层上形成具有头部腔体长度的头部腔体；
15）对显影过的所述第二光阻层进行第二硬烘烤；
16）使用真空蒸镀法沉积栅极金属层；
17）从所述第二光阻层剥离栅极金属层，并去除所述第一光阻层、扩散微缩层和第二光阻层，最后对所述半导体基板进行清洗和烘烤。
19.如权利要求18所述的制造晶体管T形栅的方法，其特征在于：所述第三根部腔体长度小于所述第二根部腔体长度。
20.如权利要求18所述的制造晶体管T形栅的方法，其特征在于：还包括了在显影清洗后硬化所述第一光阻层表面和第二光阻层表面的步骤。
21.如权利要求18所述的制造晶体管T形栅的方法，其特征在于：其中所述的第一光阻层类型与第二光阻层类型相反。
22.如权利要求18所述的制造晶体管T形栅的方法，其特征在于：其中所述在第一光阻层上的散焦是负散焦。
23.如权利要求18所述的制造晶体管T形栅的方法，其特征在于：还包括了在所述半导体基板涂布所述第一光阻层之前，涂布增粘层的步骤。
24.如权利要求18所述的制造晶体管T形栅的方法，其特征在于：还包括了在所述半导体基板上涂布所述第一光阻层之前，涂布底部抗反射层的步骤。
25.如权利要求18所述的制造晶体管T形栅的方法，其特征在于：还包括了沉积具有钝化层厚度的钝化层，以钝化所述晶体管器件。
CN201510199007.5A 2015-04-24 2015-04-24 晶体管t形栅的制造方法 Active CN104882373B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510199007.5A CN104882373B (zh) 2015-04-24 2015-04-24 晶体管t形栅的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510199007.5A CN104882373B (zh) 2015-04-24 2015-04-24 晶体管t形栅的制造方法

Publications (2)

Publication Number Publication Date
CN104882373A true CN104882373A (zh) 2015-09-02
CN104882373B CN104882373B (zh) 2018-05-15

Family

ID=53949818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510199007.5A Active CN104882373B (zh) 2015-04-24 2015-04-24 晶体管t形栅的制造方法

Country Status (1)

Country Link
CN (1) CN104882373B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104950596A (zh) * 2015-07-07 2015-09-30 成都嘉石科技有限公司 T形栅结构的光刻方法
CN105374671A (zh) * 2015-12-25 2016-03-02 成都嘉石科技有限公司 T形栅结构的光刻方法
CN105511233A (zh) * 2015-12-28 2016-04-20 中国电子科技集团公司第十三研究所 采用两次电子束曝光制备t型栅的方法
CN108281348A (zh) * 2018-01-26 2018-07-13 成都海威华芯科技有限公司 T型光刻图形的根部腔壁角度调整方法及t型栅制作方法
CN108565213A (zh) * 2018-01-26 2018-09-21 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法
CN109103245A (zh) * 2018-07-26 2018-12-28 厦门市三安集成电路有限公司 一种双t型栅及制作方法和应用
CN109935630A (zh) * 2017-12-15 2019-06-25 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN109979991A (zh) * 2019-04-16 2019-07-05 成都海威华芯科技有限公司 一种基于I-line和EBL制作T形栅的光刻工艺、T形栅和晶体管
CN109979810A (zh) * 2019-03-08 2019-07-05 厦门市三安集成电路有限公司 自对准栅结构及其制作方法、自对准栅宽结构及其制作方法
CN110010454A (zh) * 2019-04-16 2019-07-12 成都海威华芯科技有限公司 一种0.15微米t形栅的工艺制作方法
CN110211873A (zh) * 2019-04-23 2019-09-06 福建省福联集成电路有限公司 一种低线宽半导体器件制作方法及半导体器件
CN110660650A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN110718456A (zh) * 2019-10-22 2020-01-21 成都海威华芯科技有限公司 一种可靠性高的t形栅制造方法、t形栅和高电子迁移率晶体管
CN110729181A (zh) * 2019-10-22 2020-01-24 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管
CN110993561A (zh) * 2019-11-28 2020-04-10 福建省福联集成电路有限公司 一种防止金属连接线断连的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1182700A2 (en) * 2000-08-23 2002-02-27 Tyco Electronics Corporation Process for the selective manufacturing of a T-shaped gate
CN101330010A (zh) * 2007-06-20 2008-12-24 中国科学院微电子研究所 一种制作t型hbt发射极/hemt栅的方法
CN101556437A (zh) * 2008-02-08 2009-10-14 台湾积体电路制造股份有限公司 图案化方法
US20100146476A1 (en) * 2007-09-28 2010-06-10 Synopsys, Inc. Modeling mask corner rounding effects using multiple mask layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1182700A2 (en) * 2000-08-23 2002-02-27 Tyco Electronics Corporation Process for the selective manufacturing of a T-shaped gate
CN101330010A (zh) * 2007-06-20 2008-12-24 中国科学院微电子研究所 一种制作t型hbt发射极/hemt栅的方法
US20100146476A1 (en) * 2007-09-28 2010-06-10 Synopsys, Inc. Modeling mask corner rounding effects using multiple mask layers
CN101556437A (zh) * 2008-02-08 2009-10-14 台湾积体电路制造股份有限公司 图案化方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104950596A (zh) * 2015-07-07 2015-09-30 成都嘉石科技有限公司 T形栅结构的光刻方法
CN105374671A (zh) * 2015-12-25 2016-03-02 成都嘉石科技有限公司 T形栅结构的光刻方法
CN105374671B (zh) * 2015-12-25 2018-10-12 成都海威华芯科技有限公司 T形栅结构的光刻方法
CN105511233A (zh) * 2015-12-28 2016-04-20 中国电子科技集团公司第十三研究所 采用两次电子束曝光制备t型栅的方法
CN109935630A (zh) * 2017-12-15 2019-06-25 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN108281348A (zh) * 2018-01-26 2018-07-13 成都海威华芯科技有限公司 T型光刻图形的根部腔壁角度调整方法及t型栅制作方法
CN108565213A (zh) * 2018-01-26 2018-09-21 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法
CN108565213B (zh) * 2018-01-26 2020-07-07 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法
CN110660650B (zh) * 2018-06-29 2022-09-13 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN110660650A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN109103245A (zh) * 2018-07-26 2018-12-28 厦门市三安集成电路有限公司 一种双t型栅及制作方法和应用
CN109979810B (zh) * 2019-03-08 2021-06-25 厦门市三安集成电路有限公司 自对准栅结构及其制作方法、自对准栅宽结构及其制作方法
CN109979810A (zh) * 2019-03-08 2019-07-05 厦门市三安集成电路有限公司 自对准栅结构及其制作方法、自对准栅宽结构及其制作方法
CN110010454A (zh) * 2019-04-16 2019-07-12 成都海威华芯科技有限公司 一种0.15微米t形栅的工艺制作方法
CN110010454B (zh) * 2019-04-16 2021-09-28 成都海威华芯科技有限公司 一种0.15微米t形栅的工艺制作方法
CN109979991A (zh) * 2019-04-16 2019-07-05 成都海威华芯科技有限公司 一种基于I-line和EBL制作T形栅的光刻工艺、T形栅和晶体管
CN110211873A (zh) * 2019-04-23 2019-09-06 福建省福联集成电路有限公司 一种低线宽半导体器件制作方法及半导体器件
CN110729181A (zh) * 2019-10-22 2020-01-24 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管
CN110718456A (zh) * 2019-10-22 2020-01-21 成都海威华芯科技有限公司 一种可靠性高的t形栅制造方法、t形栅和高电子迁移率晶体管
CN110729181B (zh) * 2019-10-22 2022-08-23 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管
CN110993561A (zh) * 2019-11-28 2020-04-10 福建省福联集成电路有限公司 一种防止金属连接线断连的方法

Also Published As

Publication number Publication date
CN104882373B (zh) 2018-05-15

Similar Documents

Publication Publication Date Title
CN104882373A (zh) 晶体管t形栅的制造方法
US10935889B2 (en) Extreme ultra-violet sensitivity reduction using shrink and growth method
US6846618B2 (en) Process for improving critical dimension uniformity
JP4287383B2 (ja) レジストの加工方法及び半導体装置の製造方法
US6042975A (en) Alignment techniques for photolithography utilizing multiple photoresist layers
CN108565213B (zh) 一种高电子迁移率晶体管t形栅的制造方法
US6509261B2 (en) Wiring forming method
US20130023121A1 (en) Double patterning method using tilt-angle deposition
US6841465B2 (en) Method of forming dual damascene pattern in semiconductor device
US4759822A (en) Methods for producing an aperture in a surface
CN101335184B (zh) 形成半导体器件的微图案的方法
US9443740B1 (en) Process for forming gate of thin film transistor devices
US5366849A (en) Photoresist pattern formation through etching where the imaging exposure changes in a given direction in the desired pattern and inclined vapor deposition is utilized to deposit a film
US6645819B2 (en) Self-aligned fabrication method for a semiconductor device
CN1349245A (zh) 改善光致抗蚀剂图案侧边轮廓的方法
US6180528B1 (en) Method for forming a minute resist pattern and method for forming a gate electrode
JPH05502760A (ja) 半導体デバイスのメサ構造体に電気的接触片を製造するための処理方法
JPH10261571A (ja) パターン形成方法
US11749570B2 (en) Etch monitoring and performing
KR100521700B1 (ko) 반도체소자의 티형 게이트 형성방법
US6784081B1 (en) Gate structure forming method of field effect transistor
KR100437330B1 (ko) 고출력 레이저 다이오드의 공정방법
CN114967361A (zh) 用于选择光刻工艺的方法和半导体处理系统
JPH0313949A (ja) レジストパターンの形成方法
JPH07130611A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant