CN105374671A - T形栅结构的光刻方法 - Google Patents
T形栅结构的光刻方法 Download PDFInfo
- Publication number
- CN105374671A CN105374671A CN201510998114.4A CN201510998114A CN105374671A CN 105374671 A CN105374671 A CN 105374671A CN 201510998114 A CN201510998114 A CN 201510998114A CN 105374671 A CN105374671 A CN 105374671A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- groove
- pin
- projection lithography
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001259 photo etching Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229920000642 polymer Polymers 0.000 claims abstract description 17
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 238000001459 lithography Methods 0.000 claims description 39
- 239000003292 glue Substances 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 239000011540 sensing material Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 150000001875 compounds Chemical class 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract 2
- 239000000463 material Substances 0.000 abstract 1
- 238000000609 electron-beam lithography Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010894 electron beam technology Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供了一种T形栅结构的光刻方法。其包括：在衬底表面涂布光刻胶，并进行烘烤后得到栅脚层；对栅脚层进行光刻、烘烤和显影后形成栅脚凹槽；在栅脚层及栅脚凹槽表面涂布非感光材料，并进行烘烤后得到隔离层，其中，隔离层与栅脚层在烘烤时形成交链层；对隔离层进行显影后在栅脚凹槽中形成栅脚结构；对栅脚层进行干法蚀刻得到覆盖栅脚层及交链层表面的聚合物阻挡层；在聚合物阻挡层上再次涂布光刻胶，并进行烘烤后得到栅帽层；对栅帽层进行光刻、烘烤和显影后形成栅帽凹槽，其中，栅帽凹槽的侧壁垂直于衬底表面；对栅帽层进行烘烤，使栅帽凹槽的侧壁与衬底表面形成夹角。本发明能够大幅提高化合物半导体的产能。
Description
技术领域
本发明涉及半导体工艺技术领域，特别是涉及一种T形栅结构的光刻方法。
背景技术
在化合物半导体生产工艺过程中，为了使产品能够在高工作频率下工作，必须要缩短栅长，但是缩短栅长又会对栅极电阻、器件性能及可靠性产生影响，为了消除这些影响，化合物半导体普遍采用T形栅。T形栅包括栅脚和栅帽，栅脚在栅帽下方，从外形看与“T”字母相似，因此叫做T形栅。
以往制作T形栅的方式是使用电子束光刻机，通过在不同区域应用不同能量的电子束以及使用多层不同电子束感应度的电子束光刻胶，从而一次性完成栅脚和栅帽的光刻做出T形栅。但是电子束光刻机有一个致命的弱点就是速度慢，1小时能做出2片6寸的晶圆就已经是量产型电子束光刻机的极限。随着市场的蓬勃发展，化合物半导体的需求越来越高，电子束光刻机难以满足业内对化合物半导体产能的要求。
发明内容
本发明主要解决的技术问题是提供一种T形栅结构的光刻方法，能够大幅提高化合物半导体的产能。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种T形栅结构的光刻方法，包括：在晶圆的衬底表面涂布投影式光刻胶，并进行烘烤后得到栅脚层；对所述栅脚层进行投影式光刻、烘烤和显影后在所述栅脚层上形成栅脚凹槽，所述衬底表面露出在所述栅脚凹槽中；在所述栅脚层表面以及所述栅脚凹槽表面涂布非感光材料，并进行烘烤后得到隔离层，其中，所述隔离层与所述栅脚层的接触面在烘烤时发生反应形成交链层；对所述隔离层进行显影后在所述栅脚凹槽中形成露出所述衬底表面的栅脚结构，其中，所述交链层在显影时保留；对所述栅脚层进行干法蚀刻得到聚合物阻挡层，所述聚合物阻挡层覆盖在所述栅脚层表面以及所述交链层表面；在所述聚合物阻挡层上再次涂布所述投影式光刻胶，并进行烘烤后得到栅帽层；对所述栅帽层进行投影式光刻、烘烤和显影后在所述栅帽层上形成栅帽凹槽，其中，所述栅帽凹槽的侧壁垂直于所述衬底表面；对所述栅帽层进行烘烤，使所述栅帽凹槽的侧壁与所述衬底表面形成夹角，从而得到栅帽结构。
优选地，在所述在晶圆的衬底表面涂布投影式光刻胶，并进行烘烤后得到栅脚层的步骤之前，所述光刻方法还包括：清洁所述晶圆的表面，以提高与投影式光刻胶的粘附力。
优选地，进行投影式光刻时采用的投影式光刻机包含步进式光刻机和扫描式光刻机，采用的光源是波长为365nm的I线或者波长为248nm或193nm的深紫外线。
区别于现有技术的情况，本发明的有益效果是：采用隔离层对栅脚层和栅帽层进行隔离，并在去除隔离层后进行干法刻蚀得到聚合物阻挡层以防止栅帽层对交链层溶解，最后采用投影式光刻得到栅脚结构和栅帽结构，而投影式光刻的速度相较电子束光刻显著提高，从而能够大幅提高化合物半导体的产能，可以降低化合物半导体的生产成本，而且可以缩小栅脚结构的尺寸。
附图说明
图1是本发明实施例提供的T形栅结构的光刻方法在衬底表面形成栅脚层后的截面示意图。
图2是本发明实施例提供的T形栅结构的光刻方法在栅脚层上形成栅脚凹槽后的截面示意图。
图3是本发明实施例提供的T形栅结构的光刻方法在栅脚层表面和栅脚凹槽表面形成隔离层后的截面示意图。
图4是本发明实施例提供的T形栅结构的光刻方法在隔离层上形成栅脚结构后的截面示意图。
图5是本发明实施例提供的T形栅结构的光刻方法对栅脚层进行干法刻蚀后的截面示意图。
图6是本发明实施例提供的T形栅结构的光刻方法在聚合物阻挡层上形成栅帽层后的截面示意图。
图7是本发明实施例提供的T形栅结构的光刻方法在栅帽层上形成栅帽凹槽后的截面示意图。
图8是本发明实施例提供的T形栅结构的光刻方法在得到栅帽结构后的截面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请一并参见图1至图7，本发明实施例提供的T形栅结构的光刻方法包括以下步骤：
步骤一：在晶圆的衬底1表面涂布投影式光刻胶，并进行烘烤后得到栅脚层2。
其中，参见图1，在晶圆的衬底1上涂布投影式光刻胶后，经过烘烤使投影式光刻胶成型后得到栅脚层2。在本实施例中，投影式光刻胶在光刻工艺中所能形成最小宽度应小于栅脚层的设计宽度，投影式光刻胶的涂布厚度至少应达到栅脚层的设计高度。可选地，衬底1采用常用的半导体材料，包括但不限于GaAs、GaN、SiC、Si、Sapphire。
在本实施例中，在步骤一之前，光刻方法还包括：清洁衬底1表面，以提高与投影式光刻胶的粘附力。
步骤二：对栅脚层2进行投影式光刻、烘烤和显影后在栅脚层2上形成栅脚凹槽3，衬底1表面露出在栅脚凹槽3中。
其中，参见图2，栅脚层2在进行投影式光刻时，需要形成栅脚凹槽3的部分接受光源照射，而其它部分则进行遮挡。在显影后，光源照射的部分被除去，而其它部分被保留。在本实施例中，进行投影式光刻时采用的投影式光刻机可以包含步进式光刻机和扫描式光刻机，采用的光源可以是波长为365nm的I线或者波长为248nm或193nm的深紫外线。
步骤三：在栅脚层2表面以及栅脚凹槽3表面涂布非感光材料，并进行烘烤后得到隔离层4，其中，隔离层4与栅脚层2的接触面在烘烤时发生反应形成交链层5。
其中，参见图3，涂布非感光材料后，非感光材料覆盖栅脚层2以及栅脚凹槽3，经过烘烤成型后得到隔离层4。隔离层4不感光并且易于溶解在显影液或清洗液中，非感光材料可以采用AZ公司的RELACS型号、TOK公司的CAUT型号等产品。
步骤四：对隔离层4进行显影后在栅脚凹槽3中形成露出衬底1表面的栅脚结构6，其中，交链层5在显影时保留。
其中，参见图4，由于在显影时，隔离层4暴露在显影液中，会被显影液除去，然而，由于栅脚凹槽3边缘处的隔离层4与栅脚层2在烘烤时发生反应形成交链层5，交链层5不会受到显影或光照的影响，因此，被显影液除去的部分仅仅是栅脚凹槽3中间的部分，即没有与栅脚层2发生反应的隔离层4部分，而这部分也就是形成栅脚结构6的地方，所以栅脚结构6的尺寸也就小于栅脚凹槽3的尺寸。在本实施例中，通过控制隔离层4发生反应的程度，可以达到控制T形栅栅脚尺寸的目的。
步骤五：对栅脚层2进行干法蚀刻得到聚合物阻挡层7，聚合物阻挡层7覆盖在栅脚层2表面以及交链层5表面。
其中，参见图5，对栅脚层2进行干法刻蚀后，栅脚层2被刻蚀掉一部分，刻蚀完成后，仅栅脚结构6边缘处存在交链层5，而聚合物阻挡层7形成在栅脚层2以及交链层5表面。
步骤六：在聚合物阻挡层7上再次涂布投影式光刻胶，并进行烘烤后得到栅帽层8。
其中，参见图6，在聚合物阻挡层7上涂布投影式光刻胶后，经过烘烤使投影式光刻胶成型后得到栅帽层8。由于聚合物阻挡层7覆盖在交链层5表面，可以阻止光刻胶在显影时对交链层5的溶解，从而可以更好地维持栅脚结构6的特征尺寸。
在本实施例中，投影式光刻胶在光刻工艺中所能形成最小宽度应小于栅帽层8的设计宽度，投影式光刻胶的涂布厚度应比栅帽层8的设计厚度高10％以上。
步骤七：对栅帽层8进行投影式光刻、烘烤和显影后在栅帽层8上形成栅帽凹槽9，其中，栅帽凹槽9的侧壁垂直于衬底1表面。
其中，参见图7，栅帽层8在进行投影式光刻时，需要形成栅帽凹槽9的部分接受光源照射，而其它部分则进行遮挡。在显影后，光源照射的部分被除去，原本填满栅脚结构6的投影式光刻胶也被除去，使得栅脚结构6与栅帽凹槽9构成了一个完整的结构。栅帽层8的其它部分被保留。在本实施例中，进行投影式光刻时采用的投影式光刻机可以包含步进式光刻机和扫描式光刻机，采用的光源可以是波长为365nm的I线或者波长为248nm或193nm的深紫外线。
由于投影式光刻进行投影式光刻并显影后的图形侧壁都是垂直的，所以栅帽凹槽9的侧壁垂直于衬底1表面。
步骤八：对栅帽层8进行烘烤，使栅帽凹槽9的侧壁与衬底1表面形成夹角，从而得到栅帽结构10。
其中，参见图7，栅帽结构10呈梯形形状，栅帽结构10与栅脚结构6共同构成了T形栅结构，后续的工艺中通过在T形栅结构中沉积金属，就可以得到T形栅电极。虽然栅帽凹槽9的侧壁垂直于衬底1表面，但是部分光刻胶在显影后进行烘烤时，烘烤温度的选择对光刻图形的侧壁与衬底之间的角度有很大影响，一般来说，如果在某个温度下进行烘烤时光刻图形的侧壁是垂直的(将该温度称为直角温度)，那么低于或高于直角温度进行烘烤时，光刻图形的侧壁将产生偏斜，也就是说光刻图形的截面会变成梯形。因此，在本实施例中，在确定投影式光刻胶的直角温度后，烘烤温度选在直角温度±30℃范围内。
本发明实施例的T形栅结构的光刻方法由于采用投影式光刻来制作T形栅，虽然投影式光刻机进行光刻时，只能先涂布一次光刻胶做一次光刻形成栅脚层，再涂布一次光刻胶做第二次光刻形成栅帽层，但即使如此，投影式光刻机的产能也可达到每小时60片，其速度也是电子束光刻机的30倍，因此与电子束光刻相比，价格相近，产能更高。此外，考虑到如果栅脚层和栅帽层直接层叠接触，那么栅帽层进行光刻时紫外线也会作用到栅脚层上，对栅脚层已经做好的光刻图形会有影响，并且栅脚层和栅帽层在烘烤时会发生反应，导致栅帽层光刻后显影时会有残留，因此，本发明实施例在栅脚层和栅帽层之间采用隔离层进行隔离，一来栅脚层和栅帽层进行投影式光刻时均不会影响到对方，二来隔离层和栅脚层在栅脚凹槽的边缘会发生反应形成交链层，可以缩小栅脚结构的尺寸，最后再选用合适的温度对栅帽层进行烘烤，也能像采用电子束光刻一样得到梯形的栅帽结构。进一步地，在交链层表面通过干法刻蚀形成聚合物阻挡层，可以防止在栅帽层的光刻胶对交链层溶解。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (3)
1.一种T形栅结构的光刻方法，其特征在于，包括：
在晶圆的衬底表面涂布投影式光刻胶，并进行烘烤后得到栅脚层；
对所述栅脚层进行投影式光刻、烘烤和显影后在所述栅脚层上形成栅脚凹槽，所述衬底表面露出在所述栅脚凹槽中；
在所述栅脚层表面以及所述栅脚凹槽表面涂布非感光材料，并进行烘烤后得到隔离层，其中，所述隔离层与所述栅脚层的接触面在烘烤时发生反应形成交链层；
对所述隔离层进行显影后在所述栅脚凹槽中形成露出所述衬底表面的栅脚结构，其中，所述交链层在显影时保留；
对所述栅脚层进行干法蚀刻得到聚合物阻挡层，所述聚合物阻挡层覆盖在所述栅脚层表面以及所述交链层表面；
在所述聚合物阻挡层上再次涂布所述投影式光刻胶，并进行烘烤后得到栅帽层；
对所述栅帽层进行投影式光刻、烘烤和显影后在所述栅帽层上形成栅帽凹槽，其中，所述栅帽凹槽的侧壁垂直于所述衬底表面；
对所述栅帽层进行烘烤，使所述栅帽凹槽的侧壁与所述衬底表面形成夹角，从而得到栅帽结构。
2.根据权利要求1所述的T形栅结构的光刻方法，其特征在于，在所述在晶圆的衬底表面涂布投影式光刻胶，并进行烘烤后得到栅脚层的步骤之前，所述光刻方法还包括：
清洁所述衬底表面，以提高与投影式光刻胶的粘附力。
3.根据权利要求1所述的T形栅结构的光刻方法，其特征在于，进行投影式光刻时采用的投影式光刻机包含步进式光刻机和扫描式光刻机，采用的光源是波长为365nm的I线或者波长为248nm或193nm的深紫外线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510998114.4A CN105374671B (zh) | 2015-12-25 | 2015-12-25 | T形栅结构的光刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510998114.4A CN105374671B (zh) | 2015-12-25 | 2015-12-25 | T形栅结构的光刻方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105374671A true CN105374671A (zh) | 2016-03-02 |
| CN105374671B CN105374671B (zh) | 2018-10-12 |
Family
ID=55376757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510998114.4A Active CN105374671B (zh) | 2015-12-25 | 2015-12-25 | T形栅结构的光刻方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105374671B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110718456A (zh) * | 2019-10-22 | 2020-01-21 | 成都海威华芯科技有限公司 | 一种可靠性高的t形栅制造方法、t形栅和高电子迁移率晶体管 |
| CN110729181A (zh) * | 2019-10-22 | 2020-01-24 | 成都海威华芯科技有限公司 | 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069032A (en) * | 1999-08-17 | 2000-05-30 | United Silicon Incorporated | Salicide process |
| CN103631092A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN104882373A (zh) * | 2015-04-24 | 2015-09-02 | 石以瑄 | 晶体管t形栅的制造方法 |
-
2015
- 2015-12-25 CN CN201510998114.4A patent/CN105374671B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069032A (en) * | 1999-08-17 | 2000-05-30 | United Silicon Incorporated | Salicide process |
| CN103631092A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN104882373A (zh) * | 2015-04-24 | 2015-09-02 | 石以瑄 | 晶体管t形栅的制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110718456A (zh) * | 2019-10-22 | 2020-01-21 | 成都海威华芯科技有限公司 | 一种可靠性高的t形栅制造方法、t形栅和高电子迁移率晶体管 |
| CN110729181A (zh) * | 2019-10-22 | 2020-01-24 | 成都海威华芯科技有限公司 | 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管 |
| CN110729181B (zh) * | 2019-10-22 | 2022-08-23 | 成都海威华芯科技有限公司 | 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105374671B (zh) | 2018-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100905157B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| TWI628508B (zh) | 形成圖案的方法 | |
| US20110171585A1 (en) | Photolithography Method | |
| WO2010065251A2 (en) | Methods of fabricating substrates | |
| CN106298500B (zh) | 降低微负载效应的蚀刻方法 | |
| CN107168010B (zh) | 光刻掩膜版的制造方法 | |
| CN104950596A (zh) | T形栅结构的光刻方法 | |
| US9171731B2 (en) | Method of forming the gate with the LELE double pattern | |
| CN105374671A (zh) | T形栅结构的光刻方法 | |
| CN105334699B (zh) | 通过重复曝光改进光刻胶形貌的方法 | |
| KR101061316B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20110112727A (ko) | 더블 패터닝을 이용한 반도체소자의 패턴형성방법 | |
| TWI603378B (zh) | 形成圖案的方法 | |
| CN103474337B (zh) | 制作栅极线条的方法 | |
| US6566274B1 (en) | Lithography process for transparent substrates | |
| KR20110001693A (ko) | 반도체 소자의 콘택홀 형성용 마스크 및 콘택홀 형성방법 | |
| CN102420124B (zh) | 一种介质层刻蚀方法 | |
| KR20070006044A (ko) | 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법 | |
| US20100105207A1 (en) | Method for forming fine pattern of semiconductor device | |
| KR100695434B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100866681B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| CN105047590B (zh) | 一种具有蓝宝石基片的光谱反射计 | |
| CN103400758B (zh) | 双重曝光制作高均匀度栅极线条的方法 | |
| CN104407503B (zh) | 曝光方法和半导体器件的制造方法 | |
| TW201738959A (zh) | 晶圓蝕刻前之預對準方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 610000 Sichuan, Shuangliu County, Southwest Airport Economic Development Zone, the Internet of things industry park Applicant after: CHENGDU HIWAFER TECHNOLOGY CO., LTD. Address before: 610000 Sichuan, Shuangliu County, Southwest Airport Economic Development Zone, the Internet of things industry park Applicant before: CHENGDU GASTONE TECHNOLOGY CO., LTD. |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |