CN114967361A - 用于选择光刻工艺的方法和半导体处理系统 - Google Patents

用于选择光刻工艺的方法和半导体处理系统 Download PDF

Info

Publication number
CN114967361A
CN114967361A CN202210470277.5A CN202210470277A CN114967361A CN 114967361 A CN114967361 A CN 114967361A CN 202210470277 A CN202210470277 A CN 202210470277A CN 114967361 A CN114967361 A CN 114967361A
Authority
CN
China
Prior art keywords
layout
data
selection rule
lithography system
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210470277.5A
Other languages
English (en)
Inventor
张世明
谢艮轩
沈育佃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114967361A publication Critical patent/CN114967361A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种半导体处理系统包括第一光刻系统和第二光刻系统。半导体处理系统包括布局数据库，其存储表示要在晶圆中形成的特征的多个布局。半导体处理系统包括布局分析器，其分析布局并基于布局中特征的尺寸选择第一光刻系统或第二光刻系统。

Description

用于选择光刻工艺的方法和半导体处理系统
技术领域
本申请的实施例涉及用于选择光刻工艺的系统和方法和半导体处理系统。
背景技术
在包括智能电话、平板电脑、台式电脑、笔记本电脑和许多其他种类的电子设备的电子设备中，一直存在增加计算能力的需求。集成电路为这些电子设备提供计算能力。增加集成电路中的计算能力的一种方法是对于半导体衬底的给定区域，增加可以包括的晶体管和其他集成电路部件的数量。增加在给定区域中形成的晶体管的密度的一种方法是减小晶体管部件的大小以及与晶体管相关的相应互连结构的大小。
光刻工艺用于根据要在半导体晶圆中形成的部件图案化半导体晶圆的层。在较后端可以形成的部件的大小受所使用的光刻工艺类型的影响。可以使用各种类型的光刻系统来执行光刻工艺。
发明内容
在一些实施例中，一种用于选择光刻工艺的方法包括存储与晶圆的布局相关的布局数据并从布局中提取表示与布局的特征相关的尺寸的特征数据。该方法包括将特征数据与选择规则进行比较，并根据特征数据和选择规则在EUV光刻工艺和非EUV光刻工艺之间选择布局。
在一些实施例中，一种用于选择光刻工艺的方法包括在布局数据库中存储多个布局，每个布局对应于半导体处理的相应阶段，并检索包括用于在第一光刻系统和第二光刻系统之间进行选择的选择规则的选择规则数据。该方法包括为每个布局提取与布局相关的特征数据，使用选择规则数据为每个布局分析特征数据，以及基于用选择规则数据对特征数据分析为每个布局选择第一光刻系统或第二光刻系统。
在一些实施例中，半导体处理系统包括第一光刻系统和第二光刻系统。该系统包括布局数据库和布局分析器，布局数据库包括多个布局，每个布局表示要在晶圆中形成的特征，布局分析器被配置为从每个布局中提取布局特征数据，将每个布局的特征数据与选择规则进行比较，并基于特征数据和选择规则数据为每个布局选择的第一光刻系统或第二光刻系统。
附图说明
当与附图一起阅读时，从以下详细描述可以最好地理解本公开的各方面。值得注意的是，根据行业的标准惯例，各种部件并未按比例绘制。事实上，为了讨论清楚，可以任意增加或减少各种部件的尺寸。
图1是根据一些实施例的半导体处理系统的框图。
图2A-图2F是根据一些实施例的处于工艺中间阶段的晶圆的截面图。
图3-图6是根据一些实施例的与晶圆相关的布局的俯视图。
图7是根据一些实施例的晶圆的截面图。
图8是根据一些实施例的用于处理晶圆的过程的流程图。
图9是根据一些实施例的用于处理晶圆的过程的流程图。
具体实施方式
在以下描述中，针对集成电路管芯内的各种层和结构描述了许多厚度和材料。对于各种实施例，具体尺寸和材料以示例的方式给出。根据本公开，本领域技术人员将认识到，在许多情况下可以使用其他尺寸和材料而不背离本公开的范围。
以下公开提供了许多不同的实施例或示例，用于实现所描述主题的不同部件。下面描述组件和布置的具体示例以简化本描述。当然，这些仅仅是示例并且不旨在进行限制。例如，在下面的描述中，在第二部件之上或上形成第一部件可以包括第一和第二部件形成为直接接触的实施例，并且还可以包括附加部件可以在第一和第二部件之间形成的实施例，使得第一和第二部件可以不直接接触。此外，本公开可以在各种示例中重复参考数字和/或字母。这种重复是为了简单和清楚的目的，并且其本身并不表示所讨论的各种实施例和/或配置之间的关系。
此外，为了便于描述如图所示的一个元素或部件相对于另一个元素或部件，此处可以使用诸如“下”、“下方”、“在…之下”、“上方”、“在…之上”等空间相关术语。除了图中描绘的方向之外，空间相对术语旨在涵盖设备在使用或操作中的不同方向。该装置可以以其他方式定向(旋转90度或在其他方向)，并且本文使用的空间相对描述符同样可以相应地解释。
在以下描述中，阐述了某些特定细节以便提供对本公开的各种实施例的透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践本公开。在其他情况下，与电子元件和制造技术相关的众所周知的结构没有被详细描述以避免不必要地混淆本公开的实施例的描述。
除非上下文另有要求，否则在整个说明书和随后的权利要求书中，“包含”一词及其变体，例如“含有”和“包括”，应以开放、包容的意义进行解释，即，如“包括但不限于”。
诸如第一、第二和第三之类的序数的使用不一定暗示排序的顺序感，而是可能仅区分行动或结构的多个实例。
在整个本说明书中对“一些实施例”或“一个实施例”的引用意味着结合实施例描述的特定特征、结构或特性被包括在至少一些实施例中。因此，在整个说明书的各个地方出现的短语“在一些实施例中”、“在一个实施例中”或“在一些实施例中”不一定都指代相同的实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。
如在本说明书和所附权利要求中使用的，单数形式“一”、“一个”和“所述”包括复数表示物，除非内容另有明确规定。还应注意，除非内容另有明确规定，否则术语“或”通常以其包括“和/或”的含义使用。
本公开的实施例提供了一种半导体处理系统，其为处理半导体晶圆的多个布局中的每一个在不同类型的光刻工艺中进行选择。半导体处理系统包括布局数据库和布局分析器。布局数据库包括与要用于处理半导体晶圆的每个光刻掩模相关的布局数据。布局分析器分析与每个掩模相关的特征的布局。布局分析器可以分析与布局相关的临界尺寸(CD)、节距(pitch)和其他方面的分布。布局分析器根据选择规则数据处理布局特征数据。选择规则数据确定对于给定布局应该使用哪种类型的光刻工艺。布局分析器为每个布局选择用于将布局施加到半导体晶圆上的一种光刻工艺。
布局分析和光刻工艺选择具有各种益处。例如，当布局分析器检测到布局的非常小的节距、CD或其他尺寸方面时，布局分析器选择能够最可靠地将相应图案传递至半导体晶圆的极紫外(EUV)光刻工艺。在布局不包括非常小的节距、CD或其他尺寸方面的情况下，布局分析器可以选择除了EUV光刻工艺之外的光刻工艺。这些其他光刻工艺可能非常适合传递具有宽松尺寸约束的图案。结果是光刻资源得到有效管理，布局特征被恰当可靠地传递至晶圆，晶圆产量提高。
图1是根据一些实施例的半导体处理系统100的框图。半导体处理系统100可以对应于处理晶圆102的系统。半导体处理系统100可以最终将晶圆102切割成单独的集成电路。半导体处理系统100在晶圆102上执行多个半导体工艺以形成半导体层、介电层、导电层和各种其他结构或组件，从而产生功能齐全的集成电路。
半导体处理系统100包括半导体处理设备104。典型地，半导体处理设备104在制造期间经历大量工艺。这些工艺可以包括薄膜沉积、蚀刻工艺、掺杂剂注入工艺、退火工艺、外延生长工艺、化学机械平坦化(CMP)工艺和其他类型的工艺。半导体处理设备104包括用于在晶圆上执行半导体处理的工具和其他设备。
在一些实施例中，半导体处理设备104包括薄膜沉积室。薄膜沉积室可包括化学气相沉积室、溅射室、物理气相沉积室、原子层沉积室、等离子体增强气相沉积室、外延生长室或其他类型的薄膜沉积室。根据本公开，本领域技术人员将认识到，在不脱离本公开的范围的情况下，半导体处理设备104可以包括除了上述那些以外的薄膜沉积室。
在一些实施例中，半导体处理设备104包括蚀刻室。蚀刻室用于蚀刻沉积在晶圆102上的薄膜。蚀刻室可以包括用于湿蚀刻、干蚀刻、等离子蚀刻或其他类型的蚀刻工艺的室。在不脱离本公开的范围的情况下，可以使用除上述那些之外的蚀刻室。
在一些实施例中，半导体处理设备104包括掺杂剂注入室。掺杂剂注入室可以包括离子注入室，在该离子注入室中晶圆102被掺杂剂离子轰击。根据用于离子注入工艺的选定参数将掺杂剂离子注入晶圆102内。在不脱离本公开的范围的情况下，掺杂剂注入室可以包括除了上述那些之外的掺杂剂注入类型。
半导体处理设备104可以包括辅助薄膜沉积工艺、蚀刻工艺、离子注入工艺、退火工艺、光刻工艺和其他类型的工艺的设备。一些半导体处理设备104可以完全定位在半导体处理室内。一些半导体处理设备104可以部分地位于半导体处理室102内并且部分地位于半导体处理室之外。一些半导体处理设备104可以完全位于半导体处理室的外部。
半导体处理设备104可以包括用于产生电场、电压、磁场、电信号或其他类型的电效应的电组件。因此，半导体处理设备104可以包括电极、电线、射频电源、发射器、接收器或可以在半导体处理中使用的其他类型的电气设备。
半导体处理设备104可以包括用于管理半导体处理室内的气体或流体的设备。处理设备可以包括用于将气体或流体引入半导体处理室、用于从半导体处理室去除气体或流体、用于监测和控制处理室内的气体的流动、存在或组成的部件。
半导体处理系统100包括EUV光刻系统106和193i光刻系统108。光刻系统106和108中的任一个可以用于各种光刻图案化工艺。光刻图案化工艺通常包括在晶圆102的表面上沉积光刻胶，然后通过掩模将光刻胶暴露于光刻光。掩模包括与晶圆102的特定层或晶圆102的特定处理阶段上的特征的所需布局相对应的图案。虽然在许多情况下，EUV光刻系统106或193i光刻系统108都可以被使用，在某些情况下，使用其中一种可能更有益。这可以部分地通过对EUV光刻系统106和193i光刻系统108的基本说明来理解。虽然图1示出了EUV光刻系统106和193i光刻系统108，但是本公开的原理可以扩展到第一光刻系统和不同于第一光刻系统的第二光刻系统。
EUV光刻系统106产生EUV光。如本文所用，术语“EUV光”和“EUV辐射”可以互换使用。在一些实施例中，EUV光具有10nm和15nm之间的波长。在一个示例中，EUV光具有13.5nm的中心波长。在光刻工艺中，影响可在晶圆中形成的特征的大小的因素之一是光刻工艺中使用的光的波长。因为EUV光具有非常小的波长，所以可以使用EUV光在晶圆102上定义非常小的特征。不同的EUV产生工艺可以提供不同波长范围的EUV光和不同的中心波长。因此，在不脱离本公开的范围的情况下，EUV光可以具有与上述那些不同的波长范围和不同的中心波长。
用于产生EUV光的工艺可能非常复杂。在一个示例中，EUV光刻系统106是等离子体脉冲EUV产生系统。EUV光刻系统106通过使锡液滴进入EUV产生室来产生EUV光。每个液滴都被一个或多个精密激光脉冲照射。精密激光脉冲从每个液滴中产生等离子体。等离子化的锡液滴发出中心波长为13.5nm的EUV光。EUV光散射并撞击大型收集镜。大型收集镜反射EUV光并将其聚焦到EUV扫描仪。EUV扫描仪包括精密光学器件，用于反射、引导、聚焦和调节从扫描仪内的EUV光罩(reticle)或掩模反射出来的EUV光。在从EUV光罩或掩模反射后，EUV光包括EUV光罩或掩模的图案。EUV光聚焦到晶圆102上以将光罩或掩模的图案传递至晶圆102上的光刻胶层。在一个示例中，EUV光刻系统106可以产生小至28nm的单次曝光节距。
193i光刻系统108产生中心波长为193nm的紫外(UV)光。UV光是从掩模或光罩通过或反射出来的光。额外的透镜和镜子将光引导到晶圆102上。最后的透镜是位于晶圆102上的一层液体。UV光的波长在液体内收缩。液体中紫外光波长的收缩允许在光刻胶中形成比其他没有液体层的帮助的情况更小的节距。在一个示例中，193i光刻系统的最小单次曝光分辨率为71nm。
半导体处理系统100可以将EUV光刻系统106或193i光刻系统108用于每个光刻工艺。这些不同光刻工艺的优点和缺点将在下面更详细地描述，并且在描述与晶圆102的处理相关的各种图案布局之后可能会更相关。
半导体处理系统100包括布局数据库110。布局数据库110包括多个布局112。每个布局112表示在处理的阶段要在晶圆102中形成的特征的图案。例如，第一布局可以表示半导体衬底的将形成N-阱的区域。第二布局可以表示半导体衬底的将形成P-阱的区域。第三布局112可以表示将蚀刻沟槽以限定半导体鳍的区域。另一种布局可以表示在第一层间介电层中将形成金属线和导电通孔的区域。另一种布局可以表示在第二层间介电层中将形成金属线和导电通孔的区域。在处理晶圆102的从开始到结束可以使用大量布局112。
通常，光刻工艺可以与每个布局112相关。可以为每个布局112生成掩模或光罩。掩模或光罩承载布局112的图案或由其开始并在经过各种半导体处理之后实现布局的种子图案。光刻工艺将掩模或光罩的图案传递到晶圆102上的光刻胶上。布局的一个示例是模拟图形数据库系统(GDS)布局，不过也可以使用其他类型或格式的布局。布局112可以使用一个或多个用于产生用于半导体处理的布局的专用软件程序来产生，可以根据布局产生光刻掩模。如前所述，半导体处理系统100可以为每个布局从EUV光刻系统106或193i光刻系统108中进行选择。
半导体处理系统100包括布局分析器114。布局分析器114被配置为分析每个布局112。布局分析器114被配置为为每个布局112选择EUV光刻系统106或193i光刻系统108执行与该布局相关的光刻工艺。
当布局分析器114分析布局112时，布局分析器114提取与布局112相关的布局特征数据116。布局特征数据116可以包括与布局112中特征的大小、形状和位置有关的数据。布局分析器114基于布局分析器114从布局112提取的布局特征数据116来确定是应该使用EUV光刻系统106还是193i光刻系统108来执行与布局112相关的光刻工艺。
在一些实施例中，布局特征数据116包括节距数据118。节距数据118包括与与布局112相关的一个或多个节距有关的数据。节距可以对应于两个相邻特征的类似部分之间的距离。例如，如果布局112包括两条相邻金属线，则与两条金属线相关的节距可以是第一金属线的边缘与第二相邻金属线的相同边缘之间的距离。
节距数据118可以包括与布局112中的大量相邻特征相关的节距。在一些情况下，节距数据118可以包括与布局112相关的每个节距。在其他情况下，节距数据118可以包括与与布局112相关的特征的采样有关的节距。在一些情况下，节距数据118可以包括与布局112的选定区域中的特征有关的节距。在一个示例中，布局分析器114提取与布局112的5μm×5μm部分相关的节距数据118，不过可以使用其他面积值而不背离本公开的范围。
节距数据118包括阈值节距值。节距数据118可以表示布局112中的每个节距是否小于阈值节距值。阈值节距值可以对应于等于或小于与193i光刻系统108相关的最小单次曝光节距值的节距值。节距数据118可以表示布局112中或布局112的采样区域中小于或等于阈值节距值的节距的百分比。在193i光刻系统108的最小单次曝光节距值为71nm的例子中，阈值节距值可以是71nm。备选地，阈值节距值可以从65和75nm之间的值范围中选择。在不脱离本公开的范围的情况下，可以使用其他阈值节距值。
在一些实施例中，布局特征数据116包括CD数据120。CD数据120包括与与布局112相关的一个或多个CD有关的数据。与特征相关的CD可以对应于与该特征相关的最小尺寸。例如，如果布局112包括长度为100nm且宽度为20nm的金属线，则与该金属线相关的CD可以是与宽度相关的20nm，因为宽度是金属线的最小横向尺寸。
CD数据120可以包括与布局112中的大量相邻特征相关的节距。在一些情况下，CD数据120可以包括与布局112相关的每个特征的CD。在其他情况下，CD数据120可以包括与与布局112相关的特征的采样相关的CD。在一些情况下，CD数据120可以包括与布局112的选定区域中的特征相关的CD。在一个示例中，布局分析器114提取与布局112的5μm×5μm部分相关的CD数据120，不过可以使用其他面积值而不背离本公开的范围。
在一些实施例中，CD数据120包括阈值CD值。CD数据120可以表示布局112中的每个CD是否小于阈值CD值。阈值CD值可以对应于等于或小于与193i光刻系统108相关的最小单次曝光CD值的CD值。CD数据120可以表示布局112中或布局112的采样区域中小于或等于阈值CD值的CD的百分比。
布局特征数据116还可以包括表示相邻特征之间是否存在节距变化或相邻特征之间是否存在CD变化的信息。布局特征数据116可以包括相邻节距的比率、相邻CD的比率、表示关于是否存在与相邻特征相关的不同CD和不同节距。
布局特征数据116还可以表示相邻特征的角之间的距离。例如，在许多情况下，与布局112相关的特征包括除矩形、圆形、长方形或椭圆形之外的各种形状。两个相邻特征的角或最近点可能非常靠近，并且可能远小于彼此之间的阈值距离。此外，单个特征的角可能靠近在一起并且可能远小于阈值临界距离。这些因素中的每一个都可用于确定是否应使用EUV光刻系统106或193i光刻系统108来实现布局。
布局特征数据116还可以包括表示是否存在相邻特征之间的节距变化或相邻特征之间的CD变化的信息。布局特征数据116可以包括相邻节距的比率、相邻CD的比率、表示关于是否存在与相邻特征相关的不同CD和不同节距。
布局分析器114可以包括选择规则数据122。选择规则数据122可以包括用于确定是否应该使用EUV光刻系统106或193i光刻系统108来实现特定布局112的规则或指南。布局分析器114将布局特征数据116与选择规则数据122进行比较。布局分析器114基于选择规则数据122与布局特征数据116的比较来确定应该使用哪个光刻系统来实现布局。
在一些实施例中，选择规则数据122可以基于布局112的一个或多个节距是否小于阈值节距来确定是应该实施EUV光刻系统106还是193i光刻系统108。在这种情况下，如果任何节距小于阈值节距，则布局分析器114确定EUV光刻系统106应该用于与该布局相关的光刻工艺。否则，可以使用193i光刻系统108。
在一些实施例中，选择规则数据122可以基于小于阈值节距的节距的百分比是否小于阈值百分比来确定应该实施EUV光刻系统106还是193i光刻系统108。例如，阈值百分比可以在45％和55％之间。如果小于阈值节距的节距百分比小于阈值百分比，则布局分析器114可以选择EUV光刻系统106来执行与布局相关的光刻工艺。
在一些实施例中，选择规则数据122可以包括关于阈值CD的规则。如果与布局112相关的一个或多个CD小于阈值CD，则规则可以表示布局分析器114应该选择EUV光刻系统106来执行与该布局关联的光刻工艺。在另一示例中，如果小于阈值CD的CD的百分比小于阈值百分比，则选择规则数据122可以表示布局分析器114应该选择EUV光刻系统106来执行与布局相关的光刻工艺。
在一些实施例中，选择规则数据122可以包括与节距和CD两者相关的规则。选择规则数据122可以表示如果一个或多个节距和CD小于它们各自的阈值，那么布局分析器114应该选择EUV光刻系统106来执行与布局相关的光刻工艺。选择规则数据122可以表示如果节距的百分比和CD的百分比小于它们各自的阈值，那么布局分析器114应该选择EUV光刻系统106来执行与布局相关的光刻工艺。
在一些实施例中，选择规则数据122可以包括与相邻特征的角之间的距离有关的规则。如果相邻特征的角之间的距离小于阈值距离，则选择规则数据122可以表示布局分析器114应该选择EUV光刻系统106来执行与布局相关的光刻工艺。选择规则数据122还可以包括与单个特征的角是否可以比阈值距离更接近，或者比阈值距离更接近的角的百分比是否小于阈值百分比有关的数据。
在一些实施例中，选择规则数据122可以包括与节距、CD、角之间的距离和其他特性相关的多个规则。选择规则数据122可表示布局分析器114应基于选择规则数据122中的全部或部分的满足来选择EUV光刻系统106用于光刻工艺。
在一些实施例中，布局分析器114基于布局特征数据116和选择规则数据122生成布局分数。分数可以基于被布局特征数据116满足(或违反)的选择规则数据的数量。EUV光刻系统106或193i光刻系统108的选择可以基于布局分数。例如，可以将与布局相关的布局得分与阈值布局得分进行比较，并且可以基于布局得分与阈值布局得分的比较来选择EUV光刻系统106或193i光刻系统108。
半导体处理系统100还可以包括布局调整系统。布局调整系统可以在布局分析器114确定应该使用EUV工艺之后调整布局。布局调整系统可以在确定应该使用EUV工艺之后修改设计规则和布局以匹配EUV工艺方案。在某些情况下，如果使用额外的工艺步骤，可能会生成额外的布局。在某些情况下，在确定应该使用EUV工艺之后，可能会修改一些布局，而且可能会移除其他布局。在一个示例中，由于与EUV工艺相关的不同设计规则，EUV工艺可能导致在布局中将导电通孔更靠近地放置在一起的能力。可能需要调整定义这些导电通孔的放置的布局。此外，可能还需要调整晶圆中导电通孔上方和下方的特征的布局以考虑导电通孔的新布置。可以根据与EUV工艺相关的不同设计规则执行各种类型的布局调整。因此，布局调整系统可以在某些特征布置发生变化导致的EUV的选择后自动调整布局以实现兼容性。
半导体处理系统100还可以包括工艺调整系统126。如果布局分析器114确定EUV光刻系统106应该用于特定布局112，而之前193i光刻系统108被用于该布局时112时，可以实施对整个半导体处理的一些调整。例如，可能需要调整曝光次数，可能会取消电介质材料的沉积和蚀刻工艺，或者如果EUV光刻工艺取代193i光刻工艺，可能会改变半导体处理的其他方面。下面提供了有关过程中潜在变化的更多详细信息。
图2A-图2F是根据一些实施例的在与EUV光刻工艺相关的处理阶段期间晶圆102的截面图。在图2A中，晶圆包括衬底131上方的靶层130。靶层130可以包括半导体衬底、介电层、半导体衬底上方的层间介电层、或可以是处于特定处理阶段的晶圆102的部分的其他类型的层。衬底131可以包括半导体衬底、Si层、或可以是处于特定处理阶段的晶圆102的部分的其他类型的层。各种类型的材料可用于靶层130而不脱离本公开的范围。
靶层130被光刻胶132的层覆盖。光刻胶132可以包括当暴露于光时会发生物理变化的材料。取决于光刻胶132的材料类型，物理变化可以削弱或加强光刻胶132被光刻光照射的部分。在不脱离本公开的范围的情况下，可以使用各种类型的光刻胶。
在图2B中，作为EUV光刻工艺的一部分，晶圆已经暴露于EUV光。如前文关于图1所述，EUV光在EUV生成室中生成，并从包括与所需布局相关的图案的光罩或掩模反射。在EUV光从光罩反射后，EUV光携带光罩的图案。然后EUV光照射光刻胶132。根据光罩的图案，光刻胶132的一些部分接收EUV光，而其他部分不接收EUV光。在一个示例中，接收或暴露于EUV光的光刻胶132的部分经历结构变化。在暴露于EUV光之后，将光刻胶暴露于蚀刻工艺。蚀刻工艺可以包括湿或干蚀刻工艺，其相对于光刻胶132的未曝光部分选择性地蚀刻光刻胶132的曝光部分。在图2B的示例中，结果是在光刻胶层132中形成了沟槽134。沟槽134对应于与光刻工艺中使用的掩模或光罩相关的布局图案。
在图2C中，执行了蚀刻工艺。蚀刻工艺可以包括湿蚀刻或干蚀刻。蚀刻工艺是选择性地向下蚀刻的各向异性蚀刻。蚀刻工艺蚀刻靶层130的暴露在光刻胶132中的沟槽134中的部分。结果是靶层130在沟槽134下方被蚀刻，从而将沟槽134延伸到靶层130中。在不脱离本公开的范围的情况下，可以使用多种类型的蚀刻工艺。
在图2D中，去除了光刻胶132。可以通过将光刻胶132暴露于相对于靶层130选择性地蚀刻光刻胶132的蚀刻剂来去除光刻胶132。结果是光刻胶132被完全去除，从而暴露整个靶层130。沟槽134保留在靶层130上。
在图2E中，金属136沉积在靶层130上。金属136完全填充沟槽134。金属136还积聚在靶层130的顶表面上。金属可以包括钨、铜、钛、铝、金或其他合适的金属。可以通过物理气相沉积(PVD)、原子层沉积(ALD)或化学气相沉积(CVD)来沉积金属136。金属136可以具有5nm和30nm之间的厚度。在实践中，选择金属136的厚度以确保沟槽134完全被金属136填充。在不脱离本公开的范围的情况下，可以将其他材料、沉积工艺和厚度用于金属136。
在图2F中，执行平坦化工艺以从靶层130的顶表面去除金属136。该工艺可以包括确保靶层130的顶表面是平坦的CMP工艺。平坦化工艺的结果是单独的金属线138保留在沟槽134中。单独的金属线138彼此电间隔和物理间隔。
金属线138具有节距P。如本文所用，节距P可定义为特征的部分与相邻特征的对应部分之间的距离。在图2F的示例中，节距对应于金属线138的右边缘和相邻金属线138的右边缘之间的距离。或者，节距可以定义为中心到中心的距离，左边缘到左边缘的距离，或两条相邻金属线138的其他类似部分之间的距离。
关于图2A-图2F描述的EUV光刻工艺是单次曝光光刻工艺。光刻胶132仅暴露于EUV光一次。光罩或掩模的图案可以通过单次曝光传递到光刻胶132。由于EUV光刻的性质，如前所述，单次曝光工艺可用于生成小于71nm的节距P。在图2A-图2F的示例中，节距可以在20nm和71nm之间，不过可以使用其他值而不背离本公开的范围。
使用193i光刻系统108也可能形成节距小于71nm的特征。然而，这些工艺比使用EUV光刻系统106执行的EUV工艺更复杂并且使用更多的步骤。193i光刻工艺可用于形成节距小于71nm的特征的一个示例是采用单次曝光加间隔件技术。在单次曝光加间隔件技术中，光刻胶132沉积在靶层130上，如图2A所示。然后在光刻胶132中形成沟槽134。然而，由于193i光刻工艺的限制，193i光刻工艺中的沟槽134最初比EUV光刻工艺中的图2B的沟槽134宽得多。然后在光刻胶132的顶部、沟槽134中的光刻胶132的侧壁上以及沟槽134中的靶层130的暴露表面上共形地沉积薄的间隔层。间隔层的厚度被选择为对应于要在靶层130中形成的金属线(或其他特征)的期望宽度。
在沉积间隔层之后，执行蚀刻工艺以从光刻胶132和靶层130的顶表面去除间隔层。结果是间隔层仅保留在光刻胶132中的沟槽134的侧壁上。然后在间隔层的剩余部分之间的靶层130的顶表面的暴露部分上沉积芯轴材料。在实践中，芯轴材料被共形沉积，然后凹陷，使得芯轴材料仅保留在间隔层的剩余部分之间。芯轴材料的剩余部分对应于位于光刻胶132侧壁上的间隔层的剩余部分之间的靶层130上的相应芯轴。
在芯轴形成之后，间隔层的剩余部分被完全去除。因为间隔层的厚度与要在靶层130中形成的金属线的期望厚度(或CD)相对应，所以在去除间隔层之后，在芯轴和光刻胶132之间存在间隙，间隙的宽度与要在靶层130中形成的金属线的期望厚度对应。靶层130暴露在间隙中。可以通过芯轴和光刻胶132之间的间隙在靶层130中蚀刻沟槽。
在蚀刻沟槽之后，可以去除芯轴和光刻胶132。然后可以在沟槽中形成金属线138，基本上如图2E和图2F所示。使用单次曝光193i光刻加间隔件技术形成的金属线138可以具有与单次曝光EUV工艺相同的节距。然而，单次曝光193i光刻加间隔件技术远比单次曝光EUV工艺复杂和耗时。因此，当布局112需要小于71nm的节距或要形成小于71nm的节距时，选择EUV光刻系统108来执行光刻工艺可能是有益的。
可用于用193i光刻系统108形成小于71nm的节距的另一种工艺是多次曝光光刻方案。在多次曝光光刻方案中，通过多次光刻曝光步骤在靶层130中形成沟槽134。在第一曝光步骤中，基本上如图2A-图2D所示形成第一组沟槽，但具有约两倍的所需最终节距。然后去除初始光刻胶，然后将第二层光刻胶沉积在靶层130上。在掩模移动的情况下执行第二曝光工艺，使得在工艺中在第一组沟槽之间的中间形成第二组沟槽，这基本上是图2A-图2D的工艺的重复。在与第一组沟槽交错地形成第二组沟槽之后，沟槽的最终图案具有期望的节距并且可以约等于图2F中所示的节距。然而，该工艺需要的步骤数约是单次曝光EUV工艺的两倍。此外，如果在第二次曝光过程中第二组沟槽没有移动至第一组沟槽的恰好中间，那么相邻沟槽之间的节距将不相等。
因此，如果布局需要的特征的节距小于可以在不使用间隔件技术或多次曝光的情况下使用193i光刻工艺形成的节距，那么使用EUV光刻工艺可能是有益的。然而，即使存在小于71nm的节距，也可能存在总体上更希望具有193i光刻工艺的情形。情形可以包括是否只有少量这样的节距，相邻特征之间的节距是否一致的，或者可能是其他敏感传感器。因此，如前所述，布局分析器114可以实施各种选择规则，以确定对于特定布局是否应该使用EUV光刻工艺而不是193i光刻工艺。
图3图示了根据一些实施例的布局112。布局112对应于在特定处理阶段在晶圆102中将实现的期望图案的俯视图。在图3的示例中，布局112对应于金属线138的俯视图，该金属线138将形成在对应于层间介电层的靶层130中。布局112不是实际的晶圆，即使标记的特征使用与图2A-图2F相似的标记。相反，如关于图1所描述的，布局112是存储在布局数据库110中的布局计划的视觉表示。
布局分析器114分析布局112并识别节距数据118。节距数据118表示存在多个不同的节距。第一节距P1可以小于71nm，或者一些其他阈值节距值。第二节距P2可以大于阈值节距值，并且在任何情况下都明显不同于第一节距P1。节距P3-节距P5可以与节距P1相同。
布局分析器114分析与图3的布局112相关的布局特征数据116并将布局特征数据116与选择规则数据122进行比较。选择规则数据可以表示如果存在小于71nm的节距，如果节距不是周期性的，并且如果存在不同的节距，则应当使用EUV光刻系统106来执行与布局112相关的光刻工艺。或者，布局规则可以确定即使有一些节距小于阈值节距值，193i光刻系统108可用于执行与布局112相关的光刻工艺。
图4图示了根据一些实施例的布局112。布局112对应于在特定处理阶段在晶圆102中将实现的期望图案的俯视图。在图4的示例中，布局112对应于金属线138的俯视图，该金属线138将形成在对应于层间介电层的靶层130中。布局112不是实际的晶圆，即使使用与图2A-图2F相似的参考数字标记特征。相反，如关于图1所描述的，布局112是存储在布局数据库110中的布局计划的视觉表示。
布局分析器114分析布局112并识别CD数据120。CD数据120表示存在多个不同的CD。第一CD，CD1可以大于30nm，或一些其他阈值CD值。第二CD，CD2，可能小于阈值CD值，并且在任何情况下都明显小于CD1。CD3可以等于CD2。CD4可以等于CD1。
布局分析器114分析与图4的布局112相关的布局特征数据116并将布局特征数据116与选择规则数据122进行比较。选择规则数据可以表示是否存在小于阈值CD值的CD，并且如果存在不同的CD，则应使用EUV光刻系统106来执行与布局112相关的光刻工艺。或者，布局规则可以确定即使有一些CD小于阈值CD值，193i光刻系统108可用于执行与布局112相关的光刻工艺。
图5是根据一些实施例的与晶圆102的特定处理阶段相关的布局112的图示。一个示例，图5的布局112对应于与全环栅纳米结构晶体管的形成相关的主要的焊盘下电路(circuits under pad，CUP)。布局112包括特征139。特征139可以包括在靶层130中形成的导电通孔、半导体结构、金属线、沟槽隔离件或其他类型的部件。图5示出了外角140和外角145的对。外角140对应于相邻特征139的相邻角。外角145对应于相邻特征139的相邻外角。图5还示出了内角141和内角143的对。内角141对应于单个特征139的相邻内角。内角143对应于单个特征139的其他相邻内角。
每对的角可以分开不同的距离。例如，外角140可以分开第一距离D1。内角141可以分开第二距离D2。内角143可以分开第三距离D3。外角145可以分开第四距离D4。布局分析器114可以分析包括距离D1-D4的布局特征数据116并且可以将距离D1-D4与选择规则数据122进行比较。选择规则数据122可以包括阈值内角距离和阈值外角距离。阈值内角距离可以类似于阈值CD。阈值外角距离可以类似于阈值节距。选择规则数据122可以表示如果内角距离或外角距离中的一个或多个小于阈值内角或外角距离，则对于对应的光刻工艺应使用EUV光刻系统106。在某些情况下，单次曝光的EUV系统可以替代多达六次193i光刻曝光工艺。在不脱离本公开的范围的情况下，可以使用与内角距离和外角距离相关的各种选择规则数据122。此外，外角和内角距离规则可以通过选择规则数据122与节距和CD规则相结合，以确定应使用哪个光刻系统。
图6是根据一些实施例的布局112的图示。布局112对应于晶圆102的特定层级和金属线138的布局。布局分析器114提取布局特征数据116并识别相邻金属线138之间的距离D1-D3。选择规则数据122可以表示金属线之间的阈值间隔距离。例如，阈值间隔距离可以在15和25nm之间，不过可以使用其他阈值间隔距离而不背离本公开的范围。如果距离D1-D3小于阈值金属线间隔距离，则选择规则数据122可以表示布局分析器114应该选择EUV光刻系统106来执行与布局112相关的光刻工艺。
在图6中，间隔距离D1-D3相等并且可以都小于阈值间隔距离。然而，在其他情况下，相邻金属线之间可能存在各种距离。此外，可能存在与金属线相关的各种节距和CD。选择规则数据122可以定义与阈值节距、阈值分隔距离、阈值CD、阈值角分隔距离、节距差异、CD差异、不同节距的比率、不同CD的比率、不同金属线分隔距离的比率、不同角分隔距离的比率，或这些因素的组合相关的多个规则。
图7是根据一些实施例的晶圆102的截面图。晶圆102包括根据EUV光刻工艺形成在靶层130中的金属线138。金属线138根据布局112适当地反映所需特征。金属线定义节距P1-P5、CD1-CD6和深度D1-D6。由于单次曝光EUV光刻工艺的特性，节距P1-P5彼此相等，临界尺寸CD1-CD6彼此相等，深度D1-D6彼此相等。
然而，如果与间隔件技术一起使用193i光刻工艺来形成金属线138，那么节距Pl-P5很可能不会全部相等。特别地，节距P1、P3、P5可以彼此相同，但是节距P2和P4可以不同于节距P1、P3和P5。如果使用具有多重曝光和多重蚀刻技术的193i光刻工艺，则由于多重曝光技术的特性，节距P1-P5、CD1-CD6和深度D1-D6可能存在差异。因此，布局分析器114根据选择规则数据122的选择可以确定使用EUV光刻系统106执行与布局112相关的光刻工艺。
图8是根据一些实施例的用于处理晶圆的方法800的流程图。方法800可以使用关于图1-图7描述的过程、结构和组件。在802，方法800包括存储与晶圆的布局相关的布局数据。布局数据的一个例子是图1的布局数据库110。布局的一个例子是图1的布局112。晶圆的一个例子是图1的晶圆102。在804，方法800包括从布局中提取表示与布局的特征相关的尺寸的特征数据。特征数据的一个示例是图1的布局特征数据116。在806，方法800包括将特征数据与选择规则进行比较。选择规则的一个示例是图1的选择规则数据122。在808，方法800包括基于特征数据和选择规则在用于布局的EUV光刻工艺和非EUV光刻工艺之间进行选择。
图9是根据一些实施例的用于处理晶圆的方法900的流程图。方法900可以使用关于图1-8描述的过程、结构和组件。在902，方法900包括在布局数据库中存储多个布局，每个布局对应于半导体处理的相应阶段。布局数据库的一个示例是图1的布局数据库110。布局的一个示例是图1的布局112。在904，方法900包括检索选择规则数据，选择规则数据包括用于在第一光刻系统和第二光刻系统之间进行选择的选择规则数据。选择规则数据的一个例子是图1的选择规则数据122。第一光刻系统的一个例子是图1的EUV光刻系统106。第二光刻系统的一个例子是图1的193i光刻系统。在906，方法900包括为每个布局提取与布局相关的特征数据。特征数据的一个示例是图1的布局特征数据116。在908，方法900包括为每个布局分析具有选择规则数据的特征数据。在910，方法900包括基于对具有选择规则数据的特征数据的分析，为每个布局选择第一光刻系统或第二光刻系统。
本公开的实施例提供了一种半导体处理系统，其在用于处理半导体晶圆的多个布局中的每一个的不同类型的光刻工艺中进行选择。半导体处理系统包括布局数据库和布局分析器。布局数据库包括与要用于处理半导体晶圆的每个光刻掩模相关的布局数据。布局分析器分析与每个掩模相关的特征的布局。布局分析器可以分析与布局相关的临界尺寸(CD)、节距和其他方面的分布。布局分析器根据选择规则数据处理布局特征数据。选择规则数据确定对于给定布局应该使用哪种类型的光刻工艺。布局分析器为每个布局选择用于将布局传递至半导体晶圆上的一种光刻工艺。
布局分析和光刻工艺选择具有各种益处。例如，当布局分析器检测到布局的非常小的节距、CD或其他尺寸方面时，布局分析器选择能够最可靠地将相应图案赋予半导体晶圆的极紫外(EUV)光刻工艺。在布局不包括非常小的节距、CD或其他尺寸方面的情况下，布局分析器可以选择除了EUV光刻工艺之外的光刻工艺。这些其他光刻工艺可能非常适合传递具有宽松尺寸约束的图案。使得光刻资源得到有效管理，布局特征被正确可靠地传递至晶圆，晶圆良率提高。
在一些实施例中，一种方法包括存储与晶圆的布局相关的布局数据并从布局中提取表示与布局的特征相关的尺寸特征数据。该方法包括将特征数据与选择规则进行比较，并基于特征数据和选择规则，在用于布局的EUV光刻工艺和非EUV光刻工艺之间选择布局。
在一些实施例中，特征数据包括表示与所述布局的所述特征相关的节距的尺寸的节距数据。在一些实施例中，选择规则数据包括阈值节距值。在一些实施例中，所述选择规则表示如果所述节距的选定数额小于所述阈值节距值，则应当使用所述EUV光刻工艺。在一些实施例中，特征数据包括表示与所述布局的所述特征相关的临界尺寸的临界尺寸数据。在一些实施例中，选择规则数据包括阈值临界尺寸值。在一些实施例中，选择规则表示应当基于所述临界尺寸的选定数值是否小于所述阈值临界尺寸值来使用所述EUV光刻工艺。在一些实施例中，特征数据包括角距离数据，所述角距离数据表示所述布局的一个或多个特征的角之间的距离。在一些实施例中，选择规则数据包括阈值角间隔值。在一些实施例中，选择规则表示应当基于所述角的选定间隔距离的选定数值是否小于所述阈值角间隔值来使用所述EUV光刻工艺。在一些实施例中，方法还包括在用于所述布局的晶圆上执行所选择的光刻工艺。
在一些实施例中，一种方法包括在布局数据库中存储多个布局，每个布局对应于半导体处理的相应阶段，并检索包括用于在第一光刻系统和第二光刻系统之间进行选择的选择规则的选择规则数据。该方法包括为每个布局提取与布局相关的特征数据，使用选择规则数据为每个布局分析特征数据，以及基于使用选择规则数据对特征数据的分析，为每个布局选择第一光刻系统或第二光刻系统。
在一些实施例中，方法还包括对于每个布局，在晶圆上执行所选择的光刻工艺。在一些实施例中，第一光刻系统是极紫外光刻系统。在一些实施例中，第二光刻系统是193i光刻系统。在一些实施例中，方法还包括响应于选择所述第一光刻系统调整一个或多个布局。在一些实施例中，方法还包括响应于选择所述第一光刻系统调整与所述一个或多个布局相关的晶圆制造工艺。
在一些实施例中，半导体处理系统包括第一光刻系统和第二光刻系统。该半导体处理系统包括布局数据库和布局分析器，布局数据库包括多个布局，每个布局表示要在晶圆中形成的特征，布局分析器被配置为从每个布局中提取布局特征数据，将每个布局的特征数据与选择规则进行比较，并基于特征数据和选择规则数据为每个布局选择的第一光刻系统或第二光刻系统。
在一些实施例中，第一光刻系统是EUV光刻系统。在一些实施例中，半导体处理系统还包括工艺调整系统，被配置为基于为所述布局选择所述第一光刻系统或所述第二光刻系统调整与布局相关的工艺步骤。
前述概述了几个实施例的特征，以便本领域的技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于执行相同目的和/或实现本文介绍的实施例的相同优点的其他工艺和结构的基础。本领域技术人员也应该意识到，这样的等价结构并不脱离本发明的精神和范围，并且可以在不脱离本发明的精神和范围的情况下对本文进行各种改动、替换和变更。

Claims (10)

1.一种用于选择光刻工艺的方法，包括：
存储与用于晶圆的布局相关的布局数据；
从所述布局中提取表示与所述布局的特征相关的尺寸的特征数据；
将所述特征数据与选择规则进行比较；以及
基于所述特征数据和所述选择规则，在用于所述布局的EUV光刻工艺和非EUV光刻工艺之间进行选择。
2.根据权利要求1所述的用于选择光刻工艺的方法，其中，所述特征数据包括表示与所述布局的所述特征相关的节距的尺寸的节距数据。
3.根据权利要求2所述的用于选择光刻工艺的方法，其中，所述选择规则数据包括阈值节距值。
4.根据权利要求3所述的用于选择光刻工艺的方法，其中，所述选择规则表示如果所述节距的选定数额小于所述阈值节距值，则应当使用所述EUV光刻工艺。
5.根据权利要求1所述的用于选择光刻工艺的方法，其中，所述特征数据包括表示与所述布局的所述特征相关的临界尺寸的临界尺寸数据。
6.根据权利要求5所述的用于选择光刻工艺的方法，其中，所述选择规则数据包括阈值临界尺寸值。
7.根据权利要求6所述的用于选择光刻工艺的方法，其中，所述选择规则表示应当基于所述临界尺寸的选定数值是否小于所述阈值临界尺寸值来使用所述EUV光刻工艺。
8.根据权利要求1所述的用于选择光刻工艺的方法，其中，所述特征数据包括角距离数据，所述角距离数据表示所述布局的一个或多个特征的角之间的距离。
9.一种用于选择光刻工艺的方法，包括：
在布局数据库中存储多个布局，每个布局对应于半导体处理的相应阶段；
检索选择规则数据，选择规则数据包括用于在第一光刻系统和第二光刻系统之间选择的选择规则；
为每个布局提取与所述布局相关的特征数据；
使用所述选择规则数据为每个布局分析所述特征数据；以及
基于使用所述选择规则数据对所述特征数据的分析，为每个布局选择所述第一光刻系统或所述第二光刻系统。
10.一种半导体处理系统，包括：
第一光刻系统；
第二光刻系统；
布局数据库，包括多个布局，每个布局表示要在晶圆中形成的特征；和
布局分析器，被配置为从每个布局中提取布局特征数据，将每个布局的所述特征数据与选择规则进行比较，并基于所述特征数据和所述选择规则数据为每个布局选择所述第一光刻系统或所述第二光刻系统。
CN202210470277.5A 2021-05-07 2022-04-28 用于选择光刻工艺的方法和半导体处理系统 Pending CN114967361A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163185924P 2021-05-07 2021-05-07
US63/185,924 2021-05-07
US17/566,563 2021-12-30
US17/566,563 US20220357669A1 (en) 2021-05-07 2021-12-30 System and method for selecting photolithography processes

Publications (1)

Publication Number Publication Date
CN114967361A true CN114967361A (zh) 2022-08-30

Family

ID=82980363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210470277.5A Pending CN114967361A (zh) 2021-05-07 2022-04-28 用于选择光刻工艺的方法和半导体处理系统

Country Status (3)

Country Link
US (1) US20220357669A1 (zh)
CN (1) CN114967361A (zh)
TW (1) TWI789254B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782517B2 (en) * 2000-08-07 2004-08-24 Dupont Photomasks, Inc. Photomask and integrated circuit manufactured by automatically eliminating design rule violations during construction of a mask layout block
US8910090B2 (en) * 2013-02-27 2014-12-09 Globalfoundries Inc. Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications
US9465907B2 (en) * 2014-07-25 2016-10-11 Globalfoundries Inc. Multi-polygon constraint decomposition techniques for use in double patterning applications
US10520829B2 (en) * 2017-09-26 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Optical proximity correction methodology using underlying layer information
US10713411B1 (en) * 2018-01-19 2020-07-14 Marvell Asia Pte, Ltd. Photolithography mask design-rule check assistance

Also Published As

Publication number Publication date
TW202244996A (zh) 2022-11-16
US20220357669A1 (en) 2022-11-10
TWI789254B (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US10347501B2 (en) Enhanced patterning of integrated circuit layer by tilted ion implantation
US8314034B2 (en) Feature size reduction
US7041568B2 (en) Method for the production of a self-adjusted structure on a semiconductor wafer
KR101275947B1 (ko) 다중 레티클 프로세스를 위한 레티클 정렬 및 오버레이
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
US20090024978A1 (en) Semiconductor device mask, method of forming the same and method of manufacturing semiconductor device using the same
US7539969B2 (en) Computer readable mask shrink control processor
US12009212B2 (en) Semiconductor device with reduced critical dimensions
US8709267B2 (en) Double patterning method using tilt-angle deposition
JP2001274063A (ja) 半導体装置の製造方法
US7910289B2 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
KR101328611B1 (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
WO2009016438A1 (en) Method of forming openings in a semiconductor device and semiconductor device
US20070045230A1 (en) Methods for independently controlling one or more etching parameters in the manufacture of microfeature devices
Lepselter et al. A systems approach to 1-µm NMOS
WO2002043139A2 (en) Two mask via pattern to improve pattern definition
CN114967361A (zh) 用于选择光刻工艺的方法和半导体处理系统
KR100660325B1 (ko) 반도체 소자의 제조방법
US11942441B2 (en) Electrostatic discharge protection cell and antenna integrated with through silicon via
US6632590B1 (en) Enhance the process window of memory cell line/space dense pattern in sub-wavelength process
US20220399272A1 (en) System and method to reduce layout dimensions using non-perpendicular process scheme
KR100834832B1 (ko) 오버레이 계측설비를 이용한 패턴의 임계치수 측정방법
TW200952074A (en) Method of forming openings in a semiconductor device and semiconductor device
US20060031068A1 (en) Analysis method
CN113611605B (zh) 图案化结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination