CN110211873A - 一种低线宽半导体器件制作方法及半导体器件 - Google Patents
一种低线宽半导体器件制作方法及半导体器件 Download PDFInfo
- Publication number
- CN110211873A CN110211873A CN201910329491.7A CN201910329491A CN110211873A CN 110211873 A CN110211873 A CN 110211873A CN 201910329491 A CN201910329491 A CN 201910329491A CN 110211873 A CN110211873 A CN 110211873A
- Authority
- CN
- China
- Prior art keywords
- line width
- low line
- layer
- exposure
- development
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000008021 deposition Effects 0.000 claims abstract description 14
- 230000000717 retained effect Effects 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 101000947178 Homo sapiens Platelet basic protein Proteins 0.000 description 2
- 102100036154 Platelet basic protein Human genes 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种低线宽半导体器件制作方法及半导体器件，其中方法包括如下步骤：在半导体器件的基片上覆盖第一层光阻；第一层光阻曝光显影后形成低线宽结构底部开口的一侧边；在半导体器件的基片上覆盖第二层光阻，第二层光阻填平第一层光阻曝光显影后的开口；第二层光阻曝光显影后形成低线宽结构底部开口的另一侧边；对低线宽结构底部开口的进行结构沉积，在底部开口内形成低线宽结构；去除第一层光阻和第二层光阻，保留低线宽结构。本方案通过两次的曝光显影，从而形成低线宽结构的底部开口，而后可以沉积并形成低线宽结构，这样可以通过传统的对准曝光设备实现，有效降低设备投入成本及原材料费用，以及可以减少曝光时间，提高了生产效率。
Description
技术领域
本发明涉及领域，尤其涉及一种低线宽半导体器件制作方法及半导体器件。
背景技术
目前半导体的制程中0.15umT型栅极的生产工艺以E-Beam电子束和DUV对准设备对光刻胶进行曝光，直接达到T型栅极底部结构0.15um的线宽，而后再进行T型栅极顶部结构凹槽的形成及蒸镀金属，形成0.15um T型栅极的金属接触。这样利用E-Beam电子束对光刻胶进行曝光的方式，有如下缺点：
缺点1：因为T-Gate的外形结构是上宽下窄，所以此方案必须先对T型栅极顶部光刻胶曝光显影后再对底部光刻胶进行曝光，并且两次的曝光皆是使用E-Beam设备，其所需要的光刻胶材料由于其物理性特殊，导致光刻胶材料价格高昂，所以此方案的成本较高；
缺点2：由于E-beam设备是利用所产生的电子束对光刻胶进行曝光反应，所需要的制程时间漫长，导致生产效率低下；
上述所提到的利用E-Beam设备和DUV设备制作0.15um T型栅极的方式所使用的E-Beam设备和DUV设备在当今国际上具有一定的先进性，使得这两种设备价格昂贵，造成投资成本加大。
发明内容
为此，需要提供一种低线宽半导体器件制作方法及半导体器件，解决现有制作低线宽的T型栅极所需的成本高的问题。
为实现上述目的，发明人提供了一种低线宽半导体器件制作方法，包括如下步骤：
在半导体器件的基片上覆盖第一层光阻；
第一层光阻曝光显影后形成低线宽结构底部开口的一侧边；
在半导体器件的基片上覆盖第二层光阻，第二层光阻填平第一层光阻曝光显影后的开口；
第二层光阻曝光显影后形成低线宽结构底部开口的另一侧边；
对低线宽结构底部开口的进行结构沉积，在底部开口内形成低线宽结构；
去除第一层光阻和第二层光阻，保留低线宽结构。
进一步地，第二层光阻曝光显影工艺为负光阻工艺或者是正光阻搭配曝光反转的工艺。
进一步地，在第二层光阻曝光显影后还包括步骤：
在半导体器件的基片上覆盖第三层光阻；
第三层光阻曝光显影后在底部开口上形成顶部开口；
而后在进行结构沉积时，在顶部开口和底部开口处进行结构沉积。
进一步地，所述第三层光阻曝光显影为负光阻工艺或者是正光阻搭配曝光反转。
进一步地，所述低线宽结构为多个，则第一层光阻曝光显影后形成多个低线宽结构底部开口的一侧边；则第二层光阻曝光显影后形成多个低线宽结构底部开口的另一侧边。
进一步地，所述沉积为进行金属沉积。
进一步地，所述半导体器件的基片为源漏极金属的晶片。
进一步地，所述低线宽结构为T型栅极结构。
进一步地，所述低线宽结构的宽度小于0.15um。
进一步地，所述曝光显影为利用I-line设备进行曝光显影。
本发明提供一种低线宽半导体器件，所述半导体器件由上述方法制得。
区别于现有技术，上述技术方案通过两次的曝光显影，从而形成低线宽结构的底部开口，而后可以沉积并形成低线宽结构，这样可以通过传统的对准曝光设备(如I-Line对准曝光制备)实现，有效降低设备投入成本及原材料费用，以及可以减少曝光时间，提高了生产效率。
附图说明
图1为本发明实施例的工艺流程图；
图2为本发明实施例的第一层光阻涂布的剖面结构示意图；
图3为本发明实施例的第一层光阻显影的剖面结构示意图；
图4为本发明实施例的第一层光阻显影的俯视结构示意图；
图5为本发明实施例的第二层光阻涂布的剖面结构示意图；
图6为本发明实施例的第二层光阻显影的剖面结构示意图；
图7为本发明实施例的第二层光阻显影的俯视结构示意图；
图8为本发明实施例的顶部第三层光阻光阻涂布的剖面结构示意图；
图9为本发明实施例的顶部第三层光阻显影的剖面结构示意图；
图10为本发明实施例的低线宽结构沉积时的剖面结构示意图；
图11为本发明实施例的低线宽结构的剖面结构示意图。
附图标记说明：
1、半导体基片；
2、第一层光阻；
3、第二层光阻；
4、第三层光阻；
5、低线宽结构沉积、低线宽结构。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
以下对本申请中可能出现的英文缩写进行解释：
1.TGB1:1stT Gate Bottom Develop:T型栅底部第一次光刻工艺；
2.TGB2:2ndT Gate Bottom Develop:T型栅底部第二次光刻工艺；
3.TGT：T Gate TopDevelop:T型栅顶部光刻工艺；
4.TGD:T Gate Deposition：T型栅金属沉积工艺；
5.ND:Nitridedeposition：氮化物沉积工艺。
请参阅图1到图11，本实施例提供一种低线宽半导体器件制作方法，本方法的制作要在半导体基片1上进行制作，半导体基片1可以为源漏极金属的晶片，则本发明制作的低线宽结构可以是T型栅。当然，在其他实施例中，低线宽结构也可以是其他的半导体器件结构，下面实施例以T型栅极为例。本发明包括如下步骤：在半导体器件的基片1上覆盖第一层光阻2；第一层光阻曝光显影后形成低线宽结构底部开口的一侧边20，即完成了TGB1工艺步骤，如图2-4所示。而后在半导体器件的基片上覆盖第二层光阻3，第二层光阻填平第一层光阻曝光显影后的开口，如图5所示，第二层光阻与第一层光阻形成一个平面，一般采用旋涂方式。第二层光阻曝光显影后形成低线宽结构底部开口的另一侧边30，即完成了TGB2工艺步骤，如图6-7所示。最后对低线宽结构底部开口的进行结构沉积，在底部开口内形成低线宽结构；去除第一层光阻和第二层光阻，保留低线宽结构。这样通过两次的曝光显影，从而形成低线宽结构的底部开口，而后可以沉积并形成低线宽结构。而在进行曝光显影的时候，本发明优选使用传统的低成本的曝光显影装置，如所述曝光显影为利用I-line设备进行曝光显影。需要提出的是，现有的I-line对准设备，其曝光物理极限精度为0.4um，使用传统直曝方法无法达到0.15um的栅极线宽目标。本发明这样无需采用昂贵的曝光显影设备，解决现有要制作0.15umT型栅极的制程设备采用的E-Beam设备以及DUV设备价格昂贵以及生产效率不高的问题。
在某些实施例中，为了形成上宽下窄的结构，在第二层光阻曝光显影后还包括步骤：在半导体器件的基片上覆盖第三层光阻4；第三层光阻曝光显影后在底部开口上形成顶部开口，即完成图1中的TGT工艺，如图8-9所示。而后在进行结构沉积5时，在顶部开口和底部开口处进行结构沉积，完成了图1中的TGD工艺，形成如图9所示的结构。而后去除光阻和多余金属后，就形成了如图10所示的单独的低线宽结构。
为了实现本发明的目的，在实际工艺的时候，第二层光阻曝光显影工艺为负光阻工艺或者是正光阻搭配曝光反转的工艺。以及所述第三层光阻曝光显影为负光阻工艺或者是正光阻搭配曝光反转，可以避免对之前形成的光阻的影响。
本发明中，一次的工艺可以只形成一个低线宽结构，或者为了提高效率，本发明可以一次制得多个低线宽结构，如图2-7所示，所述低线宽结构为多个，则第一层光阻曝光显影后形成多个低线宽结构底部开口的一侧边，相邻的低线宽结构在第一层光阻曝光显影后形成的一侧边为对称结构；则第二层光阻曝光显影后形成多个低线宽结构底部开口的另一侧边，则在第二层光阻曝光显影后形成了一个完整的低线宽结构底部开口。特别地，现有技术在使用E-beam设备进行定义窗口结构时，是一个一个器件的来写。而用I-line设备曝光，则是批量性的定义出多个窗口，从而大大提高了曝光的效率，减少曝光时间。
正如上面所述的，本发明的低线宽结构可以不为T栅结构，在制作T栅的时候，需要金属沉积5，而在制作其他低线宽结构，可以根据实际需要沉积其他材料，如氮化物等。以及为了制作T栅，半导体器件的基片为源漏极(漏极D、源极S)金属的晶片，如果是其他的低线宽结构，半导体器件的基片可以为其他类型。在制作T栅时，其俯视图可以如图4、7所示。而后在形成T栅后，还可以包含有ND工艺，即在T栅处进行钝化层的沉积，如沉积氮化物，提高绝缘性，最后进行被动元件及金属连线工艺，从而完成T栅晶体管的制作。
上述所有实施例中，低线宽仅仅是命名，为了让本发明容易理解，而并非限制本发明的保护范围。由于正常半导体结构并不需要通过两侧光阻来形成，通过本发明的方式就是为了获取到更小的线宽，这里称为低线宽。优选地，所述低线宽结构的宽度小于0.15um。在某些实施例中，低线宽的宽度也可以是大于等于0.15um，本发明的方法优选适用于低线宽，当然本发明的方法也可以用作大线宽。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (10)
1.一种低线宽半导体器件制作方法，其特征在于，包括如下步骤：
在半导体器件的基片上覆盖第一层光阻；
第一层光阻曝光显影后形成低线宽结构底部开口的一侧边；
在半导体器件的基片上覆盖第二层光阻，第二层光阻填平第一层光阻曝光显影后的开口；
第二层光阻曝光显影后形成低线宽结构底部开口的另一侧边；
对低线宽结构底部开口的进行结构沉积，在底部开口内形成低线宽结构；
去除第一层光阻和第二层光阻，保留低线宽结构。
2.根据权利要求1所述的一种低线宽半导体器件制作方法，其特征在于：
第二层光阻曝光显影工艺为负光阻工艺或者是正光阻搭配曝光反转的工艺。
3.根据权利要求1所述的一种低线宽半导体器件制作方法，其特征在于：在第二层光阻曝光显影后还包括步骤：
在半导体器件的基片上覆盖第三层光阻；
第三层光阻曝光显影后在底部开口上形成顶部开口；
而后在进行结构沉积时，在顶部开口和底部开口处进行结构沉积。
4.根据权利要求1所述的一种低线宽半导体器件制作方法，其特征在于：
所述低线宽结构为多个，则第一层光阻曝光显影后形成多个低线宽结构底部开口的一侧边；则第二层光阻曝光显影后形成多个低线宽结构底部开口的另一侧边。
5.根据权利要求1到4任意一项所述的一种低线宽半导体器件制作方法，其特征在于：
所述沉积为进行金属沉积。
6.根据权利要求1所述的一种低线宽半导体器件制作方法，其特征在于：所述半导体器件的基片为源漏极金属的晶片。
7.根据权利要求1所述的一种低线宽半导体器件制作方法，其特征在于：所述低线宽结构为T型栅极结构。
8.根据权利要求1所述的一种低线宽半导体器件制作方法，其特征在于：
所述低线宽结构的宽度小于0.15um。
9.根据权利要求1所述的一种低线宽半导体器件制作方法，其特征在于：
所述曝光显影为利用I-line设备进行曝光显影。
10.一种低线宽半导体器件，其特征在于：所述半导体器件由权利要求1到9任意一项方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910329491.7A CN110211873B (zh) | 2019-04-23 | 2019-04-23 | 一种低线宽半导体器件制作方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910329491.7A CN110211873B (zh) | 2019-04-23 | 2019-04-23 | 一种低线宽半导体器件制作方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110211873A true CN110211873A (zh) | 2019-09-06 |
| CN110211873B CN110211873B (zh) | 2021-04-30 |
Family
ID=67786205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910329491.7A Active CN110211873B (zh) | 2019-04-23 | 2019-04-23 | 一种低线宽半导体器件制作方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110211873B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1791964A (zh) * | 2001-09-19 | 2006-06-21 | 宾奥普迪克斯股份有限公司 | 叠层制造的三维结构 |
| CN102376542A (zh) * | 2010-08-12 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件精细图案的制作方法 |
| CN103000585A (zh) * | 2011-09-08 | 2013-03-27 | 九齐科技股份有限公司 | 掩模型只读存储器的制造方法 |
| CN104851788A (zh) * | 2015-04-28 | 2015-08-19 | 厦门市三安集成电路有限公司 | 一种砷化镓基晶体管的t型栅的制作方法 |
| CN104882373A (zh) * | 2015-04-24 | 2015-09-02 | 石以瑄 | 晶体管t形栅的制造方法 |
| CN105977146A (zh) * | 2016-06-20 | 2016-09-28 | 中山德华芯片技术有限公司 | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 |
| CN109103245A (zh) * | 2018-07-26 | 2018-12-28 | 厦门市三安集成电路有限公司 | 一种双t型栅及制作方法和应用 |
-
2019
- 2019-04-23 CN CN201910329491.7A patent/CN110211873B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1791964A (zh) * | 2001-09-19 | 2006-06-21 | 宾奥普迪克斯股份有限公司 | 叠层制造的三维结构 |
| CN102376542A (zh) * | 2010-08-12 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件精细图案的制作方法 |
| CN103000585A (zh) * | 2011-09-08 | 2013-03-27 | 九齐科技股份有限公司 | 掩模型只读存储器的制造方法 |
| CN104882373A (zh) * | 2015-04-24 | 2015-09-02 | 石以瑄 | 晶体管t形栅的制造方法 |
| CN104851788A (zh) * | 2015-04-28 | 2015-08-19 | 厦门市三安集成电路有限公司 | 一种砷化镓基晶体管的t型栅的制作方法 |
| CN105977146A (zh) * | 2016-06-20 | 2016-09-28 | 中山德华芯片技术有限公司 | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 |
| CN109103245A (zh) * | 2018-07-26 | 2018-12-28 | 厦门市三安集成电路有限公司 | 一种双t型栅及制作方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110211873B (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10910497B2 (en) | Thin film transistor having light shielding layer | |
| CN112652540B (zh) | 铟柱焊点的制备方法、芯片衬底及芯片 | |
| US20120184060A1 (en) | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display | |
| US10914998B2 (en) | Array substrate of thin-film transistor liquid crystal display device and method for manufacturing the same | |
| US10566458B2 (en) | Array substrate and method for manufacturing the same | |
| US5591550A (en) | Phase shift mask and method for forming phase shift mask | |
| US10700102B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN106898616B (zh) | Tft基板的制作方法及tft基板 | |
| CN106206456A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| KR101051586B1 (ko) | 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 | |
| KR20140042697A (ko) | 활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법 | |
| CN102629570A (zh) | Ffs型薄膜晶体管液晶显示器阵列基板及制造方法 | |
| US20010005597A1 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| CN105652586A (zh) | 利用曝光辅助图形来减少基底反射影响的方法 | |
| CN101661941A (zh) | Tft-lcd阵列基板结构及其制备方法 | |
| CN107908073A (zh) | 光罩、显示面板及其非显示部的制作方法 | |
| US20160240558A1 (en) | Manufacturing method for array substrate, array substrate and display device | |
| GB2196476A (en) | A method for manufacturing a component and a component produced by the method | |
| CN108363270B (zh) | 一种相移掩模板、阵列基板、其制备方法及显示装置 | |
| CN110211873A (zh) | 一种低线宽半导体器件制作方法及半导体器件 | |
| JPH02156676A (ja) | 薄膜半導体装置 | |
| CN102466937B (zh) | Tft-lcd、驱动器件及其制造方法 | |
| CN111968945A (zh) | 一种bce结构tft的制作方法及结构 | |
| CN113964191B (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |