CN1791964A - 叠层制造的三维结构 - Google Patents

叠层制造的三维结构 Download PDF

Info

Publication number
CN1791964A
CN1791964A CNA028182626A CN02818262A CN1791964A CN 1791964 A CN1791964 A CN 1791964A CN A028182626 A CNA028182626 A CN A028182626A CN 02818262 A CN02818262 A CN 02818262A CN 1791964 A CN1791964 A CN 1791964A
Authority
CN
China
Prior art keywords
layer
ground floor
photoresist
exposure
described ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028182626A
Other languages
English (en)
Inventor
A·比赫法尔
A·T·施莱莫
C·B·斯塔加莱斯库
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BinOptics LLC
Original Assignee
BinOptics LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BinOptics LLC filed Critical BinOptics LLC
Publication of CN1791964A publication Critical patent/CN1791964A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/008—Manufacture of substrate-free structures separating the processed structure from a mother substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0037—Production of three-dimensional images
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/047—Optical MEMS not provided for in B81B2201/042 - B81B2201/045
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0156—Lithographic techniques
    • B81C2201/0159—Lithographic techniques not provided for in B81C2201/0157
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Abstract

用一系列加工步骤在基材(10)的表面上制造任意形状的三维结构，这样就以相继的各层制造成一个层叠的整体结构。将光阻材料的第一层(14)旋压在基材(10)的表面(18)上，并将它以对应于最终结构之形状的所需图案在结构的对应剖面层面处曝光。这一层在曝光后暂不冲洗，而是在第一层上压附上第二层30并且也将它以所需图案曝光。后续的各层(40，52，64)依次旋压在其前一层的顶面上并曝光，相继各层依次曝光完成后各限定所需三维结构的对应层面，将所有各层一起冲洗，以留下三维结构(22)。

Description

叠层制造的三维结构
本发明的背景
本发明总地涉及在一基材上制造叠层三维结构的方法，更具体地说，涉及用于集成激光器和波导管结构的光学耦合器的制造方法。
半导体器件的加工和制造技术的进步已经使得能够在晶片的表面上形成各种形状的结构，比如，用各种光敏材料施加于基材的表面和用光刻工艺来形成要制造的结构。例如，常规的光阻材料可被旋压在基材表面上，比如用光刻掩模令规定的区域曝光，以便在光阻材料冲洗之后在基材上产生图案。这样的技术可用于例如制造集成激光器和波导管，包括具有各种空腔结构的环状激光器，诸如美国专利5,132,983和2001年8月1日提交的共同待审批的美国专利申请09/918,544所述的激光器，它们揭示的内容中的部分已被本文引为参考。这些技术的发展以及各类激光器和波导管结构的生产能力的提高扩大了集成光学器件的应用前景，也增加了对更大的制造能力和降低制造成本的吸引力。
光学耦合器通常用于把光耦合于或解耦于集成光学激光器和波导器件。但是，目前还没有可供应用的容易而有效地把这类器件耦合于诸如光纤等外部元件的技术方法。尽管已经研制出各种设计结构的光学耦合器，但是在把这样的耦合器对准集成光学器件和对准诸如光纤等外部光学元件方面还有很大难度，以至使当前这种器件的产量低成本高。因此，有任意三维图案的叠层构造的光学耦合器将是非常适合需要的，因为它能够降低成本，并高产地制造集成光学器件及其能将这些器件耦合于光纤之类的外边元件的耦合器。
                         本发明的概述
按照本发明，任意形状的三维结构可通过一系列的加工步骤制造在基材上，在这些步骤中以相继的多层材料进行制造而形成一个叠层结构。可取的是，这些材料层是用诸如光导聚合物、光阻材料等可光刻定形的材料形成。为了方便，下面的说明将针对用光阻材料形成的各材料层，但是也可以用其它材料。这样，例如按照本发明的较佳形式，将一个光阻材料的第一层旋压在基材表面上并曝光于所需的图案，这个图案对应于最终结构的对应层面的形状。第一材料层曝光之后暂不冲洗，而是再将第二层光阻材料压附在第一层的顶面上，并将它曝光于一个至少垂向部分地与第一图案对准且对应于这一层的层面(level)的第二图案。后续的各层依次旋压在其前一层的顶面上，并且各层依次用对准的图案曝光。如果愿意，还可在相继的各层之间加隔离层以防止层间交混。在限定结构的垂向对准的相继各层叠结构完成之后，所有各层一起冲洗。冲洗掉已曝光的材料(就正极性的光阻材料而言)，留下未曝光的材料，而形成一个有对应于曝光图案的层面的三维结构。在用负性的光阻材料的情况下，是已曝光的材料形成三维结构。
上述工艺过程既可用正的也可用负的光阻材料，而且在一种改型的工艺中可以兼用某些正的光敏材料和某些负的光敏材料制造同一三维结构。可取的是，光阻材料的曝光是用光刻技术的方法进行，这允许制造成各种各样的形状和结构。但是应该理解：可以用电子束、X射线或其它形式的射线用本文揭示的分层曝光方法来进行对应的光阻材料或可光刻定形的材料层的曝光。
本发明的制造技术可用于生产光学耦合器、光栅以及用在需要多层结构的光学系统和集成电路系统中的任意形状的多层器件。
                        附图简要说明
对于熟悉本技术领域的人，本发明的上述和其它目的、特点和优点在下面结合附图详细描述本发明的较佳实施例中将会变得更加明显，各附图中：
图1(a)-1(f)示出了用于成形本发明的第一实施例的叠层三维结构的工艺步骤；
图2是按照图1的步骤制造叠层三维结构的示意图；
图3(a)-3(f)]示出了用于成形本发明的第二实施例的叠层三维结构的工艺步骤；
图4(a)-4(d)示出了按照本发明的第三实施例用本发明的工艺步骤制造一个光栅的工艺；以及
图5是本发明的用于将光学器件耦合于光纤的三维结构的示意图。
                     最佳实施例的描述
现在来更详细地说明本发明，图1(a)-1(f)示出了用于形成本发明的叠层结构的连续的加工步骤。下面将会详细说明，任意形状的实体三维结构都可以通过制造一系列相继的材料层并依次加工每一材料层而成形在基材的表面上，这些材料层可以有不同的厚度。在所需要的任意三维结构中这些材料层对应于横剖面的层数，因此结构的整个厚度可用相继曝光的光敏材料层来叠构而成。现在来说明示于图1(a)-1(e)的这些相继材料层。按照本发明的工艺，剖面图12中的基材10承载着常规光阻材料的第一层14，如顶视图16中所示。这一顶层14可以是例如已经旋压在基材(substrate)的表面18上的光阻材料层，并且可以是任何所需厚度的。这一厚度对应于要在基材表面上形成的三维结构22的第一层20的所需高度，这样一个结构的例子示于图1(f)和图2。用一个常规的光刻工具，例如一个投射对准仪，使光阻材料膜层14通过该膜层的所需区域上按照要制造的结构的形状绘制的图案曝光。在图示的这一实施例中，这一图案包括光阻材料层14的第一部分24，这一部分被掩盖，以使它保持不被曝光，而使光阻材料层14的其余部分26以已知的方式曝光于适当的光源。未曝光的部分24在形状和厚度上都对应于结构22的第一层20。
与常规的光刻不同，这一光阻材料层14在曝光之后暂不进行冲洗，而是在其顶面上旋压一个第二层30，这第二层也可以是常规的光阻材料。根据用于第二层30的可光刻定形材料的类型，可能需要在第一层14与第二层30之间有一个隔离膜以防止这两层的交混(见下文的举例)。随后，将第二层30加上掩模并将其区域32曝光，留下第二个未曝光区域34，它在厚度和形状上都对应于三维结构22的剖面层面26，也如图1(f)和2所示。
应该注意到，曝光时间应选择为正好足以透过第二层光阻材料30，但又不足以穿入第一层光阻材料14。这是容易做到的，因为许多光阻材料在它未被曝光时与它被曝光后相比有较高的光吸收性。但是也可以允许第一层光阻材料受到轻微曝光。光阻材料是在曝光波长下进行吸收，这有助于防止光达到下面的各层，尽管它在其要用于的光学器件的波长下是更透明的。
在第二层30曝光后，并在被曝光的材料冲洗掉之前，再在第二层30的顶面上施加常规光阻材料的第三层40。同样，如果需要也可加一层隔离膜，而且第三层的厚度应选择为对应于三维结构22的第三层面42的所需厚度，也如图1(f)和2所示。像上述一样，将第三层的区域44曝光留下对应于第三层面42的未曝光区域46，它如剖面图48和顶视图50中所示。
在图示的这一实施例中，第四层52施加在第三层40的顶面上并且其区域54被曝光，留下未曝光区域56。同样，也是将光阻材料层52用适当的掩模光刻曝光一段足以使层52但不会使层40曝光的时间。剖面图58中所示的层52的厚度对应于图1(f)和图2中所示的层60的厚度，顶视图62示出了它的长度和宽度，它可以是任一所需形状的。
最后，在图示的这一实施例中，第五层64施加在第四层52的顶面上并且其区域66被曝光，如剖面图68和顶视图70所示。顶层64被加了掩模而留下选择的未曝光区域72，这一区域对应于结构22的顶层74，这与上述一样。区域72的长度和宽度可以任意选择，以组成任意形状，这也与上述一样。如上所述，各相邻层之间可能需要加隔离膜。
作为最后一个步骤，将全部五个光阻材料层14，30，40，52和64在一个单一的步骤中用常规的方法进行冲洗，去掉曝光的区域26，32，44，54和66而留下结构22。尽管所示出的结构22的各层面大致为矩形的，但是应该理解：每一层面都可以是所需形状和尺寸的，而且可以定位在基材上任一所需位置。
用于制造图2的实体三维结构的另一工艺示于图3，现在来参照该图进行说明。在这一工艺中用了两种不同类型的光阻材料，用依次的曝光步骤而且在就两层光阻材料内制造结构。
图3(a)中，基材90上有负性光阻材料的第一层92，其中未曝光部分被通过冲洗而去掉。在将要说明的曝光步骤之后，把光阻材料的第二层94施加在层92的顶面上，但这一层是相反极性的，即是正性的，也就是说，暴了光的部分将被冲洗掉。在第一步骤中，紧接在层92压附在基材90上之后，将层92的第一区域96通过适当的掩模用常规的光刻技术曝光。如剖面图100和对应的顶视图102中所示，未曝光区域96可以有为了对应于剖面图108和顶视图110中示出的三维结构106的第一层104而选择的厚度和形状。围绕曝光区域96的区域112在这一负性的光阻材料层内保持不曝光。
在图3(b)的剖面图114和顶视图116所示的第二步骤中，使层92以常规方法比如用投影对准仪进一步曝光，曝光的时间长度要足以使层92的、就在前已曝光区域96下面的尚未曝光的材料现在被曝光透过层92的厚度，这样就使暴了光的区域96被转移通过层92而达到一个对应于结构106的层面104的深度。在这一第二次曝光过程中，第二层120可能被曝光，第二层120有不同于区域96的尺寸和形状。这一第二次曝光区域120至少和区域96一样大而且延伸到其边缘，以便把区域96转移到层92的下层。区域112’在这一第二次曝光中被掩盖而保持不被曝光。
在第二次曝光完成后，光阻材料层94就留在层92的顶面122上。如前所述，这一层94是与层92相对的光敏类型的层，即在这一情况中它是正极性的。如图3(c)的剖面图130和俯视图132所示，顶层94的区域134被通过适当的光刻掩模曝光而留下区域136不曝光。未曝光的区域136在厚度和形状上对应于结构106的层面138，区域134的曝光时间长度控制着区域136的厚度。
然后，如图3(d)的剖视图140和俯视图142所示，将层94再一次曝光使原先曝光的区域134更深入到层94并产生一个新的曝光区域144，它限定一个对应于结构106的层面148的新的未曝光区域146。区域146处于区域136的边界内，而且曝光时间定为能正好产生区域144的所需厚度。
第五次曝光示于图3(e)的剖面图150和俯视图152，这里，在掩盖区域154后将层94再一次曝光，区域154对应于结构106的层面156。这产生一个新的暴了光的光阻材料层面158，并由于进一步曝光穿过了先前的曝光区域134和144以及区域158的初次曝光形成层94的层面136和146。
作为最后一个步骤，将光阻材料层92和94都进行冲洗，从层92上去掉未被曝光的材料以及从层94上去掉暴了光的材料，产生制造成的结构106。再次指出，虽然图示的各层面104，120，138，148和156都是矩形的，但是很明显，用这一工艺可制造成任意形状的结构，只要每一后续层的形状和定位能允许先前的曝光区域重复曝光。
图4(a)-(d)示出了可用于制造一个多层结构的工艺步骤，在这种多层结构中，各光阻材料层依次曝光并且所有各层在最后一个步骤中进行冲洗，冲洗过程去掉各中间层的一些部分而产生一些封闭的孔洞或通道。所示的工艺是生产光栅，但是很明显，也可用这一工艺制造其它的任意形状和结构。在图4(a)中，一个光敏材料层170施加在基材174的表面172上，如剖面图176和俯视图178中所示。和前面一样，这一层可以是已经旋压在基材表面上有适当厚度的光阻材料层。将这第一层留着不曝光并把第二个光阻材料层180附着在这第一层的顶面上。然后，用投影对准仪将光阻材料180在许多间隔的区域182曝光，如剖面图184和附视图186中所示。示出的这些间隔区域182是直线的且紧密间隔的，用以形成周期性的光栅或类似元件。但是应该理解：也可以制造出其它结构。曝光时间应该选择为使曝光深度达到非常接近第二层180的底面，但不能实质性地进入下层170。
然后，在第二层冲洗之前把第三层190附着在已曝光的第二层180的顶面上，如图4(c)中的剖面图192和顶视图194所示，以便封闭形成在第二层上的结构。
然后，用适当的冲洗剂去掉已被曝光的光阻材料的任何部分，诸如图4(b)的封闭区域182。为做到这一点，冲洗剂必须在第三光阻材料层下面横向走过，借以形成穿过第二层180并处于第二层的未曝光的各条块之间的通道200。冲洗时间应选择为确保完全去掉已曝光的光阻材料，留下被通道或称空洞区域200隔开的各间隔的光阻材料直线条块202，借以形成一个被封盖的光栅。用这一工艺也可以类似地制造有被封盖的空洞或通道的其它结构。
上述光栅是一个一维的光子晶体，但是，用上述工艺也能够制造二维和三维光子晶体。
如图5的示意图所示，可以把诸如图2的结构的三维结构制造在常规设计的、并带有先前已制造在基片210上与之构成整体的激光器或波导管之类光学元件212的光学基片210上。这些光学元件可以是常规的，例如可以是先前置于上述环行激光器之类光学器件的波导管，或可以是激光器。三维结构22可构形为使光学元件212与诸如光纤214的对应外部光学器件相匹配。光学耦合器22可通过上述工艺制成在光学基片(chip)上，并且可定位得非常靠近构成基片之整体的光学元件212。这些耦合器可设计成具有很高的效率和很高的定位精度，便于把光学元件耦合于光学器件214。
尽管上述三维结构可以较佳地以图5中描述的方式用作光学耦合器，但是很明显，这样的器件可以成形为用作波导管，并且可以具有弯曲的以及直的结构和连接部分，因为上面描述的工艺可用于制造任意形状的结构。另外，应该理解：光学耦合器不仅可用于在基片的平面内连接外部器件，而且，用这类三维光学耦合器能够把外部光学器件定位在基片之上一个半球形容积内。透明的基片基材(chip substrate)或基材上的适当的孔还将允许把外部光学器件定位在基片之下的半球形容积内。还应理解：尽管以上说明中用光阻材料来说明工艺过程，但是可以采用适用于光刻定形的任何光敏材料或其它材料。
举例
Arch Chemicals Inc化学品公司以4000转/分钟的转速30秒的时间将称之为OIR897-12I的光阻材料旋压制造在基材上，制成的光阻材料层厚度是1.2微米。如果本发明的层30也用同样的光阻材料来形成，需要在层14与30之间加一层隔离膜，否则，第二层光阻材料的旋压会将层14溶解掉。Shin-EtsuMi croSi公司制造一种称之为CEM365IS的化学品，这一化学品已成功地用于形成隔离膜。制造一个带有隔离层的简单的两层结构的工艺如下(参照图1的工艺)：
(a)以4000转/分钟的转速30秒的时间在OIR897-12I上旋压形成层14；
(b)在层14的顶面上附着CEM365IS；
(c)在一块热板上以90℃烘烤试样1.5分钟(这是曝光前的烘烤，而且也用于形成隔离膜)；
(d)通过在除去离子的水中冲洗除掉隔离膜上多余的CEM365IS；
(e)将层14上的所需区域曝光；
(f)以4000转/分钟的转速30秒的时间在OIR897-12I上旋压形成层30；
(g)在一块热板上以90℃烘烤试样1.5分钟；
(h)将层30上的所需区域曝光；
(i)在同一个步骤中冲洗层14和层30。
很明显，这一用于产生两个光阻材料层之间的隔离层的工艺可以扩展用于上述工艺中的每一后续层。
尽管已经用几个较佳实施例说明了本发明，但是很明显，在下述权利要求中阐明的本发明的精神和范围内可以做出许多新的改动和变化。

Claims (11)

1.一种用于制造三维结构的方法包括：
在基材上形成第一光阻材料层；
将所述第一层上的第一图案曝光；
在所述第一层的顶面上形成第二光阻材料层；
将所述第一层上的至少部分地垂向对准于所述第一图案的第二图案曝光；以及
冲洗所述第一层和第二层而产生对应于所述两个曝光图案的层面的结构。
2.如权利要求1所述的方法，其特征在于，它还包括在前面已曝光的各层上相继地形成多个后续光阻材料层并将每一后续层依次各自曝光，然后一起冲洗所有所述光阻材料层。
3.如权利要求1所述的方法，其特征在于，它还包括：
在形成所述第二光阻材料层之前用多个垂向对准的图案将所述第一层曝光。
4.如权利要求3所述的方法，其特征在于，它还包括：
在冲洗所述各光阻材料层之前用多个垂向对准的图案将所述第二层曝光。
5.如权利要求1所述的方法，其特征在于，它还包括：
在冲洗所述各光阻材料层之前用多个垂向对准的图案将所述第二层曝光。
6.一种用于制造三维结构的方法包括：
在基材上形成第一光阻材料层；
在所述第一光阻材料层的顶面上形成第二光阻材料层；
将所述第二光阻材料层上的第一图案曝光；
在所述第二光阻材料层的顶面上形成第三光阻材料层；以及
冲洗所述第二层上的已曝光的图案而产生延伸于所述第一层与第三层之间的封闭通道。
7.一种用于制造三维结构的方法包括：
在基材上形成至少一个第一可光刻定形的材料层；
进行所述第一层的第一次光刻定形；
在所述第一层上形成至少一个第二可光刻定形的材料层；
进行所述第二层的第二次光刻定形；所述第二次光刻定形至少在某些区域与所述第一次光刻定形重叠；以及
冲洗所述第一层和第二层。
8.如权利要求7所述的方法，其特征在于，它还包括：
在进行所述第一层的第一次光刻定形之前在所述第一层上形成一个第一隔离层。
9.如权利要求7所述的方法，其特征在于，它还包括：
在每一所述可光刻定形的材料层上形成一隔离层。
10.一种三维结构包括：
一个第一光刻定形的材料层；
在所述第一层的顶面上的一个第二光刻定形的材料层；
所述第二层被所述第一层机械地支承着。
11.如权利要求10所述的三维结构，其特征在于，它包括：
定位在所述第一层和第二层的界面处的一隔离膜。
CNA028182626A 2001-09-19 2002-07-15 叠层制造的三维结构 Pending CN1791964A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/955,123 US6653244B2 (en) 2001-09-19 2001-09-19 Monolithic three-dimensional structures
US09/955,123 2001-09-19

Publications (1)

Publication Number Publication Date
CN1791964A true CN1791964A (zh) 2006-06-21

Family

ID=25496415

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028182626A Pending CN1791964A (zh) 2001-09-19 2002-07-15 叠层制造的三维结构

Country Status (5)

Country Link
US (2) US6653244B2 (zh)
EP (1) EP1428245A4 (zh)
JP (1) JP2005503592A (zh)
CN (1) CN1791964A (zh)
WO (1) WO2003025981A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109952189A (zh) * 2016-11-17 2019-06-28 奥博泰克有限公司 混合式多材料3d打印
CN110211873A (zh) * 2019-04-23 2019-09-06 福建省福联集成电路有限公司 一种低线宽半导体器件制作方法及半导体器件
CN111819497A (zh) * 2018-03-06 2020-10-23 应用材料公司 构建3d功能性光学材料堆叠结构的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20030730A1 (it) * 2003-09-23 2005-03-24 Infm Istituto Naz Per La Fisi Ca Della Mater Procedimento per la fabbricazione di strutture tridimensionali complesse su scala sub-micrometrica mediante litografia combinata di due resist.
US7229745B2 (en) * 2004-06-14 2007-06-12 Bae Systems Information And Electronic Systems Integration Inc. Lithographic semiconductor manufacturing using a multi-layered process
JP4672331B2 (ja) * 2004-10-26 2011-04-20 富士通株式会社 光偏向素子及び光スイッチ
TW200707115A (en) * 2005-08-12 2007-02-16 Chi Lin Technology Co Ltd Multi-layer photoresist and method for manufacturing the same, and method for etching a substrate
KR100720115B1 (ko) * 2005-08-24 2007-05-18 삼성전자주식회사 삼차원 지지체 및 그 제조 방법
US8007674B2 (en) * 2007-07-30 2011-08-30 Tini Alloy Company Method and devices for preventing restenosis in cardiovascular stents
JP4814976B2 (ja) * 2009-05-25 2011-11-16 東京エレクトロン株式会社 レジスト塗布処理方法及びレジストパターンの形成方法。
CN102315197B (zh) * 2010-07-09 2013-04-17 中国科学院微电子研究所 3d集成电路结构以及检测芯片结构是否对齐的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4114257A (en) 1976-09-23 1978-09-19 Texas Instruments Incorporated Method of fabrication of a monolithic integrated optical circuit
US4124270A (en) 1977-03-30 1978-11-07 United Technologies Corporation Monolithic, three-dimensional infrared waveguide for high power lasers
US4924476A (en) 1987-12-04 1990-05-08 Cornell Research Foundation, Inc. Traveling wave semi-conductor laser
US4851368A (en) 1987-12-04 1989-07-25 Cornell Research Foundation, Inc. Method of making travelling wave semi-conductor laser
US5030583A (en) 1988-12-02 1991-07-09 Advanced Technolgy Materials, Inc. Method of making single crystal semiconductor substrate articles and semiconductor device
US4985374A (en) * 1989-06-30 1991-01-15 Kabushiki Kaisha Toshiba Making a semiconductor device with ammonia treatment of photoresist
US5132983A (en) 1990-05-17 1992-07-21 Cornell Research Foundation, Inc. Optical logic using semiconductor ring lasers
US5327285A (en) 1990-06-11 1994-07-05 Faris Sadeg M Methods for manufacturing micropolarizers
JP3043796B2 (ja) 1990-10-17 2000-05-22 キヤノン株式会社 集積型光カップラ
US5275695A (en) * 1992-12-18 1994-01-04 International Business Machines Corporation Process for generating beveled edges
JP2845176B2 (ja) * 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
US5764681A (en) 1995-11-03 1998-06-09 Cornell Research Foundation, Inc. Directional control method and apparatus for ring laser
US5741624A (en) * 1996-02-13 1998-04-21 Micron Technology, Inc. Method for reducing photolithographic steps in a semiconductor interconnect process
US5981367A (en) 1996-10-17 1999-11-09 Micron Technology, Inc. Method for making an access transistor
US5824581A (en) 1996-10-28 1998-10-20 Vanguard International Semiconductor Corporation Method for forming a DRAM capacitor with rounded horizontal fins
US6381013B1 (en) * 1997-06-25 2002-04-30 Northern Edge Associates Test slide for microscopes and method for the production of such a slide
US6225035B1 (en) * 1998-03-18 2001-05-01 Motorola, Inc. Method for forming a thick-film resistor
US6042975A (en) * 1998-07-08 2000-03-28 Lucent Technologies Inc. Alignment techniques for photolithography utilizing multiple photoresist layers
US6074888A (en) * 1998-08-18 2000-06-13 Trw Inc. Method for fabricating semiconductor micro epi-optical components
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
JP2001209189A (ja) * 2000-01-28 2001-08-03 Univ Tohoku 積層構造体
US6465157B1 (en) * 2000-01-31 2002-10-15 Chartered Semiconductor Manufacturing Ltd Dual layer pattern formation method for dual damascene interconnect
US6452110B1 (en) * 2001-07-05 2002-09-17 International Business Machines Corporation Patterning microelectronic features without using photoresists

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109952189A (zh) * 2016-11-17 2019-06-28 奥博泰克有限公司 混合式多材料3d打印
CN111819497A (zh) * 2018-03-06 2020-10-23 应用材料公司 构建3d功能性光学材料堆叠结构的方法
CN111819497B (zh) * 2018-03-06 2024-02-27 应用材料公司 构建3d功能性光学材料堆叠结构的方法
CN110211873A (zh) * 2019-04-23 2019-09-06 福建省福联集成电路有限公司 一种低线宽半导体器件制作方法及半导体器件

Also Published As

Publication number Publication date
JP2005503592A (ja) 2005-02-03
US20030054578A1 (en) 2003-03-20
EP1428245A4 (en) 2005-11-16
US20040028327A1 (en) 2004-02-12
EP1428245A1 (en) 2004-06-16
US6653244B2 (en) 2003-11-25
US7012291B2 (en) 2006-03-14
WO2003025981A1 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
KR100843870B1 (ko) 반도체 소자의 미세 패턴 형성 방법
EP0533217B1 (en) Photo-mask and method of production thereof
KR100647182B1 (ko) 포토마스크, 포토마스크의 제조 방법, 및 그 포토마스크를이용한 반도체 장치의 제조 방법
KR100470181B1 (ko) 단순화된홀인터커넥트공정
CN1791964A (zh) 叠层制造的三维结构
JP2007035768A (ja) 合わせずれ検査用マークの形成方法及び半導体装置の製造方法
US6509137B1 (en) Multilayer photoresist process in photolithography
US6569605B1 (en) Photomask and method for forming micro patterns of semiconductor device using the same
JPS62276552A (ja) パタ−ン形成用マスク及びそれを用いた電子装置の製造方法
KR100886419B1 (ko) 위상시프트 마스크의 제조 방법 및 위상시프트 마스크
CN1174468C (zh) 可降低邻近效应的光刻制作方法
JP3135508B2 (ja) パターン形成方法およびデバイス生産方法
US6316358B1 (en) Method for fabricating an integrated circuit device
KR100889334B1 (ko) 반도체 소자의 오버레이 버니어 형성방법
KR100866725B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR970009821B1 (ko) 반도체소자의 제조방법
KR100390801B1 (ko) 포토 반투과 마스크 제조방법
US8043770B2 (en) Photomask and method of forming overlay vernier of semiconductor device using the same
KR100278908B1 (ko) 반도체소자의 감광막패턴 제조방법
KR0158909B1 (ko) 위상반전마스크 및 그 제조방법
KR0170336B1 (ko) 플라즈마 샤우어링을 이용한 마스크 제작방법
KR20060045265A (ko) 반도체소자의 미세 패턴 형성방법
JPH09115824A (ja) 全配線パタ−ンの形成方法
JPS60208833A (ja) パタ−ン形成方法
KR20020014072A (ko) 교호위상전이 마스크 제작용 블랭크 마스크

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication