KR100889334B1 - 반도체 소자의 오버레이 버니어 형성방법 - Google Patents

반도체 소자의 오버레이 버니어 형성방법 Download PDF

Info

Publication number
KR100889334B1
KR100889334B1 KR1020020066901A KR20020066901A KR100889334B1 KR 100889334 B1 KR100889334 B1 KR 100889334B1 KR 1020020066901 A KR1020020066901 A KR 1020020066901A KR 20020066901 A KR20020066901 A KR 20020066901A KR 100889334 B1 KR100889334 B1 KR 100889334B1
Authority
KR
South Korea
Prior art keywords
vernier
reticle
overlay
region
pattern
Prior art date
Application number
KR1020020066901A
Other languages
English (en)
Other versions
KR20040038035A (ko
Inventor
서재욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020066901A priority Critical patent/KR100889334B1/ko
Publication of KR20040038035A publication Critical patent/KR20040038035A/ko
Application granted granted Critical
Publication of KR100889334B1 publication Critical patent/KR100889334B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 빛의 반사로 인한 버니어의 변형을 방지하여 오버레이를 용이하게 제어할 수 있는 반도체 소자의 오버레이 버니어 형성방법을 제공한다.
본 발명은 스크라이브 레인 및 다이영역이 정의된 반도체 기판 상에 포토레지스트막을 도포하는 단계; 포토레지스트막을 레티클을 이용하여 제 1 노광하여 다이영역에 셀패턴을 형성함과 동시에 스크라이브 레인에 내부 및 외부 버니어로 이루어진 모버니어를 형성하는 단계; 모버니어의 내부 버니어만을 상기 레티클을 이용하여 선택적으로 제 2 노광하여 자버니어를 형성하는 단계; 및 포토레지스트막을 현상하는 단계를 포함하고, 레티클은 셀패턴이 형성된 필드영역과 버니어 패턴이 형성된 프레임 영역으로 이루어진 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성방법에 의해 달성될 수 있다.
레티클, 오버레이, 버니어, 스크라이브 레인, 노광

Description

반도체 소자의 오버레이 버니어 형성방법{METHOD OF FORMING OVERLAY VERNIER FOR SEMICONDUCTOR DEVICE}
도 1 및 도 2는 종래의 반도체 소자의 오버레이 버니어의 단면도 및 평면도.
도 3은 종래의 오버레이 버니어 형성시 사용되는 레티클을 나타낸 도면.
도 4a 및 도 4b는 본 발명의 실시예에 따른 반도체 소자의 오버레이 버니어 형성방법을 설명하기 위한 단면도.
도 5는 본 발명의 실시예에 따른 반도체 소자의 오버레이 버니어를 나타낸 평면도.
도 6은 본 발명의 실시예에 따른 오버레이 버니어 형성시 사용되는 레티클을 나타낸 도면.
※도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 21A : 제 1 모버니어
21B : 하부층 셀패턴 22 : 절연막
23A1, 23A2 : 제 2 모버니어 23B : 상부층 셀패턴
23A2-1 : 자버니어 200 : 레티클
210 : 필드영역 220 : 프레임 영역
230 : 버니어 패턴 A : 스크라이브 레인
B : 다이영역
본 발명은 반도체 소자의 오버레이 버니어(overlay vernier) 형성방법에 관한 것으로, 특히 오버레이를 용이하게 제어할 수 있는 반도체 소자의 오버레이 버니어 형성방법에 관한 것이다.
일반적으로, 리소그라피 공정은 웨이퍼 상에 감광막을 도포한 후 노광 및 현상을 수행하는 공정으로서 마스킹을 필요로 하는 식각공정이나 이온주입공정 전에 수행된다. 집적소자의 제조공정은 리소그라피 공정 등을 적용하여 다층 패턴을 형성하는 과정으로 이루어지기 때문에 상하부층 패턴간의 정확한 정렬이 요구된다. 오버레이 정확도(overlay accuracy)란 공정의 전후 단계에서 형성된 상하부층 패턴간의 정렬상태를 나타내는 지수로서 소자의 고집적화에 따라 중요한 변수로서 작용하며, 오버레이 정확도는 웨이퍼의 스크라이브 레인(scrtibe lane)에 형성되는 오버레이 버니어(overlay vernier)를 이용하여 측정한다.
오버레이 버니어는 전공정에서 형성된 모버니어와 현공정에서 형성되는 자버니어로 이루어지는데, 일반적으로 모버니어는 실제 셀패턴과 동일한 물질의 패턴으로 이루어지고, 자버니어는 포토레지스트 패턴으로 이루어진다.
도 1 및 도 2는 종래의 오버레이 버니어의 단면도 및 평면도이다.
도 1 및 도 2를 참조하면, 스크라이브 레인(A1) 및 다이영역(B1)이 정의되고, 스크라이브 레인(A1)에는 모버니어(11A)가 형성되고 다이영역(B1)에는 하부층 셀패턴(11B)이 형성된 반도체 기판(10) 상에 절연막(12)을 형성한다. 그 다음, 절연막(12) 상에 포토레지스트막을 도포하고 레티클(100; 도 3 참조)을 이용하여 포토레지스트막을 노광한 후 현상하여, 기판(10)의 다이영역(B1)에 상부층 셀패턴(13B)을 형성함과 동시에 스크라이브 레인(A1)의 모버니어(11A) 내부에 자버니어(13A)를 형성하여 박스형의 오버레이 버니어를 완성한다.
그러나, 상술한 종래의 버니어 형성방법에서는 자버니어(13A) 및 상부층 셀패턴(13B) 형성을 위한 포토레지스트막의 노광을, 도 3에 도시된 바와 같이, 필드영역(110) 가장자리에 버니어 패턴(130)이 형성되고 중앙에 셀패턴(미도시)이 형성되어 있는 레티클(100)을 사용하여 수행하기 때문에, 스크라이브 레인(A1)과 다이영역(B1)의 노광조건을 다르게 설정할 수 없고 다이영역(B1)에 형성되는 셀패턴을 기준으로 노광조건을 설정하여야 한다. 이에 따라, 대형 패턴인 버니어가 하부의 적층구조에 따른 빛의 반사로 인한 박막간섭( thin film interference)에 취약해지게 되어, 결국 버니어의 변형(도 1 및 도 2의 13A 참조)을 야기시키게 되므로 오버레이를 제어하기가 어려워진다. 또한, 이러한 버니어의 변형을 방지하기 위하여, 자버니어 형성전의 하부막 상부에 빛의 반사를 방지하기 위한 유기 BARC(Bottom Anit Reflective Coating)막을 도포하거나, 에너지를 낮추기 위한 HT PSM 레티클을 사용하는 방법 등이 제시되고 있으나, 이 경우 공정단가가 높아질 뿐만 아니라 공 정진행이 용이하지 못하다. 또한, 하부층 셀패턴, 즉 모버니어가 형성되어 있지 않은 경우에도 현공정에서 노광하려는 막의 샷기간(shot term)을 확인하는 것이 불가능하므로 상술한 바와 같은 오버레이 불량을 피할 수 없다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 별도의 BARC막이나 레티클을 적용하는 것 없이 빛의 반사로 인한 버니어의 변형을 방지하여 오버레이를 용이하게 제어할 수 있는 반도체 소자의 오버레이 버니어 형성방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 스크라이브 레인 및 다이영역이 정의된 반도체 기판 상에 포토레지스트막을 도포하는 단계; 포토레지스트막을 레티클을 이용하여 제 1 노광하여 다이영역에 셀패턴을 형성함과 동시에 스크라이브 레인에 내부 및 외부 버니어로 이루어진 모버니어를 형성하는 단계; 모버니어의 내부 버니어만을 상기 레티클을 이용하여 선택적으로 제 2 노광하여 자버니어를 형성하는 단계; 및 포토레지스트막을 현상하는 단계를 포함하고, 레티클은 셀패턴이 형성된 필드영역과 버니어 패턴이 형성된 프레임 영역으로 이루어진 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성방법에 의해 달성될 수 있다.
바람직하게, 제 1 노광은 상기 다이영역의 셀패턴을 기준으로 노광조건을 설정하여 레티클의 필드영역만을 노광하도록 수행하고, 제 2 노광은 스크라이브 레인의 자버니어를 기준으로 노광조건을 설정하여 레티클의 프레임 영역만을 노광하도록 수행한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 반도체 소자의 오버레이 버니어 형성방법을 설명하기 위한 단면도이고, 도 5는 도 4b의 스크라이브 레인의 평면도를 나타내며, 도 6은 본 발명의 오버레이 버니어 형성시 사용되는 레티클을 나타낸 도면이다.
도 4a 및 도 5를 참조하면, 스크라이브 레인(A2) 및 다이영역(B2)이 정의되고, 스크라이브 레인(A2)에는 제 1 모버니어(21A)가 형성되고 다이영역(B2)에는 하부층 셀패턴(21B)이 형성된 반도체 기판(20) 상에 절연막(22)을 형성한다. 그 다음, 절연막(22) 상에 포토레지스트막(23)을 도포하고, 도 6에 도시된 바와 같이, 프레임영역(220)에 버니어 패턴(230)이 형성된 레티클(200)을 사용하여 포토레지스트막(23)을 제 1 노광한다. 이때, 노광조건을 다이영역(B2)에 형성되는 셀패턴을 기준으로 설정하여 레티클(200)의 셀패턴(미도시)이 형성된 필드영역(210)만을 노광함으로써, 스크라이브 레인(A2)에 셀패턴의 형상으로 외부 버니어(23A1)와 내부 버니어(23A2)로 이루어진 박스형의 제 2 모버니어를 형성함과 동시에 다이영역(B2) 에 상부층 셀패턴(23B)을 형성한다.
도 4b 및 도 5를 참조하면, 레티클(200)의 버니어 배턴(230)이 형성된 프레임영역(220)만을 선택적으로 노광하는 제 2 노광으로 제 2 모버니어의 내부 모버니어(23A2)를 노광하여 바형상의 자버니어(23A2-1)를 형성함으로써 오버레이 버니어를 완성한다. 이때, 노광조건을 스크라이브 레인(A1)의 자버니어를 기준으로 설정한다. 그 후, 포토레지스트막(22)을 현상한다.
상기 실시예에 의하면, 버니어 패턴(230)이 프레임 영역(220)에 형성된 레티클(200)을 사용하여 다이영역의 셀패턴을 기준으로 포토레지스트막의 제 1 노광을 실시하고 다시 다이영역과 상관없이 스크라이브 레인의 자버니어를 기준으로 선택적으로 제 2 노광을 실시함으로써, 버니어의 포커스를 보정하거나 노광에너지를 감소시키는 것이 가능하므로 빛의 반사로 인한 버니어의 변형을 방지할 수 있게 된다. 또한, 하부층 셀패턴, 즉 모버니어가 형성되어 있지 않은 경우에도, 현공정에서 제 1 노광시 형성되는 내부 및 외부 모버니어에 의해 오버레이를 읽을 수 있으므로 현재 노광하는 필드의 샷기간을 확인할 수 있으므로 오버레이 불량을 방지할 수 있다.
한편, 상기 실시예에서는 오버레이 버니어의 자버니어 패턴만을 레티클의 프레임 영역에 형성하였지만, 모버니어 패턴도 프레임 영역에 형성하여 블라인드(blind) 노광을 수행함으로써 스텝퍼(stepper) 또는 스캐너(scanner)의 스테이지 정확도(stage accuracy)를 확인할 수 있다. 또한, 레티클의 프레임에 형성된 버니어 패턴을 선택적으로 노광하는데 있어서, 예컨대 스크라이브 레인의 패턴 이 결함원(defect source)으로 작용하여 문제가 되는 경우, 프레임에서 스크라이브 레인의 패턴을 제거하고 이후에 필요한 패턴만을 블라인드 노광할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 별도의 BARC막이나 레티클을 적용하는 것 없이, 레티클에서의 버니어 패턴 위치를 변경하여 셀패턴 및 자버니어를 기준으로 각각의 노광조건을 설정하여 노광을 수행하여 빛의 반사로 인한 버니어의 변형 및 오버레이 불량 등을 방지함으로써, 오버레이를 용이하게 제어할 수 있게 된다.

Claims (3)

  1. 스크라이브 레인 및 다이영역이 정의된 반도체 기판 상에 포토레지스트막을 도포하는 단계;
    상기 포토레지스트막을 레티클을 이용하여 제 1 노광하여 다이영역에 셀패턴을 형성함과 동시에 스크라이브 레인에 내부 및 외부 버니어로 이루어진 모버니어를 형성하는 단계;
    상기 모버니어의 내부 버니어만을 상기 레티클을 이용하여 선택적으로 제 2 노광하여 자버니어를 형성하는 단계; 및
    상기 포토레지스트막을 현상하는 단계를 포함하고,
    상기 레티클은 셀패턴이 형성된 필드영역과 버니어 패턴이 형성된 프레임영역으로 이루어고, 상기 제 1 노광은 레티클의 필드영역을 노광하며, 상기 제 2 노광은 레티클의 프레임 영역을 노광하는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성방법.
  2. 제 1 항에 있어서,
    상기 제 1 노광은 상기 다이영역의 셀패턴을 기준으로 노광조건을 설정하여 상기 레티클의 필드영역만을 노광하도록 수행하는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성방법.
  3. 제 1 항에 있어서,
    상기 제 2 노광은 상기 스크라이브 레인의 자버니어를 기준으로 노광조건을 설정하여 상기 레티클의 프레임 영역만을 노광하도록 수행하는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성방법.
KR1020020066901A 2002-10-31 2002-10-31 반도체 소자의 오버레이 버니어 형성방법 KR100889334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020066901A KR100889334B1 (ko) 2002-10-31 2002-10-31 반도체 소자의 오버레이 버니어 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020066901A KR100889334B1 (ko) 2002-10-31 2002-10-31 반도체 소자의 오버레이 버니어 형성방법

Publications (2)

Publication Number Publication Date
KR20040038035A KR20040038035A (ko) 2004-05-08
KR100889334B1 true KR100889334B1 (ko) 2009-03-18

Family

ID=37336288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020066901A KR100889334B1 (ko) 2002-10-31 2002-10-31 반도체 소자의 오버레이 버니어 형성방법

Country Status (1)

Country Link
KR (1) KR100889334B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112731758A (zh) * 2021-01-08 2021-04-30 长鑫存储技术有限公司 切割道标记及光刻掩膜版版图的设计方法、设计装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739259B1 (ko) * 2006-03-08 2007-07-12 주식회사 하이닉스반도체 중첩도 측정 버니어 및 그 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010056784A (ko) * 1999-12-16 2001-07-04 박종섭 반도체 소자의 오버레이 측정패턴 형성방법
KR20020009880A (ko) * 2000-07-27 2002-02-02 윤종용 오버레이 키 형성 방법
KR20020034310A (ko) * 2000-10-31 2002-05-09 박종섭 오버레이 버니어 및 그 제조 방법
JP2002329662A (ja) * 2001-03-08 2002-11-15 Samsung Electronics Co Ltd オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010056784A (ko) * 1999-12-16 2001-07-04 박종섭 반도체 소자의 오버레이 측정패턴 형성방법
KR20020009880A (ko) * 2000-07-27 2002-02-02 윤종용 오버레이 키 형성 방법
KR20020034310A (ko) * 2000-10-31 2002-05-09 박종섭 오버레이 버니어 및 그 제조 방법
JP2002329662A (ja) * 2001-03-08 2002-11-15 Samsung Electronics Co Ltd オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112731758A (zh) * 2021-01-08 2021-04-30 长鑫存储技术有限公司 切割道标记及光刻掩膜版版图的设计方法、设计装置

Also Published As

Publication number Publication date
KR20040038035A (ko) 2004-05-08

Similar Documents

Publication Publication Date Title
US9075934B2 (en) Reticle defect correction by second exposure
US7560197B2 (en) Mask pattern data producing method, patterning method, reticle correcting method, reticle manufacturing method, and semiconductor apparatus manufacturing method
US20060257749A1 (en) Method for reducing critical dimension
JP4613364B2 (ja) レジストパタン形成方法
KR0156316B1 (ko) 반도체장치의 패턴 형성방법
KR100889334B1 (ko) 반도체 소자의 오버레이 버니어 형성방법
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
US9116433B2 (en) Double-mask photolithography method minimizing the impact of substrate defects
US7566526B2 (en) Method of exposure for lithography process and mask therefor
JP4691840B2 (ja) マスクパターン生成方法およびフォトマスク
US8324106B2 (en) Methods for fabricating a photolithographic mask and for fabricating a semiconductor integrated circuit using such a mask
KR100575081B1 (ko) 인접한 두 패턴의 선택적인 보조 패턴 형성에 의한반도체용 마스크 및 그 제조방법
KR100728947B1 (ko) 반도체소자용 레티클을 이용한 노광방법
KR100896845B1 (ko) 반도체 소자의 제조를 위한 포토레지스트 패턴 형성 방법
KR100855264B1 (ko) 포토 공정 마진 개선방법
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR0141156B1 (ko) 마스크의 리페어방법
KR20020056385A (ko) 반도체소자의 콘택 형성방법
KR970009821B1 (ko) 반도체소자의 제조방법
KR19990070859A (ko) 오버레이 측정 타겟 및 이의 제조방법
KR20040001525A (ko) 레티클 제조방법 및 이를 이용한 노광방법
KR100358161B1 (ko) 반도체소자제조방법
KR100919344B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100755149B1 (ko) 반도체 소자의 포토레지스트 패턴 형성 방법
KR100720536B1 (ko) 밀집한 홀 감광막 패턴 형성 방법 및 이에 사용되는 홀사진 마스크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee