JPH02156676A - 薄膜半導体装置 - Google Patents
薄膜半導体装置Info
- Publication number
- JPH02156676A JPH02156676A JP31173488A JP31173488A JPH02156676A JP H02156676 A JPH02156676 A JP H02156676A JP 31173488 A JP31173488 A JP 31173488A JP 31173488 A JP31173488 A JP 31173488A JP H02156676 A JPH02156676 A JP H02156676A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- threshold voltage
- thin film
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 239000010408 film Substances 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 abstract description 24
- 238000000034 method Methods 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、閾値電圧の値やその変化量をコントロールす
ることが出来るようにした薄膜半導体装置に関するもの
である。
ることが出来るようにした薄膜半導体装置に関するもの
である。
薄膜半導体装置は、ガラス等の絶縁基板上に電極層、半
導体層、絶縁層等が積層されて形成される半導体装置で
ある。 第2図に、従来の薄膜半導体装置を示す。第2図におい
て、1は絶縁基板、2はゲート電極、3はゲート絶縁膜
、4はa−S+半導体層(アモルファス・シリコン半導
体層)、5はトップ絶縁膜、6−1はソース側n” −
a−S i半導体層(電子がドープされたアモルファス
・シリコン半導体層L 6−2はドレイン側n” −a
−3i半導体層、7−1はソース側バリヤメタル、7−
2はドレイン側バリャメクル、8は層間絶縁膜、10は
ソース電極、11はドレイン電極である。 絶縁基板1としては、例えば、ガラス基板が用いられる
。ゲート電極2および7−1.7−2のバリヤメタルと
しては、例えば、クロム(Cr)が用いられる。ゲート
絶縁膜3やトップ絶縁膜5等の絶縁膜としては、例えば
、窒化シリコン(S!N)が用いられる。ソース電極1
0.ドレイン電極11としては、例えば、アルミニュー
ムが用いられる。 このような薄膜半導体装置にあっては、ゲート電極2に
印加する電圧によって、ソース電極10からa−3i半
導体層4を通ってドレイン電極11に流れる電子の流れ
を制御することが出来る。
導体層、絶縁層等が積層されて形成される半導体装置で
ある。 第2図に、従来の薄膜半導体装置を示す。第2図におい
て、1は絶縁基板、2はゲート電極、3はゲート絶縁膜
、4はa−S+半導体層(アモルファス・シリコン半導
体層)、5はトップ絶縁膜、6−1はソース側n” −
a−S i半導体層(電子がドープされたアモルファス
・シリコン半導体層L 6−2はドレイン側n” −a
−3i半導体層、7−1はソース側バリヤメタル、7−
2はドレイン側バリャメクル、8は層間絶縁膜、10は
ソース電極、11はドレイン電極である。 絶縁基板1としては、例えば、ガラス基板が用いられる
。ゲート電極2および7−1.7−2のバリヤメタルと
しては、例えば、クロム(Cr)が用いられる。ゲート
絶縁膜3やトップ絶縁膜5等の絶縁膜としては、例えば
、窒化シリコン(S!N)が用いられる。ソース電極1
0.ドレイン電極11としては、例えば、アルミニュー
ムが用いられる。 このような薄膜半導体装置にあっては、ゲート電極2に
印加する電圧によって、ソース電極10からa−3i半
導体層4を通ってドレイン電極11に流れる電子の流れ
を制御することが出来る。
(問題点)
しかしながら、前記した従来の薄膜半導体装置には、次
のような問題点があった。 第1の問題点は、薄膜半導体装置の閾値電圧■Lゎの値
が、コントロール出来なかったという問題点である。 第2の問題点は、薄膜半導体装置を作動させている時間
が長くなると、閾値電圧■いの値が変化(増大)すると
いう問題点である。 (問題点の説明) まず、第1の問題点について説明する。 従来、薄膜半導体装置の閾値電圧の値は、製造時の条件
の僅かの違いに敏感に反応して異なった値となってしま
い、同一値の閾値電圧を持つ薄膜半導体装置を意図的に
作り出すことは、困難なことであった。つまり再現性が
悪く、閾値電圧の値がどのような値になるかは、成り行
き任せということにならざるを得なかった。 そのため、薄膜半導体装置を用いて回路を設計する際に
も、閾値電圧のそれぞれの値に応じて設計しなければな
らず、回路設計を面倒なものとしていた。 第2の問題点について、説明する。 薄膜半導体装置を長時間動作させていると閾値電圧■い
が増大してゆくということは周知の現象であるが、その
原因の1つは、電子がa−3i半導体層4を流れる際、
トップ絶縁膜5に捕らえられてしまう(トラップされて
しまう)ことにあると、考えられている。もちろん、ゲ
ート絶縁膜及びa−3+バルク中へのトラップが、主因
である事は言うまでもありません。 回路を動作させている内に、いつのまにか閾値電圧■い
が変化(増大)してしまう現象は、回路動作の信頼性を
低める原因となっていた。 本発明は、以上のような問題点を解決することを課題と
するものである。
のような問題点があった。 第1の問題点は、薄膜半導体装置の閾値電圧■Lゎの値
が、コントロール出来なかったという問題点である。 第2の問題点は、薄膜半導体装置を作動させている時間
が長くなると、閾値電圧■いの値が変化(増大)すると
いう問題点である。 (問題点の説明) まず、第1の問題点について説明する。 従来、薄膜半導体装置の閾値電圧の値は、製造時の条件
の僅かの違いに敏感に反応して異なった値となってしま
い、同一値の閾値電圧を持つ薄膜半導体装置を意図的に
作り出すことは、困難なことであった。つまり再現性が
悪く、閾値電圧の値がどのような値になるかは、成り行
き任せということにならざるを得なかった。 そのため、薄膜半導体装置を用いて回路を設計する際に
も、閾値電圧のそれぞれの値に応じて設計しなければな
らず、回路設計を面倒なものとしていた。 第2の問題点について、説明する。 薄膜半導体装置を長時間動作させていると閾値電圧■い
が増大してゆくということは周知の現象であるが、その
原因の1つは、電子がa−3i半導体層4を流れる際、
トップ絶縁膜5に捕らえられてしまう(トラップされて
しまう)ことにあると、考えられている。もちろん、ゲ
ート絶縁膜及びa−3+バルク中へのトラップが、主因
である事は言うまでもありません。 回路を動作させている内に、いつのまにか閾値電圧■い
が変化(増大)してしまう現象は、回路動作の信頼性を
低める原因となっていた。 本発明は、以上のような問題点を解決することを課題と
するものである。
前記課題を解決するため、本発明の薄膜半導体装置では
、層間絶縁膜上であってゲート電極およびトップ絶縁膜
の直上に当たる位置に、閾値電圧の値やその変化量をコ
ントロールするよう調節された電圧を印加する背面電極
を設けることとした。
、層間絶縁膜上であってゲート電極およびトップ絶縁膜
の直上に当たる位置に、閾値電圧の値やその変化量をコ
ントロールするよう調節された電圧を印加する背面電極
を設けることとした。
前記の位置に形成した背面電極に印加する電圧を変化さ
せると、薄膜半導体装置の閾値電圧■いが変化させるこ
とが出来るという現象が見出されたので、背面電極に印
加する電圧を調節することによって、閾値電圧■、を所
望の値にコントロールすることが可能となる。 また、背面電極に印加する電圧によっては、aSi半導
体層4を流れる電子がトップ絶縁1195にトラップさ
れる量を減らすことが出来ることも分かり、該トラップ
により引き起こされていた閾値電圧VLhの変化も、印
加する電圧を選定することにより、減少させることが可
能となる。
せると、薄膜半導体装置の閾値電圧■いが変化させるこ
とが出来るという現象が見出されたので、背面電極に印
加する電圧を調節することによって、閾値電圧■、を所
望の値にコントロールすることが可能となる。 また、背面電極に印加する電圧によっては、aSi半導
体層4を流れる電子がトップ絶縁1195にトラップさ
れる量を減らすことが出来ることも分かり、該トラップ
により引き起こされていた閾値電圧VLhの変化も、印
加する電圧を選定することにより、減少させることが可
能となる。
以下、本発明の実施例を図面に基づいて詳細に説明する
。 第1図に、本発明の実施例にかかわる薄膜半導体装置を
示す。符号は、第2図に対応している。 そして、12は背面電極である。 構成上、第2図の薄膜半導体装置と異なる点は、背面電
極12を新設した点である。 本発明の発明者は、従来の薄1模半導体装置の層間絶縁
膜8上であってゲート電極2.レンブ絶縁膜5の直上に
当たる位置に電極(背面電極12)を設け、これに印加
する電圧を変えると、閾値電圧■。も変化する現象があ
ることを発見した。 第3図は、背面電極電圧と閾値電圧との関係を示す図で
ある。横軸は背面it極電電圧あり、縦軸は閾値電圧■
いである。背面電極電圧と閾値電圧■いとの間には、略
リニアな関係があることが分かる。従って、背面電極電
圧を調節することによって、所望の閾値電圧■いが得ら
れることになる。 それゆえ、製造時には同し閾値電圧■いの薄膜半導体装
置が得られなくとも、製造後に背面電極電圧を調節する
ことにより、同じ閾値電圧Vいを持つ薄膜半導体装置と
することが出来る。 また、印加する電圧の極性および大きさによって、閾値
電圧Vthの作動中での変化(いわゆる、閾値電圧Vい
のシフト)の大きさが変わるという現象があることを発
見した。 この現象は、背面電極電圧による電界が、aSi半導体
層4を流れる電子がトップ絶縁膜5にトランプされる量
に影響を与えることによって、生ずるものと考えられる
。 従って、トラップされた電子への影響を打ち消すように
電界を印加する事で、閾値電圧VLhのシフトは減少す
る。シフトffiは背面電極12の電圧によってコント
ロールすることが出来る。 以上の如く、本発明によれば、背面電極12を設け、そ
れに印加する電圧を調節することにより、閾値電圧Vt
hを所望の値にコントロールしたり、閾値電圧■いのシ
フトをコントロールしたりすることが出来るようになっ
た。 第4図は、本発明の薄膜半導体装置の途中までの製造工
程を示す図である。工程は、第4図(イ)→(ロ)→(
ハ)の順に進行して行く。以下、各工程について説明す
る。 ■ 第4図(イ)の工程 先ず、絶縁基板lにゲート電極2を形成する。 次に、ゲート絶縁膜3 (S、N)、a−3i半導体層
4.トップ絶縁膜5 (Si N)を順次形成する。 ■ 第4図(ロ)の工程 トップ絶縁膜5を、背面露光によりセルフアラインメン
ト的に加工する。即ち、)・ノブ絶縁膜5を、ゲート電
極2の上方位置においてのみ残し、池の部分では除去す
る。 そうした上に、ソースコンタクト用或いはトレインコン
タクト用のn”−a−3i半導体層6を形成する。次い
で、クロム(Cr)JWを形成し、ソース電極lOやド
レイン電極11に使われるアルミニュームとの間に介在
せしめるバリヤメタル7とする。 ■ 第4図(ハ)の工程 エンチングにより不用部分を除去し、ソース側n’−a
−3i半導体層6−1.ソース側バリヤメタル7−1.
)レイン側n” −a−3i半導体層6−2.Fレイン
側バリヤメタル7−2を形成する。 その上に、層間絶縁膜8を形成する。そして、層間絶縁
膜8には、ソース側バリヤメタル7−1゜トレイン側バ
リヤメタル7−2に達するビア9−1.9−2を開ける
。 以上が第4図(ハ)までの工程であるが、その次には、
電極層として用いるアルミニュウムの層を着膜し、ソー
ス電極10.ドレイン電極11゜背面電極12を形成し
、第1図の如きものとする。 背面型t!i12は、層間絶縁膜8上であって、ゲート
電極2.トップ絶縁膜5の直上番ご当たる位置となるよ
う形成する。 第5図は、薄膜半導体装置の回路記号を示す図である。 第5図(ロ)は従来の薄膜半導体装置の回路記号であり
、Dはドレイン、Sはソース、Gはゲートを表している
。第5図(イ)は本発明にかかわる薄膜半導体装置の回
路記号であり、Tは背面電極を表す。即ち、本発明は、
従来のものにTが付加されたものとなっている。
。 第1図に、本発明の実施例にかかわる薄膜半導体装置を
示す。符号は、第2図に対応している。 そして、12は背面電極である。 構成上、第2図の薄膜半導体装置と異なる点は、背面電
極12を新設した点である。 本発明の発明者は、従来の薄1模半導体装置の層間絶縁
膜8上であってゲート電極2.レンブ絶縁膜5の直上に
当たる位置に電極(背面電極12)を設け、これに印加
する電圧を変えると、閾値電圧■。も変化する現象があ
ることを発見した。 第3図は、背面電極電圧と閾値電圧との関係を示す図で
ある。横軸は背面it極電電圧あり、縦軸は閾値電圧■
いである。背面電極電圧と閾値電圧■いとの間には、略
リニアな関係があることが分かる。従って、背面電極電
圧を調節することによって、所望の閾値電圧■いが得ら
れることになる。 それゆえ、製造時には同し閾値電圧■いの薄膜半導体装
置が得られなくとも、製造後に背面電極電圧を調節する
ことにより、同じ閾値電圧Vいを持つ薄膜半導体装置と
することが出来る。 また、印加する電圧の極性および大きさによって、閾値
電圧Vthの作動中での変化(いわゆる、閾値電圧Vい
のシフト)の大きさが変わるという現象があることを発
見した。 この現象は、背面電極電圧による電界が、aSi半導体
層4を流れる電子がトップ絶縁膜5にトランプされる量
に影響を与えることによって、生ずるものと考えられる
。 従って、トラップされた電子への影響を打ち消すように
電界を印加する事で、閾値電圧VLhのシフトは減少す
る。シフトffiは背面電極12の電圧によってコント
ロールすることが出来る。 以上の如く、本発明によれば、背面電極12を設け、そ
れに印加する電圧を調節することにより、閾値電圧Vt
hを所望の値にコントロールしたり、閾値電圧■いのシ
フトをコントロールしたりすることが出来るようになっ
た。 第4図は、本発明の薄膜半導体装置の途中までの製造工
程を示す図である。工程は、第4図(イ)→(ロ)→(
ハ)の順に進行して行く。以下、各工程について説明す
る。 ■ 第4図(イ)の工程 先ず、絶縁基板lにゲート電極2を形成する。 次に、ゲート絶縁膜3 (S、N)、a−3i半導体層
4.トップ絶縁膜5 (Si N)を順次形成する。 ■ 第4図(ロ)の工程 トップ絶縁膜5を、背面露光によりセルフアラインメン
ト的に加工する。即ち、)・ノブ絶縁膜5を、ゲート電
極2の上方位置においてのみ残し、池の部分では除去す
る。 そうした上に、ソースコンタクト用或いはトレインコン
タクト用のn”−a−3i半導体層6を形成する。次い
で、クロム(Cr)JWを形成し、ソース電極lOやド
レイン電極11に使われるアルミニュームとの間に介在
せしめるバリヤメタル7とする。 ■ 第4図(ハ)の工程 エンチングにより不用部分を除去し、ソース側n’−a
−3i半導体層6−1.ソース側バリヤメタル7−1.
)レイン側n” −a−3i半導体層6−2.Fレイン
側バリヤメタル7−2を形成する。 その上に、層間絶縁膜8を形成する。そして、層間絶縁
膜8には、ソース側バリヤメタル7−1゜トレイン側バ
リヤメタル7−2に達するビア9−1.9−2を開ける
。 以上が第4図(ハ)までの工程であるが、その次には、
電極層として用いるアルミニュウムの層を着膜し、ソー
ス電極10.ドレイン電極11゜背面電極12を形成し
、第1図の如きものとする。 背面型t!i12は、層間絶縁膜8上であって、ゲート
電極2.トップ絶縁膜5の直上番ご当たる位置となるよ
う形成する。 第5図は、薄膜半導体装置の回路記号を示す図である。 第5図(ロ)は従来の薄膜半導体装置の回路記号であり
、Dはドレイン、Sはソース、Gはゲートを表している
。第5図(イ)は本発明にかかわる薄膜半導体装置の回
路記号であり、Tは背面電極を表す。即ち、本発明は、
従来のものにTが付加されたものとなっている。
以上述べた如き本発明によれば、次のような効果を奏す
る。 ■ 背面電極に印加する電圧により、閾値電圧V、hの
値をコントロールすることが出来るようになり、所望の
閾値電圧■いを有する薄膜半導体装置を容易に得ること
が出来るようになった。 これにより、回路設計が極めてやり易くなった。 ■ 背面電極に印加する電圧によっては、a−31半導
体層を流れる電子がトップ絶縁膜にトラシブされる量を
減らすことが出来るので、閾値電圧■いのシフトが少な
い薄膜半導体装置を得ることが出来るようになった。 これにより、薄膜半導体装置を長時間動作させても、閾
値電圧■、のシフトは小さく、動作の信頼性を高めるこ
とが出来る。 はドレイン側n”−a−3i半導体層、7はバリヤメタ
ル、7−1はソース側バリヤメタル、72はドレイン側
バリヤメタル、8は層間絶縁膜、9はビア、10はソー
ス電極、11はドレイン電極、12は背面電極である。
る。 ■ 背面電極に印加する電圧により、閾値電圧V、hの
値をコントロールすることが出来るようになり、所望の
閾値電圧■いを有する薄膜半導体装置を容易に得ること
が出来るようになった。 これにより、回路設計が極めてやり易くなった。 ■ 背面電極に印加する電圧によっては、a−31半導
体層を流れる電子がトップ絶縁膜にトラシブされる量を
減らすことが出来るので、閾値電圧■いのシフトが少な
い薄膜半導体装置を得ることが出来るようになった。 これにより、薄膜半導体装置を長時間動作させても、閾
値電圧■、のシフトは小さく、動作の信頼性を高めるこ
とが出来る。 はドレイン側n”−a−3i半導体層、7はバリヤメタ
ル、7−1はソース側バリヤメタル、72はドレイン側
バリヤメタル、8は層間絶縁膜、9はビア、10はソー
ス電極、11はドレイン電極、12は背面電極である。
第1図・・・本発明の実施例にかかわる薄膜半導体装置
第2図・・・従来の薄膜半導体装置
第3図・・・背面電極電圧と閾値電圧との関係を示す図
第4図・・・本発明の薄膜半導体装置の途中までの製造
工程を示す図 第5図・・・薄膜半導体装置の回路記号を示す図図にお
いて、1は絶縁基板、2はゲート電極、3はゲート絶縁
膜”、4はa−3i半導体層、5はトンプ絶縁膜、6は
n”−a−5i半導体層、6−1はソース側n”−a−
3i半導体層、6−2特許出願人 富士ゼロックス
株式会社代理人弁理士 本 庄 冨 雄
工程を示す図 第5図・・・薄膜半導体装置の回路記号を示す図図にお
いて、1は絶縁基板、2はゲート電極、3はゲート絶縁
膜”、4はa−3i半導体層、5はトンプ絶縁膜、6は
n”−a−5i半導体層、6−1はソース側n”−a−
3i半導体層、6−2特許出願人 富士ゼロックス
株式会社代理人弁理士 本 庄 冨 雄
Claims (1)
- 層間絶縁膜上であってゲート電極およびトップ絶縁膜の
直上に当たる位置に、閾値電圧の値やその変化量をコン
トロールするよう調節された電圧を印加する背面電極を
設けたことを特徴とする薄膜半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31173488A JPH02156676A (ja) | 1988-12-09 | 1988-12-09 | 薄膜半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31173488A JPH02156676A (ja) | 1988-12-09 | 1988-12-09 | 薄膜半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02156676A true JPH02156676A (ja) | 1990-06-15 |
Family
ID=18020830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31173488A Pending JPH02156676A (ja) | 1988-12-09 | 1988-12-09 | 薄膜半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02156676A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04150071A (ja) * | 1990-10-15 | 1992-05-22 | Fuji Xerox Co Ltd | 高耐圧薄膜トランジスタ |
KR100602982B1 (ko) * | 1998-06-08 | 2006-07-20 | 산요덴키가부시키가이샤 | 박막 트랜지스터 및 표시 장치 |
WO2010058746A1 (en) * | 2008-11-21 | 2010-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2011171700A (ja) * | 2009-10-21 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | 電圧調整回路 |
JP2013008956A (ja) * | 2011-05-24 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US8907335B2 (en) | 2008-10-03 | 2014-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US8957411B2 (en) | 2009-09-04 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US9000431B2 (en) | 2008-10-24 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9029851B2 (en) | 2008-10-24 | 2015-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
US9048144B2 (en) | 2008-10-03 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9054203B2 (en) | 2008-11-13 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2015109454A (ja) * | 2009-06-30 | 2015-06-11 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
US9324874B2 (en) | 2008-10-03 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising an oxide semiconductor |
US9548133B2 (en) | 2011-09-28 | 2017-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit |
US12009434B2 (en) | 2008-10-24 | 2024-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistors and method for manufacturing the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0194670A (ja) * | 1987-10-06 | 1989-04-13 | Fujitsu Ltd | アクティブマトリクス型表示装置 |
JPH01189632A (ja) * | 1988-01-26 | 1989-07-28 | Casio Comput Co Ltd | 薄膜トランジスタ |
-
1988
- 1988-12-09 JP JP31173488A patent/JPH02156676A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0194670A (ja) * | 1987-10-06 | 1989-04-13 | Fujitsu Ltd | アクティブマトリクス型表示装置 |
JPH01189632A (ja) * | 1988-01-26 | 1989-07-28 | Casio Comput Co Ltd | 薄膜トランジスタ |
Cited By (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04150071A (ja) * | 1990-10-15 | 1992-05-22 | Fuji Xerox Co Ltd | 高耐圧薄膜トランジスタ |
KR100602982B1 (ko) * | 1998-06-08 | 2006-07-20 | 산요덴키가부시키가이샤 | 박막 트랜지스터 및 표시 장치 |
US9048144B2 (en) | 2008-10-03 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11574932B2 (en) | 2008-10-03 | 2023-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10910408B2 (en) | 2008-10-03 | 2021-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10685985B2 (en) | 2008-10-03 | 2020-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10573665B2 (en) | 2008-10-03 | 2020-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9978776B2 (en) | 2008-10-03 | 2018-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8907335B2 (en) | 2008-10-03 | 2014-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US9659969B2 (en) | 2008-10-03 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9589988B2 (en) | 2008-10-03 | 2017-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US9324874B2 (en) | 2008-10-03 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising an oxide semiconductor |
US9601603B2 (en) | 2008-10-24 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US10153380B2 (en) | 2008-10-24 | 2018-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US12009434B2 (en) | 2008-10-24 | 2024-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistors and method for manufacturing the same |
US9219158B2 (en) | 2008-10-24 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10170632B2 (en) | 2008-10-24 | 2019-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor layer |
US10763372B2 (en) | 2008-10-24 | 2020-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with dual and single gate structure transistors |
US9318512B2 (en) | 2008-10-24 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9000431B2 (en) | 2008-10-24 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11563124B2 (en) | 2008-10-24 | 2023-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including flip-flop circuit which includes transistors |
US9029851B2 (en) | 2008-10-24 | 2015-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
US9054203B2 (en) | 2008-11-13 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2010153828A (ja) * | 2008-11-21 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US11374028B2 (en) | 2008-11-21 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9570619B2 (en) | 2008-11-21 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2010058746A1 (en) * | 2008-11-21 | 2010-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2015035604A (ja) * | 2008-11-21 | 2015-02-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
US10622381B2 (en) | 2008-11-21 | 2020-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9893089B2 (en) | 2008-11-21 | 2018-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10243006B2 (en) | 2008-11-21 | 2019-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8907348B2 (en) | 2008-11-21 | 2014-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US11776967B2 (en) | 2008-11-21 | 2023-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10790383B2 (en) | 2009-06-30 | 2020-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9412768B2 (en) | 2009-06-30 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9985118B2 (en) | 2009-06-30 | 2018-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2015109454A (ja) * | 2009-06-30 | 2015-06-11 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
US10418467B2 (en) | 2009-06-30 | 2019-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9293566B2 (en) | 2009-06-30 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US20180233589A1 (en) | 2009-06-30 | 2018-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US11417754B2 (en) | 2009-06-30 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9299807B2 (en) | 2009-06-30 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US11626521B2 (en) | 2009-09-04 | 2023-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US10672915B2 (en) | 2009-09-04 | 2020-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US9431465B2 (en) | 2009-09-04 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US11024747B2 (en) | 2009-09-04 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US8957411B2 (en) | 2009-09-04 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US9431546B2 (en) | 2009-10-21 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor material transistor having reduced off current |
US8963517B2 (en) | 2009-10-21 | 2015-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Voltage regulator circuit comprising transistor which includes an oixide semiconductor |
JP2011171700A (ja) * | 2009-10-21 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | 電圧調整回路 |
US9929281B2 (en) | 2009-10-21 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Transisitor comprising oxide semiconductor |
JP2013008956A (ja) * | 2011-05-24 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US9548133B2 (en) | 2011-09-28 | 2017-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02156676A (ja) | 薄膜半導体装置 | |
US4723838A (en) | Liquid crystal display device | |
KR940007451B1 (ko) | 박막트랜지스터 제조방법 | |
US5962896A (en) | Thin film transistor including oxidized film by oxidation of the surface of a channel area semiconductor | |
JPH06148685A (ja) | 液晶表示装置 | |
GB2153589A (en) | Thin film transistor | |
US20060255338A1 (en) | Thin film transistor and the manufacturing method thereof | |
US4685195A (en) | Method for the manufacture of at least one thin film field effect transistor | |
US4559693A (en) | Process for fabricating field effect transistors | |
JPS58201364A (ja) | 半導体装置およびその製造方法 | |
JPS63177472A (ja) | 薄膜トランジスタ | |
JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2598420B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPS62122275A (ja) | Mis型半導体装置 | |
JPH07312426A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH118396A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
JPH04326769A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH03291972A (ja) | Mos型薄膜トランジスタ | |
JPH0685440B2 (ja) | 薄膜トランジスタ | |
JPH06151852A (ja) | 薄膜トランジスタ | |
JPS62288883A (ja) | 薄膜トランジスタの製造方法 | |
JPH03248569A (ja) | 薄膜トランジスタ | |
JPH0572749B2 (ja) | ||
JPS62239579A (ja) | 薄膜トランジスタの製造方法 | |
JPH0439966A (ja) | 薄膜トランジスタの製造方法 |