JPH04150071A - 高耐圧薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、プリンタヘット、エレクトロルミネッセンス
デイスプレィ等の駆動用に利用される薄膜トランジスタ
に係り、特に信頼性の高い層間絶縁膜を有する高耐圧薄
膜トランジスタに関する。

（従来の技術） 従来の高耐圧薄膜トランジスタの構成について、第６図
の従来の薄膜トランジスタのｍ１面説明図を使って説明
する。

第６図に示すように、ガラス等の基板１上にクロム（Ｃ
ｒ）等で形成されたゲート電極２と、該ゲート電極２を
被覆するシリコン窒化膜（ＳｉＮＸ）のゲート絶縁膜３
と、該ゲート絶縁膜３上に被着された半導体活性層とし
てのイントリンシックアモルファスシリコン（ｉ−ａ−
３ｉ）の第１アモルファス半導体層４と、上記ゲートｔ
ｘ極２部分の上部に設けられた第１アモルファス半導体
層４を保護するだめのＳｉＮｘのチャネル保護膜５と、
上記第１アモルファス半導体層４上に設けられた高濃度
の不純物か混入されたｎ＋アモルファスシリコン（ｎ”
ａ−５ｉ）のオーミックコンタクト用の第２アモルファ
ス半導体層６と、該第２アモルファス半導体層６上に設
けられるアルミニウム（ＡＩ）の配線用金属層８が上記
第２アモルファス半導体層６へ拡散するのを防止するク
ロム（Ｃｒ）の拡散防止層７か形成され、チャネル保護
膜５て分割形成された第２アモルファス半導体層６、拡
散防止層７、配線用金属層８かそれぞれソース電極９、
トレイン電極１０を構成しており、通常「逆スタガー型
」と称されるものが知られている。

そして、トレイン電極］０に高い電圧か掛かる場合に対
応して、ゲート電極２とトレイン電極１０の間にオフセ
ット領域（６頁域長Ｌ２）を設けることによって抵抗を
高め、高耐圧薄膜トランジスタとしていた。

そして、従来の構成では、この上にポリイミドの層間絶
縁膜１］と、その上にポリイミドのパシヘーション層１
３が形成されている。

（発明が解決しようとする課題） しかしながら、上記従来の高耐圧薄膜トランジスタでは
、チャネル保護膜５が窒化シリコンで、層間絶縁膜１］
がポリイミドで形成されているために、ポリイミドの層
間絶縁膜１１が電気的なストレスで分極しやすくなり、
１−ａ−３ｉの第１アモルファス半導体層４のポテンシ
ャル分布を変えてしまう等の悪影響が発生して、高耐圧
薄膜トランジスタを用いたインバータ回路のＬＯＷ側の
出力が経時変化して上昇してしまうとの問題点があった
。

更に、有機薄膜のポリイミドは、耐湿性か悪いとの問題
点かあった。

また、上記従来の高耐圧薄膜トランジスタに対して、０
Ｎ１０ＦＦ比を大きくとるためにダブルゲートの高耐圧
薄膜トランジスタか考えられている。

以下、ダブルゲート高耐圧薄膜トランジスタの構成につ
いて、第７図の一般的なダブルゲート高耐圧薄膜トラン
ジスタの断面説明図を使って説明する。第６図と同様の
構成をとる部分については、同し符号を付して説明する
。

第７図に示すように、ガラス等の基板１上に形成された
第１ゲート電極２′と、該第１ゲート電極２′を被覆す
るゲート絶縁膜３と、該ゲート絶縁膜３上に被着された
半導体活性層の第１アモルファス半導体層４と、上記第
１ゲート電極２の上部に設けられた第１アモルファス半
導体層４を保護するためのチャネル保護膜５と、上記第
１アモルファス半導体層４上に設けられた高濃度の不純
物が混入されたオーミックコンタクト用の第２アモルフ
ァス半導体層６と、該第２アモルファス半導体層６上に
拡散防止のために設けられた拡散防止層７と、該拡散防
止層７上に設けられた配線用金属層８と、チャネル保護
膜５上に被覆されたポリイミドの層間絶縁膜１１と、該
層間絶縁膜１１上に設けられた第２ゲート電極］２によ
り構成されている。そして、上記チャネル保護膜５て分
割形成された第２アモルファス半導体層６、拡散防止層
７、配線用金属層８かそれぞれソース電極９、ドレイン
電極１０を構成している。

また、本トランンスタも高耐圧となるよう第１ゲート電
極２′とドレイン電極１０の間にオフセット領域（領域
長Ｌ２）が設けられている構成となっている。

しかしなから、上記のダブルゲート高耐圧薄膜トランジ
スにおいても、層間絶縁膜］１かポリイミドで形成され
ているために、電気的なストレスで分極しやすくなり、
第１アモルファス半°導体層４に悪影響を与えてし、ま
い、薄膜トランジスタを用いたインバータ回路のＬＯＷ
側の出力が経時変化してしまうとの問題点があった。

本発明は上記実情に鑑みてなされたもので、分極性・耐
湿性に優れた良好な層間絶縁膜をもって、電気的なスト
レスに対して安定な特性を有する高耐圧薄膜トランジス
タを提供することを目的とする。

（課題を解決するための手段） 上記従来の問題点を解決するための請求項］記載の発明
は、高耐圧薄膜トランジスタにおいて、基板上に形成さ
れたゲート電極、ゲート絶縁膜、第１アモルファス半導
体層、チャネル保護膜と、前記チャネル保護膜を挾んで
形成された第２アモルファス半導体層、拡散防止層、金
属層とを有するソース電極とドレイン電極と、前記チャ
ネル保護膜上に形成された無機絶縁膜の層間絶縁膜とを
有し、前記ゲート電極と前記ドレイン電極間にオフセッ
ト領域を有することを特徴としている。

上記従来の問題点を解決するための請求項２記載の発明
は、高耐圧薄膜トランジスタにおいて、基板上に形成さ
れた第１ゲート電極、ゲート絶縁膜、第１アモルファス
半導体層、チャネル保護膜と、前記チャネル保護膜を挟
んで形成された第２アモルファス半導体層、拡散防止層
、金属層とを有するソース電極とトレイン電極と、前記
チャネル保護膜上に無機絶縁膜の層間絶縁膜を介して形
成された第２ゲート電極とを有し、前記第１ケト電極と
前記トレイン電極間にオフセット領域を有することを特
徴としている。

（作用） 請求項１記載の発明によれば、チャネル保護膜上部の層
間絶縁膜を無機絶縁膜をもって形成しているので、電気
的ストレスに対して分極することがなく、第１アモルフ
ァス半導体層に悪影響を及はすことかないために、高耐
圧薄膜トランジスタを用いたインバータ回路のＬＯＷ側
の出力が経時変化せず、また耐湿性に優れた高耐圧薄膜
トランジスタとすることかできる。

請求項２記載の発明によれば、チャネル保護膜と第２ゲ
ート電極との間の層間絶縁膜を無機絶縁膜をもって形成
しているので、電気的ストレスに対して分極することが
なく、第１アモルファス半導体層に悪影響を及はすこと
がないために、高耐圧薄膜トランジスタを用いたインバ
ータ回路のＬＯＷ側の出力か経時変化せず、また耐湿性
に優れた高耐圧薄膜トランジスタとすることができる。

（実施例） 本発明の一実施例について、図面を参照しなから説明す
る。

第１図は、本発明の一実施例に係る高耐圧薄膜トランジ
スタの断面説明図である。第６図と同様の構成をとる部
分については、同し符号を付して説明する。

第１図に示すように、ガラス等の基板１上にクロム（Ｃ
ｒ）等で形成されたゲート電極２と、該ゲート電極２を
被覆するシリコン窒化膜（ＳｉＮＸ）のゲート絶縁膜３
と、該ゲート絶縁膜３上に被着された半導体活性層とし
てのイントリンシックアモルファスシリコン（ｉ−ａ−
３ｉ）の第１アモルファス半導体層４と、上記ゲート電
極２部分の上部に設けられた第１アモルファス半導体層
４を保護するためのＳｉＮｘのチャネル保護膜５と、上
記第１アモルファス半導体層４上に設けられた高濃度の
不純物が混入されたｎ＋アモルファスシリコン（ｎ”ａ
−３ｉ）のオーミックコンタクト用の第２アモルファス
半導体層６と、該第２アモルファス半導体層６上に設け
られるアルミニウム（Ａ１）の配線用金属層８か上記第
２アモルファス上導体層６へ拡散するのを防止するクロ
ム（Ｃｒ）の拡散防止層７か形成され、チャネル保護膜
５て分割形成された第２アモルファス半導体層６、拡散
防止層７、配線用金属層８かそれぞれソース電極９、ド
レイン電極１０を形成して、逆スタガー型トランジスタ
を構成している。

そして、ドレイン電極１０に高い電圧か掛かる場合に対
応して、ゲート電極２とドレイン電極１０の間にオフセ
ット領域（領域長Ｌ２）を設けることによって抵抗を高
め、高耐圧薄膜トランジスタとしている。

そして、本実施例の構造では、この上に酸化シリコン（
Ｓｉｘｔｙ）の層間絶縁膜１１と、その上にポリイミド
のパシベーション層１３が形成されている。

次に、本実施例の高耐圧薄膜トランジスタの製造方法を
以下に説明する。

ガラス等の基板コ上にＣｒを約５００Ａ程度の厚さにス
パッタ法で着膜する。ポジ型フォトレジストを用いてゲ
ート電極２のしシストパターンをて形成した後、硝酸第
２セリウムアンモニウムと、過塩素酸と、水の混合溶液
でエツチングしてゲート電極２のパターンを形成する。

レジスト除去後、Ｓｉｎ、とＮＨ３を用いたプラズマＣ
ＶＤ法でゲート絶縁膜３としての５ｉＮＸを３００℃〜
３５０℃の温度で約３０００Ａ程度、Ｓｉｎ、を用いた
プラズマＣＶＤ法でチャネル用イントリンシックアモル
ファスシリコン（ｉ−ａ−３ｉ）を２５０℃〜３００℃
で約５００Ａ程度、ＳｉＨ，とＮＨ，を用いたブラスマ
ＣＶＤ法でチャネル保護膜５としてのＳ　ｉＮｘを２０
０℃〜２７０℃の温度で約１５００Ａ程度の厚さで連続
的に着膜する。

次に、フォトレジストでチャネル保護膜５のレジストパ
ターンを形成したのぢ、ＨＦとＮＨ，Ｆの混合溶液でエ
ツチングしてチャネル保護膜５のパターンを形成する。

レジスト除去後、ＳｉＨ，とＰＨ，を用いたプラス７Ｃ
ＶＤ法てｎ十型ａ−３ｉ　　（ｎ”　ａ−５ｉ）を約１
０００Ａ程度の厚さに着膜する。

続いてＣｒをスパッタ法で約１５００Ａ程度の厚さに着
膜する。ゲート電極２を形成したのと同様の方法を用い
て、Ｃｒをバターニングして、薄膜トランジスタのソー
ス電極９、トレイン電極１０のパターンを形成する。こ
のＣｒは、また配線用金属層８の拡散防止層７として用
いるものである。次に、フッ酸と硝酸とリン酸の混合溶
液を使用して全面をエツチングすると、ｎ”ａ−５ｉか
露出した部分だけがエツチングされる。

次に、ＳｉＨ，とＮ、Ｏを用いたプラズマＣＶＤ法で層
間絶縁膜１１として酸化シリコン（Ｓｉｘｏｙ）を約６
０００Ａ程度の厚さに着膜する。

層間絶縁膜ｌｌ上にフォトレジストでレジストパターン
を形成したのち、ＨＦとＮＨ□Ｆの混合溶液でエツチン
グ（２て、層間絶縁膜１］のパターンを形成する。

レジスト除去後、スパッタ法でＡｌを約１−μｍ程度の
厚さに着膜する。配線用金属層８を形成するためのレジ
ストパターンを形成した後、フッ酸と硝酸とリン酸と水
の混合溶液を用いてＡ、　ｌをエツチングして、配線用
金属層８を形成する。

パッシベーション層１３としてのポリイミド膜を約３μ
ｍ程度の厚さにロールコータ−で塗布する。１２０〜１
５０℃程度のベークを行った後、フォトリソクラフィー
法でポリイミド膜にパターンを形成する。この時、レジ
ストの現像液によってポリイミドも溶解するので、エツ
チングは不用である。レジスト除去後、最後に２００℃
〜２３０℃程度のベークを９０分間行いバッシヘーンヨ
ン層１３を形成し、本実施例の高耐圧薄膜トランジスタ
か製造される。

本実施例では、層間絶縁膜１１を、分極性・耐湿性等に
問題のあった有機薄膜であるポリイミドから酸化シリコ
ン（Ｓ　ｉ　ｘＯｙ）の無機絶縁膜に代替することによ
り、ストレスに対してより安定な薄膜トランジスタの特
性を得ることができるものである。これにより、高耐圧
薄膜トランジスタを用いたインバータ回路のＬＯＷ側の
出力か経時変化することかない。

また別の実施例として、酸化シリコン（５ｉｘＯｙ）の
層間絶縁膜を応用したダブルゲート高耐圧薄膜トランジ
スタが考えられる。

以下、この別の実施例としてのダブルゲート高耐圧薄膜
トランジスタの構成について、第２図のダブルゲート高
耐圧薄膜トランジスタの断面説明図を使って説明する。

第７図と同様の構成をとる部分については、同じ符号を
付して説明する。

第２図に示すように、ガラス等の基板］上にクロム（Ｃ
ｒ）等で形成された第１ゲート電極２′と、該第１ゲー
ト電極２′を被覆するシリコン窒化膜（ＳｉＮｘ）のゲ
ート絶縁膜３と、該ゲート絶縁膜３上に被着された半導
体活性層としてのイントリンシックアモルファスシリコ
ン（ｉ−ａ−５ｉ）の第１アモルファス半導体層４と、
上記第１ゲート電極２′の上部に設けられた第１アモル
ファス半導体層４を保護するためのＳｉＮｘのチャネル
保護膜５と、上記第１アモルファス半導体層４上に設け
られた高濃度の不純物が混入されたｎ＋アモルファスシ
リコン（ｎ”ａ−５ｉ）のオミックコンタクト用の第２
アモルファス半導体層６と、該第２アモルファス半導体
層６上に拡散防止のために設けられたクロム（Ｃｒ）の
拡散防止層７と、該拡散防止層７上に設けられたアルミ
ニウム（ＡＩ）の配線用金属層８と、チャネル保護膜５
上に被覆された酸化シリコン（Ｓ　ｉ　ｘＯｙ）の層間
絶縁膜１１と、該層間絶縁膜１１上に設けられたアルミ
ニウム（ＡＩ）の第２ゲート電極１２により構成されて
いる。そして、上記チャネル保護膜５で分割形成された
第２アモルファス半導体層６、拡散防止層７、配線用金
属層８がそれぞれソース電極９、ドレイン電極１０を構
成している。

また、本トランジスタも高耐圧となるよう第１ゲート電
極２′とドレイン電極１０の間にオフセット領域（領域
長Ｌ２）が設けられている。

次に、上記高耐圧薄膜トランジスタの製造方法を以下に
説明する。

ガラス等の基板］上にＣｒを約５００Ａ程度の厚さに蒸
着する。フォトリソプロセスを経て第１ゲート電極２′
のパターンを形成する。プラズマＣＶＤ法により、Ｓｉ
Ｈ，とＮＨ３を用いてケト絶縁膜３としてシリコン窒化
膜（ＳｉＮｘ）を約３０００Ａ程度、ＳｉＨ，を用いた
プラズマＣＶＤ法により第１アモルファス半導体層４で
ある１−ａ−５ｉを２５０℃〜３００℃の温度で約５０
０Ａ程度、ＳｉＨ，とＮＨ３を用いてチャネル保護膜５
としてＳｉＮｘを２００℃〜２７０℃の温度で約１５０
０Ａ程度の厚さてを連続的に堆積する。

次に、フォトリソグラフィープロセスを紅でチャネル保
護膜５のレジストパターンを形成し、ＨＦとＮＨ，Ｆの
混合液でエツチングを行い、チャネル保護膜５のパター
ンを形成する。レジスト剥離後、別のフォトリソグラフ
ィープロセスを経て第１アモルファス半導体層４のパタ
ーンを形成する。

脱脂・洗浄工程を経て、プラズマＣＶＤ法によりＰＨ３
とＳ　ｉ　Ｈ，を用いて第２アモルファス半導体層６で
あるｎ＋アモルファスシリコン（ｎ＋ａ−３ｉ）を約１
０００Ａ程度の厚さに堆積する。

続いて拡散防止層７であるＣｒを約１．５００　Ａ程度
の厚さに蒸着する。フォトリソプロセスを経てＣｒをパ
ターニングして、引き続き、フッ酸と硝酸とリン酸の混
合液を使用したエツチングでｎ十ａ−３ｉをバターニン
グして、ソース電極９、ドレイン電極１０のパターンを
形成する。

その後、プラズマＣＶＤ法により、Ｎ、ＯとＳｉＨ４を
用いて層間絶縁膜１１として酸化シリコン（Ｓ　ｉ　ｘ
Ｏｙ）を約６０００Ａ程度の厚さに堆積する。フォトリ
ソプロセスを経てＨＦとＮＨ。

Ｆの混合液でエツチングして層間絶縁膜１］のパターン
を形成する。

レジスト剥離後、その上部にスパッタ法でアルミニウム
（ＡＩ）を約１μｍ程度の厚さて蒸着する。フォトリソ
プロセスを経てフッ酸と硝酸とリン酸と水の混合液を使
用して（ＡＩ）をエツチングして第２ゲート電極１２と
配線用金属層８を形成する。

このようにして、酸化シリコン（Ｓ　ｉ　ｘｏｙ）を層
間絶縁膜１１に用いたダブルゲート高耐圧薄膜トランジ
スタか製造される。

上記ダブルゲート高耐圧薄膜トランジスタの実施例の効
果について、第３図〜第５図を使って説明する。

第３図は、ダブルゲート高耐圧薄膜トランジスタのイン
バータ回路図であり、インバータ回路の出力はＶｏｕｔ
から得られる。第４図は、第］ゲト電極２′に印加され
るストレスのタイミングチャート図であり、第１ゲート
電極２′に４２分間隔て３秒間１８Ｖ与えた時に、Ｖｏ
ｕｔにインバータ回路のＬＯＷ側の出力が得られること
を示している。第５図は、１２時間のストレステストを
行った結果を示す図である。横軸が時間で、縦軸がＶｏ
ｕｔてあり、折線グラフはインバータ回路のＬＯＷ側の
出力が時間経過とともにどのように変化したかを表して
いる。層間絶縁膜１１がポリイミドの場合、時間が経つ
につれＶｏｕｔは上昇する。しかし層間絶縁膜１１か５
ｉｘｔｙの場合、１２時間のストレスに対して安定であ
る。この結果より、ポリイミドよりもＳ　ｉ　ｘｏｙＯ
方がストレスに対して安定であることかわかる。

上記実施例によれば、チャネル保護膜５と第２ゲート電
極１２との間の層間絶縁膜］１を酸化シリコン（Ｓｉｘ
ｔｙ）の無機絶縁膜をもって形成しているので、電気的
ストレスに対して分極することがなく、第１アモルファ
ス半導体層４に悪影響を及ぼすことがないために、高耐
圧薄膜トランジスタを用いたインバータ回路のＬＯＷ側
の出力が経時変化せず正確な電圧を出力することかでき
、また酸化シリコンは耐湿性かあるため、耐湿性にも優
れた高耐圧薄膜トランジスタとすることかできる効果か
ある。

（発明の効果） 請求項１記載の発明によれば、チャネル保護膜上部の層
間絶縁膜を無機絶縁膜をもって形成しているので、電気
的ストレスに対して分極することがなく、第１アモルフ
ァス半導体層に悪影響を及はすことがないために、高耐
圧薄膜トランジスタを用いたインバータ回路のＬＯＷ側
の出力が経時変化せず、また耐湿性に優れた高耐圧薄膜
トランジスタとすることかできる効果かある。

請求項２記載の発明によれば、チャネル保護膜と第２ゲ
ート電極との間の層間絶縁膜を無機絶縁膜をもって形成
しているので、電気的ストレスに対して分極することか
なく、第１アモルファス半導体層に悪影響を及はすこと
かないために、高耐圧薄膜トランジスタを用いたインバ
ータ回路のＬＯＷ側の出力が経時変化せず、また耐湿性
に優れた高耐圧薄膜トランジスタとすることができる効
果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る高耐圧薄膜トランジ
スタの断面説明図、第２図はダブルゲート高耐圧薄膜ト
ランジスタの断面説明図、第３図はインバータ回路図、
第４図は第３図インバータ回路におけるストレスのタイ
ミングチャート図、第５図はストレス結果を示す図、第
６図は従来の高耐圧薄膜トランジスタの断面説明図、第
７図は一般的なダブルゲート高耐圧薄膜トランジスタの
断面説明図である。 １・・・・基板 ２・・・・・・ゲート電極 ２′・第１ゲート電極 ３・・・・・・ゲート絶縁膜 ４・・・・・・第１アモルファス半導体層５・・・・・
・チャネル保護膜 ６・・・・・・第２アモルファス半導体層７・・・・・
・拡散防止層 ８・・・・・配線用金属層 ９・・・・・・ソース電極 １０・・・ドレイン電極 １１・・・層間絶縁膜 １２・・・第２ゲート電極 １３・・・パシベーション層 第 図 第２図 第３図 第４図 第５図

Claims (2)

【特許請求の範囲】
1. （１）基板上に形成されたゲート電極、ゲート絶縁膜、
   第１アモルファス半導体層、チャネル保護膜と、前記チ
   ャネル保護膜を挟んで形成された第２アモルファス半導
   体層、拡散防止層、金属層とを有するソース電極とドレ
   イン電極と、前記チャネル保護膜上に形成された無機絶
   縁膜の層間絶縁膜とを有し、前記ゲート電極と前記ドレ
   イン電極間にオフセット領域を有することを特徴とする
   高耐圧薄膜トランジスタ。
2. （２）基板上に形成された第１ゲート電極、ゲート絶縁
   膜、第１アモルファス半導体層、チャネル保護膜と、前
   記チャネル保護膜を挾んで形成された第２アモルファス
   半導体層、拡散防止層、金属層とを有するソース電極と
   ドレイン電極と、前記チャネル保護膜上に無機絶縁膜の
   層間絶縁膜を介して形成された第２ゲート電極とを有し
   、前記第１ゲート電極と前記ドレイン電極間にオフセッ
   ト領域を有することを特徴とする高耐圧薄膜トランジス
   タ。