CN105977146A - 一种利用常规光刻技术实现深亚微米t型栅的制备方法 - Google Patents
一种利用常规光刻技术实现深亚微米t型栅的制备方法 Download PDFInfo
- Publication number
- CN105977146A CN105977146A CN201610458124.3A CN201610458124A CN105977146A CN 105977146 A CN105977146 A CN 105977146A CN 201610458124 A CN201610458124 A CN 201610458124A CN 105977146 A CN105977146 A CN 105977146A
- Authority
- CN
- China
- Prior art keywords
- grid
- submicron
- deep
- preparation
- deielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 238000001459 lithography Methods 0.000 title claims abstract description 18
- 238000005516 engineering process Methods 0.000 title abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims description 28
- 238000000576 coating method Methods 0.000 claims description 28
- 239000003292 glue Substances 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 238000004026 adhesive bonding Methods 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000000243 solution Substances 0.000 claims description 10
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 9
- 238000005566 electron beam evaporation Methods 0.000 claims description 8
- 238000001704 evaporation Methods 0.000 claims description 7
- 230000008020 evaporation Effects 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 238000010790 dilution Methods 0.000 claims description 5
- 239000012895 dilution Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 238000005406 washing Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract 1
- 238000000609 electron-beam lithography Methods 0.000 abstract 1
- 238000000427 thin-film deposition Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000000170 cell membrane Anatomy 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Abstract
本发明公开了一种利用常规光刻技术实现深亚微米T型栅的制备方法，该方法主要是利用传统步进光刻机，采用涂胶曝光显影步骤，形成图形，并借助PECVD薄膜淀积技术和ICP刻蚀技术，将深亚微米侧壁图形保留，并进行转移，形成栅脚；而后采用传统光刻工艺方法，形成栅帽，制备出深亚微米级的T型栅。通过本发明方法可以有效克服电子束光刻产能低，而步进光刻机传统制备工艺线宽受限，不能加工深亚微米图形的不足与缺点，同时兼顾栅长及产能。
Description
技术领域
本发明涉及化合物半导体微电子技术领域，尤其是指一种利用常规光刻技术实现深亚微米T型栅的制备方法。
背景技术
近年来，由于智能手机，移动基站，物联网等业务的快速发展，对更高频率、更低噪声的功率放大器，高温大功率的单片微波集成电路等电子元件提出了很大的用量需求。而这些电子元件的核心器件就是场效应晶体管(FiledEffect Transistor)。GaAs,GaN,SiC等化合物半导体由于具有禁带宽度大，电子迁移率高，易形成二维电子气等特点，成为制备这类器件的首要选择。器件截止频率是表征器件参数最为重要的一个指标。采用具有更高迁移率的材料，缩短栅长，是获得更高性能最直接也最有效的办法，但缩短栅长所导致的栅阻增加会恶化器件噪声性能。T型栅由于同时具有减小栅长，增加截止频率及避免栅阻增加的作用，而被研究者所广泛采用，也成为目前此类器件的主流工艺。但是，在T型栅的常规制备工艺中，传统步进光刻机所能实现的最小线条一般至0.35μm或0.28μm，更小线条的T型栅更多的是采用电子束光刻机进行制备。而电子束光刻的产能较低，一直是其制约因素。本发明所采用的新方法，可以在传统步进光刻机机台上实现电子束机台加工的深亚微米的图形，而产能将比电子束光刻提升许多。
发明内容
本发明的目的在于克服电子束光刻产能低，而步进光刻机传统制备工艺线宽受限，不能加工深亚微米图形的不足与缺点，提出一种利用常规光刻技术实现深亚微米T型栅的制备方法，此方法可同时兼顾栅长及产能。
为实现上述目的，本发明所提供的技术方案为：一种利用常规光刻技术实现深亚微米T型栅的制备方法，主要是利用传统步进光刻机，采用涂胶曝光显影步骤，形成图形，并借助PECVD薄膜淀积技术和ICP刻蚀技术，将深亚微米图形进行转移，形成栅脚，而后采用传统光刻工艺方法，形成栅帽，制备出深亚微米级的T型栅。其具体包括以下步骤：
1)将待制备T型栅的材料表面进行有机清洗及氧化物清洗，以提高金属与表面的粘合力；
2)将清洗完毕的基片移至电子束蒸发设备，采用电子束蒸发的方式进行栅脚金属的蒸镀；
3)采用常规步进光刻机进行涂胶曝光显影步骤，光刻出胶图形；
4)在带胶图形的基片上进行介质薄膜的PECVD淀积；
5)利用ICP刻蚀技术进行多余薄膜的刻蚀，漏出光刻胶；
6)去除光刻胶，留下侧壁的介质膜；
7)利用介质膜做掩膜，将非介质膜下的金属去除，形成栅脚；
8)去除介质膜；
9)采用常规步进光刻机进行涂胶曝光步骤，控制胶的去除至漏出栅脚，但保留部分基片上的光刻胶；
10)进行栅帽金属的蒸镀；
11)有机溶液去除光刻胶，形成深亚微米级的T型栅。
在步骤1)中，进行的有机清洗及表面氧化物清洗依次包括：丙酮超声清洗5-7分钟；异丙醇超声清洗5-7分钟；稀释的盐酸溶液50秒至70秒，稀释配比为HCl：H2O＝1：1；BOE溶液50秒至70秒。
在步骤2)中，所述栅脚金属一般选择为Ti/Pt/Au，Ti/Pd/Au，Pt/W/Au，Ti/Al/Ti/Au，对于n-GaAs，优选Ti/Pt/Au，对于GaN，优选Ti/Al/Ti/Au。
在步骤3)中，采用常规步进光刻机进行涂胶曝光显影步骤，光刻出胶图形，胶的侧壁图形要保持陡直。
在步骤4)中，介质薄膜一般选择为SiO2或Si3N4，优选SiO2。
在步骤5)中，利用ICP刻蚀技术进行多余薄膜的刻蚀，漏出光刻胶，ICP刻蚀气体一般选择为CF4、C2F6、C4F8、CHF3；优选CHF3和CF4，刻蚀至光刻胶漏出，且基底底面的介质膜刻蚀干净时停止。
在步骤6)中，采用丙酮或氧等离子体处理，去除光刻胶，将胶侧壁的介质膜留下，由于在前述薄膜淀积过程中，此处介质膜处于胶的侧壁，其尺寸将比光刻胶图形线宽小，可至深亚微米级。
在步骤7)中，利用介质膜做掩膜，采用化学腐蚀的方法或ICP刻蚀的方法将非介质膜下的金属去除，优选ICP刻蚀的方法。
在步骤8)中，采用化学腐蚀的方法去除介质膜，此时漏出的栅脚的图形线宽即为介质膜的尺寸线宽，可至深亚微米级。
在步骤9)中，在已有栅脚的基础上，采用常规步进光刻机进行涂胶曝光步骤，控制气体流量，采用氧等离子体去除部分光刻胶，控制胶的去除至漏出栅脚，但保留部分基片上的光刻胶。
在步骤10)中，进行栅帽金属的蒸镀，一般选择电子束蒸发的方式。
在步骤11)中，采用丙酮，去胶液等有机溶液去除光刻胶，形成深亚微米级的T型栅，具备增加截止频率及避免栅阻增大的功能。
本发明与现有技术相比，具有如下优点与有益效果：
本发明提供了一种利用常规光刻技术实现深亚微米T型栅的制备方法，可以实现深亚微米的栅长的制备，提高器件的频率特性，同时，T型栅的栅帽可以有效减小栅电阻，保证器件噪声性能，避免采用电子束光刻的方法所引起的生产效率低下，兼顾了图形尺寸及产能。
附图说明
图1-图11为本发明制备方法的各步骤产品结构示意图。
具体实施方式
下面结合具体实施例及附图对本发明作进一步说明。
本实施例所述的利用常规光刻技术实现深亚微米T型栅的制备方法，主要是利用传统步进光刻机，采用涂胶曝光显影步骤，形成图形，并借助PECVD薄膜淀积技术和ICP刻蚀技术，将深亚微米图形进行转移，形成栅脚，而后采用传统光刻工艺方法，形成栅帽，制备出深亚微米级的T型栅，此方法可同时兼顾栅长及产能，其包括以下步骤；
步骤1：进行有机清洗及表面氧化物清洗，增加栅金属与基片表面粘附性，依次包括：丙酮超声清洗5-7分钟；异丙醇超声清洗5-7分钟；稀释的盐酸溶液50秒至70秒，稀释配比为HCl：H2O＝1：1；BOE溶液50秒至70秒，如图1所示。
步骤2：利用电子束蒸发的方式进行栅脚金属的制备，所述栅脚金属一般选择为Ti/Pt/Au、Ti/Pd/Au、Pt/W/Au、Ti/Al/Ti/Au，对于n-GaAs，优选Ti/Pt/Au，对于GaN，优选Ti/Al/Ti/Au。而在本实施例选择Ti/Pt/Au，如图2所示。
步骤3：采用常规步进光刻机进行涂胶曝光显影步骤，光刻出胶图形，胶的侧壁图形要保持陡直，如图3所示。
步骤4：在带胶图形的基片上进行介质薄膜的PECVD淀积，如图4所示，介质薄膜一般选择为SiO2或Si3N4，而在本实施例优选SiO2。
步骤5：利用ICP刻蚀技术进行多余薄膜的刻蚀，漏出光刻胶，如图5所示，ICP刻蚀气体一般选择为CF4、C2F6、C4F8、CHF3，而在本实施例优选CHF3和CF4，刻蚀至光刻胶漏出，且基底底面的介质膜刻蚀干净时停止。
步骤6：采用丙酮溶液或氧等离子体处理(而在本实施例优选丙酮溶液)，去除光刻胶，将胶侧壁的介质膜留下，如图6所示，由于在前述薄膜淀积过程中，此处介质膜处于胶的侧壁，其尺寸将比光刻胶图形线宽小，可至深亚微米级。
步骤7：利用介质膜做掩膜，采用化学腐蚀的方法或ICP刻蚀的方法将非介质膜下的金属去除，而在本实施例优选ICP刻蚀的方法，采用ICP刻蚀的方法将非介质膜下的金属去除，如图7所示。
步骤8：采用化学腐蚀的方法去除介质膜，如图8所示，此时漏出的栅脚的图形线宽即为介质膜的尺寸线宽，可至深亚微米级。
步骤9：在已有栅脚的基础上，采用常规步进光刻机进行涂胶曝光步骤，控制气体流量，采用氧等离子体去除部分光刻胶，控制胶的去除至漏出栅脚，但保留部分基片上的光刻胶，如图9所示。
步骤10：进行电子束蒸发的方式进行栅帽金属的蒸镀，本实施例选择Au；如图10所示。
步骤11：采用丙酮、去胶液等有机溶液去除光刻胶，形成亚微米级的T型栅，同时具备增加截止频率及避免栅阻增大的功能，如图11所示。
备注：需制备T型栅工艺的GaAs，GaN，InP，SiC等化合物半导体器件均可采用本方法实现。
综上所述，在采用以上方案后，通过本发明方法可以实现深亚微米的栅长的制备，提高器件的频率特性，同时，T型栅的栅帽可以有效减小栅电阻，保证器件噪声性能，避免采用电子束光刻的方法所引起的生产效率低下，兼顾了图形尺寸及产能，值得推广。
以上所述之实施例子只为本发明之较佳实施例，并非以此限制本发明的实施范围，故凡依本发明之形状、原理所作的变化，均应涵盖在本发明的保护范围内。
Claims (10)
1.一种利用常规光刻技术实现深亚微米T型栅的制备方法，其特征在于：主要是利用传统步进光刻机，采用涂胶曝光显影步骤，形成图形，并借助PECVD薄膜淀积技术和ICP刻蚀技术，将深亚微米图形进行转移，形成栅脚，而后采用传统光刻工艺方法，形成栅帽，制备出深亚微米级的T型栅；其具体包括以下步骤：
1)将待制备T型栅的材料表面进行有机清洗及氧化物清洗，以提高金属与表面的粘合力；
2)将清洗完毕的基片移至电子束蒸发设备，采用电子束蒸发的方式进行栅脚金属的蒸镀；
3)采用常规步进光刻机进行涂胶曝光显影步骤，光刻出胶图形；
4)在带胶图形的基片上进行介质薄膜的PECVD淀积；
5)利用ICP刻蚀技术进行多余薄膜的刻蚀，漏出光刻胶；
6)去除光刻胶，留下侧壁的介质膜；
7)利用介质膜做掩膜，将非介质膜下的金属去除，形成栅脚；
8)去除介质膜；
9)采用常规步进光刻机进行涂胶曝光步骤，控制胶的去除至漏出栅脚，但保留部分基片上的光刻胶；
10)进行栅帽金属的蒸镀；
11)有机溶液去除光刻胶，形成深亚微米级的T型栅。
2.根据权利要求1所述的一种利用常规光刻技术实现深亚微米T型栅的制备方法，其特征在于：在步骤1)中，进行的有机清洗及表面氧化物清洗依次包括：丙酮超声清洗5-7分钟；异丙醇超声清洗5-7分钟；稀释的盐酸溶液50秒至70秒，稀释配比为HCl：H2O＝1：1；BOE溶液50秒至70秒。
3.根据权利要求1所述的一种利用常规光刻技术实现深亚微米T型栅的制备方法，其特征在于：在步骤2)中，所述栅脚金属为Ti/Pt/Au、Ti/Pd/Au、Pt/W/Au、Ti/Al/Ti/Au中的一种。
4.根据权利要求1所述的一种利用常规光刻技术实现深亚微米T型栅的制备方法，其特征在于：在步骤3)中，采用常规步进光刻机进行涂胶曝光显影步骤，光刻出胶图形，胶的侧壁图形要保持陡直。
5.根据权利要求1所述的一种利用常规光刻技术实现深亚微米T型栅的制备方法，其特征在于：在步骤4)中，所述介质薄膜为SiO2或Si3N4。
6.根据权利要求1所述的一种利用常规光刻技术实现深亚微米T型栅的制备方法，其特征在于：在步骤5)中，ICP刻蚀所使用的气体为CF4、C2F6、C4F8、CHF3中的一种或两种以上的组合，刻蚀至光刻胶漏出，且基底底面的介质膜刻蚀干净时停止。
7.根据权利要求1所述的一种利用常规光刻技术实现深亚微米T型栅的制备方法，其特征在于：在步骤6)中，采用丙酮或氧等离子体处理，去除光刻胶，将胶侧壁的介质膜留下，由于在前述薄膜淀积过程中，此处介质膜处于胶的侧壁，其尺寸将比光刻胶图形线宽小，可至深亚微米级。
8.根据权利要求1所述的一种利用常规光刻技术实现深亚微米T型栅的制备方法，其特征在于：在步骤7)中，利用介质膜做掩膜，采用化学腐蚀的方法或ICP刻蚀的方法将非介质膜下的金属去除。
9.根据权利要求1所述的一种利用常规光刻技术实现深亚微米T型栅的制备方法，其特征在于：在步骤8)中，采用化学腐蚀的方法去除介质膜，此时漏出的栅脚的图形线宽即为介质膜的尺寸线宽，可至深亚微米级。
10.根据权利要求1所述的一种利用常规光刻技术实现深亚微米T型栅的制备方法，其特征在于：在步骤9)中，在已有栅脚的基础上，采用常规步进光刻机进行涂胶曝光步骤，控制气体流量，采用氧等离子体去除部分光刻胶，控制胶的去除至漏出栅脚，但保留部分基片上的光刻胶；
在步骤10)中，进行栅帽金属的蒸镀，选择电子束蒸发的方式；
在步骤11)中，采用丙酮、去胶液这些有机溶液去除光刻胶，形成深亚微米级的T型栅，具备增加截止频率及避免栅阻增大的功能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610458124.3A CN105977146B (zh) | 2016-06-20 | 2016-06-20 | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610458124.3A CN105977146B (zh) | 2016-06-20 | 2016-06-20 | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105977146A true CN105977146A (zh) | 2016-09-28 |
| CN105977146B CN105977146B (zh) | 2018-10-02 |
Family
ID=57021496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610458124.3A Active CN105977146B (zh) | 2016-06-20 | 2016-06-20 | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105977146B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735582A (zh) * | 2018-04-09 | 2018-11-02 | 中国电子科技集团公司第十研究所 | 一种光刻胶膜的制备方法 |
| CN110211873A (zh) * | 2019-04-23 | 2019-09-06 | 福建省福联集成电路有限公司 | 一种低线宽半导体器件制作方法及半导体器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040016972A1 (en) * | 2002-07-29 | 2004-01-29 | Dinkar Singh | Enhanced t-gate structure for modulation doped field effect transistors |
| US20040132236A1 (en) * | 2003-01-08 | 2004-07-08 | International Business Machines Corporation | Mos transistor |
| CN101431020A (zh) * | 2007-11-09 | 2009-05-13 | 上海华虹Nec电子有限公司 | T型多晶硅栅电极的制备方法 |
| CN102569054A (zh) * | 2012-02-27 | 2012-07-11 | 中国科学院微电子研究所 | 一种t型栅的制备方法 |
| CN104377125A (zh) * | 2014-10-11 | 2015-02-25 | 北京工业大学 | 一种含自支撑结构的亚百纳米t型栅的制备方法 |
-
2016
- 2016-06-20 CN CN201610458124.3A patent/CN105977146B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040016972A1 (en) * | 2002-07-29 | 2004-01-29 | Dinkar Singh | Enhanced t-gate structure for modulation doped field effect transistors |
| US20040132236A1 (en) * | 2003-01-08 | 2004-07-08 | International Business Machines Corporation | Mos transistor |
| CN101431020A (zh) * | 2007-11-09 | 2009-05-13 | 上海华虹Nec电子有限公司 | T型多晶硅栅电极的制备方法 |
| CN102569054A (zh) * | 2012-02-27 | 2012-07-11 | 中国科学院微电子研究所 | 一种t型栅的制备方法 |
| CN104377125A (zh) * | 2014-10-11 | 2015-02-25 | 北京工业大学 | 一种含自支撑结构的亚百纳米t型栅的制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735582A (zh) * | 2018-04-09 | 2018-11-02 | 中国电子科技集团公司第十研究所 | 一种光刻胶膜的制备方法 |
| CN110211873A (zh) * | 2019-04-23 | 2019-09-06 | 福建省福联集成电路有限公司 | 一种低线宽半导体器件制作方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105977146B (zh) | 2018-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105185883B (zh) | 侧壁粗化的AlGaInP基LED及其制造方法 | |
| CN109103245A (zh) | 一种双t型栅及制作方法和应用 | |
| CN106024702A (zh) | 一种具有倒梯形桥墩的空气桥制作方法 | |
| CN205723599U (zh) | 表面覆盖ITO的反极性AlGaInP基LED | |
| CN105118860A (zh) | 一种集成有序GaN基纳米线阵列HEMT及其制备方法 | |
| CN209199943U (zh) | 氮化镓基高电子迁移率晶体管 | |
| JP2014107520A (ja) | プラズマエッチング方法 | |
| CN107293482B (zh) | 一种氮化镓高电子迁移率晶体管栅电极的制作方法 | |
| CN104078366A (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| KR20120066362A (ko) | 반도체 소자 및 이의 제조방법 | |
| CN105977146A (zh) | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 | |
| CN204991747U (zh) | 侧壁粗化的AlGaInP基LED | |
| CN101093803A (zh) | 磷化铟异质结双极型晶体管自对准发射极的制作方法 | |
| CN104851788B (zh) | 一种砷化镓基晶体管的t型栅的制作方法 | |
| KR100679449B1 (ko) | 반도체 소자 및 반도체 제조 방법 | |
| CN106298513A (zh) | 一种hbt制造方法 | |
| WO2016173311A1 (zh) | 一种砷化镓基半导体器件的制作方法 | |
| CN103681831B (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN113972270A (zh) | 场效应管、其制备方法及电子电路 | |
| CN103022299A (zh) | 制备微纳米柱发光二极管的方法 | |
| CN105161409A (zh) | U形栅极的形成方法 | |
| CN108010837B (zh) | 一种划片道制作工艺 | |
| JP2011187784A (ja) | バイポーラトランジスタおよびその製造方法 | |
| CN101615580A (zh) | 一种制作200nm栅长GaAs基MHEMT器件的方法 | |
| CN109755308A (zh) | 半导体结构和高电子迁移率晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A preparation method of deep submicron T-gate using conventional lithography technology Effective date of registration: 20210929 Granted publication date: 20181002 Pledgee: Industrial Bank Limited by Share Ltd. Zhongshan branch Pledgor: ZHONGSHAN DEHUA CHIP TECHNOLOGY Co.,Ltd. Registration number: Y2021980010236 |