CN104377125A - 一种含自支撑结构的亚百纳米t型栅的制备方法 - Google Patents
一种含自支撑结构的亚百纳米t型栅的制备方法 Download PDFInfo
- Publication number
- CN104377125A CN104377125A CN201410535773.XA CN201410535773A CN104377125A CN 104377125 A CN104377125 A CN 104377125A CN 201410535773 A CN201410535773 A CN 201410535773A CN 104377125 A CN104377125 A CN 104377125A
- Authority
- CN
- China
- Prior art keywords
- grid
- electron beam
- line
- glue
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 41
- 238000010894 electron beam technology Methods 0.000 claims abstract description 30
- 230000008093 supporting effect Effects 0.000 claims abstract description 8
- 238000001259 photo etching Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 26
- 238000000609 electron-beam lithography Methods 0.000 claims description 22
- 238000002360 preparation method Methods 0.000 claims description 21
- 239000003292 glue Substances 0.000 claims description 19
- 241000216843 Ursus arctos horribilis Species 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000010884 ion-beam technique Methods 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 229910004205 SiNX Inorganic materials 0.000 abstract 6
- 230000003287 optical effect Effects 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- -1 PMMA compound Chemical class 0.000 description 1
- 229920002845 Poly(methacrylic acid) Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种含自支撑结构的亚百纳米T型栅的制备方法，首先在器件外延层上淀积SiNx薄膜；在SiNx表面涂覆电子束光刻胶；在形成所述细栅线条的区域，所述SiNx表面露出；对所述露出SiNx进行刻蚀；在所述电子束光刻胶层表面和被栅金属填满的细栅线条区域表面一体形成栅金属层；栅金属层表面涂覆光学光刻胶；光学光刻胶层光刻出栅帽；栅金属层进行刻蚀，除去被所述栅帽覆盖的区域之外的栅金属；将残留的电子束光刻胶和光学光刻胶剥离，即在所述外延层上形成了T型栅。本发明提供的T型栅的制备方法不仅能够有效降低T型栅的尺寸、提高T型栅制作的效率，由于有SiNx对细栅脚的支撑作用，还能提高T型栅的机械强度，同时空气隙的存在尽可能降低了SiNx引入的寄生电容。
Description
技术领域
本发明涉及微电子元器件技术领域，特别涉及一种含自支撑结构的亚百纳米T型栅的制备方法。
背景技术
随着场效应晶体管(FET)的工作频率增加，器件的截止频率也要求随之增加。截止频率是衡量晶体管高速性能的重要因子，而栅长是决定器件截止频率最关键的因素。为了获得高速的FET器件，关键要求是缩小栅长，然而器件栅长的缩小又增大了栅电阻，影响器件高频性能的改善，因此必需在缩小器件栅长的同时获得比较低的栅电阻。T型栅制备已成为用于高频器件中的主流技术。T型栅的窄小栅脚提供了晶体管的高频特性，并且使其在毫米波频率范围内低噪声操作，而宽大的栅帽则减小了栅电阻。
在T型栅制备工艺上，常用的方法是：采用复合胶工艺以及电子束直写曝光方式，采用多次曝光的方法，并利用不同显影液对胶的显影速度的差别，形成T型栅。为了获得更高的截止频率，器件的栅长通常在100nm以下，部分器件甚至需要小于50nm。
常用的复合胶工艺有：PMMA/PMAA/PMMA复合胶工艺；PMMA/UVIII复合胶工艺等，利用了PMMA电子束光刻胶的高分辨率和高对比度的性能形成细的栅脚，然后利用上层光刻胶形成宽栅帽。
但是，采用复合胶得到T型栅的工艺存在以下缺点：
1)多层胶工艺是利用上层胶形成宽的栅帽，再通过栅帽作为窗口对下层胶进行显影，存在的很大一个问题就是实验过程的难以重复性：窗口的大小决定了下层胶的显影速度，也就决定了细栅的宽度，因此细栅的尺寸无法精确控制，难以稳定制作50nm以下栅条；
2)制作50nm以下栅条时，栅条的机械稳定性十分重要，采用电子束胶光刻剥离形成的无支撑栅脚，机械稳定性差，容易变形。
3)采用剥离工艺实现金属栅帽时，需要形成倒台型光刻胶形貌，对光刻胶曝光显影的时间要求精确控制，增加了工艺难度。
另外，如果单纯采用介质辅助增强栅脚的稳定性，又会引入寄生电容，影响器件的高频特性。
发明内容
为了解决上述问题，本发明提出了一种能够有效地降低T型栅的尺寸、提高T型栅的制作效率、增强T型栅机械强度、同时降低介质膜引入的寄生电容的制备方法。
本发明提供的含自支撑结构T型栅的制备方法包括以下步骤：
S1在器件外延层上淀积SiNx薄膜，厚度小于所需栅脚高度；
S2在SiNx表面涂覆电子束光刻胶，考虑到刻蚀损耗后的电子束光刻胶的厚度加上SiNx的厚度等于栅脚的高度；
S3对所述电子束光刻胶进行曝光、显影和定影，使所述电子束光刻胶层形成细栅线条，在形成所述细栅线条的区域，所述SiNx表面露出；
S4对所述露出SiNx进行刻蚀，露出外延表面；
S5此时不去除电子束光刻胶，直接向所述电子束光刻胶表面和露出的外延层表面蒸发栅金属，使所述栅金属填满所述细栅线条区域，并且在所述电子束光刻胶层表面和被栅金属填满的细栅线条区域表面一体形成栅金属层；
S6在所述栅金属层表面涂覆光学光刻胶，形成光学光刻胶层；
S7应用光刻版，在所述光学光刻胶层光刻出栅帽；
S8利用光学光刻胶进行保护，对所述栅金属层进行刻蚀，除去被所述栅帽覆盖的区域之外的栅金属；
S9将残留的电子束光刻胶和光学光刻胶剥离，即在所述外延层上形成了T型栅。
与现有技术相比，本发明提供的T型栅的制备方法具有如下有益效果。
本发明提供的T型栅的制备方法不仅能够有效降低T型栅的尺寸、提高T型栅制作的效率，由于有SiNx对细栅脚的支撑作用，还能提高T型栅的机械强度，同时空气隙的存在尽可能降低了SiNx引入的寄生电容。
附图说明
图1为本发明实施例提供的T型栅的制备方法在器件表面形成SiNx层后的截面示意图；
图2为本发明实施例提供的T型栅的制备方法在器件SiNx层表面形成电子束光刻胶后的截面示意图；
图3为本发明实施例提供的T型栅的制备方法在电子束光刻胶层形成细栅线条后的截面示意图；
图4为本发明实施例提供的T型栅的制备方法在对前所述SiNx层进行刻蚀形成细栅线条后的截面示意图；
图5为本发明实施例提供的T型栅的制备方法在所述电子束光刻胶表面和细栅处形成一体栅金属层后的截面示意图；
图6为本发明实施例提供的T型栅的制备方法在栅金属层上涂覆光学光刻胶后的截面示意图；
图7为本发明实施例提供的T型栅的制备方法在对光学光刻胶曝光显影后的截面示意图；
图8为本发明实施例提供的T型栅的制备方法在对栅金属层刻蚀后的截面示意图；
图9为本发明实施例提供的T型栅的制备方法在对光学光刻胶和电子束光刻胶去除后的截面示意图；
图中：1、SiNx层，2、电子束光刻胶层，3、细栅线条，4、细栅条，5、栅金属层，6、光学光刻胶层，7、栅帽，8、T型栅，9、外延层。
具体实施方式
为了深入了解本发明，下面结合附图及具体实施例对本发明进行详细说明。
如图1-9所示，本发明提供的T型栅的制备方法包括以下步骤，
步骤1：在器件外延层9上淀积SiNx薄膜，形成SiNx层1；其中，SiNx可以用PECVD设备淀积，厚度小于栅脚高度，可以为
步骤2：在SiNx层1上涂覆电子束光刻胶，形成电子束光刻胶层2；其中，电子束光刻胶可以为ZEP520，ZEP520层的厚度可以为在匀电子束光刻胶过程中，可以使用180℃热板真空加热3分钟。
步骤3：对电子束光刻胶层2进行曝光、显影和定影，使电子束光刻胶层2形成细栅线条3，在形成细栅线条3的区域，SiNx层1表面露出。
其中，对电子束光刻胶层2进行曝光可以采用电子束实现，细栅线条3的宽度可以为30-100nm。
对电子束光刻胶层2进行显影可以采用显影液ZED-N50实现，显影时间可以为90s。
对电子束光刻胶层2进行定影可以采用定影液ZMD-D实现，定影时间可以为15s。
步骤4：对露出的SiNx层进行干法刻蚀，可以采用RIE刻蚀设备，刻蚀气体可以采用SF6，刻蚀后露出外延层表面，形成与细栅条3一致的细栅条4。
步骤5：向电子束光刻胶层2表面和露出的外延层9表面蒸发栅金属，使栅金属填满细栅线条3、细栅条4区域，并且在电子束光刻胶层2表面和被栅金属填满的细栅线条区域表面一体形成栅金属层5；其中，栅金属层的组分可以为Ni/Au，厚度为
步骤6：在栅金属层5表面涂覆光学光刻胶，形成光学光刻胶层6；
步骤7：应用光刻版，在光学光刻胶层6光刻出栅帽7；其中，光刻版为阳版图形，栅帽的宽度可以为0.5μm。
步骤8：对栅金属层5进行干法刻蚀，除去被栅帽7覆盖的区域之外的栅金属，可以采用离子束刻蚀(IBE)设备；
步骤9：将残留的电子束光刻胶2和光学光刻胶6去除，即在外延层9上形成了T型栅8。
本发明提供的T型栅的制备方法不仅能够有效降低T型栅的尺寸、提高T型栅制作的效率，由于有SiNx对细栅脚的支撑作用，还能提高T型栅的机械强度，同时空气隙的存在尽可能降低了SiNx引入的寄生电容。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (2)
1.一种含自支撑结构的亚百纳米T型栅的制备方法，其特征在于：该方法的实施流程如下，
S1在器件外延层上淀积SiNx薄膜，厚度小于所需栅脚高度；
S2在SiNx表面涂覆电子束光刻胶，考虑到刻蚀损耗后的电子束光刻胶的厚度加上SiNx的厚度等于栅脚的高度；
S3对所述电子束光刻胶进行曝光、显影和定影，使所述电子束光刻胶层形成细栅线条，在形成所述细栅线条的区域，所述SiNx表面露出；
S4对所述露出SiNx进行刻蚀，露出外延表面；
S5此时不去除电子束光刻胶，直接向所述电子束光刻胶表面和露出的外延层表面蒸发栅金属，使所述栅金属填满所述细栅线条区域，并且在所述电子束光刻胶层表面和被栅金属填满的细栅线条区域表面一体形成栅金属层；
S6在所述栅金属层表面涂覆光学光刻胶，形成光学光刻胶层；
S7应用光刻版，在所述光学光刻胶层光刻出栅帽；
S8利用光学光刻胶进行保护，对所述栅金属层进行刻蚀，除去被所述栅帽覆盖的区域之外的栅金属；
S9将残留的电子束光刻胶和光学光刻胶剥离，即在所述外延层上形成了T型栅。
2.根据权利要求1所述的一种含自支撑结构的亚百纳米T型栅的制备方法，其特征在于：
步骤1：在器件外延层(9)上淀积SiNx薄膜，形成SiNx层(1)；其中，SiNx可以用PECVD设备淀积，厚度小于栅脚高度为
步骤2：在SiNx层(1)上涂覆电子束光刻胶，形成电子束光刻胶层(2)；其中，电子束光刻胶可以为ZEP520，ZEP520层的厚度为在匀电子束光刻胶过程中，可以使用180℃热板真空加热3分钟；
步骤3：对电子束光刻胶层(2)进行曝光、显影和定影，使电子束光刻胶层(2)形成细栅线条(3)，在形成细栅线条(3)的区域，SiNx层(1)表面露出；
其中，对电子束光刻胶层(2)进行曝光可以采用电子束实现，细栅线条(3)的宽度可以为30-100nm；
对电子束光刻胶层(2)进行显影可以采用显影液ZED-N50实现，显影时间可以为90s；
对电子束光刻胶层(2)进行定影可以采用定影液ZMD-D实现，定影时间可以为15s；
步骤4：对露出的SiNx层进行干法刻蚀，可以采用RIE刻蚀设备，刻蚀气体可以采用SF6，刻蚀后露出外延层表面，形成与细栅条(3)一致的细栅条(4)；
步骤5：向电子束光刻胶层(2)表面和露出的外延层(9)表面蒸发栅金属，使栅金属填满细栅线条(3)、细栅条(4)区域，并且在电子束光刻胶层(2)表面和被栅金属填满的细栅线条区域表面一体形成栅金属层(5)；其中，栅金属层的组分可以为Ni/Au，厚度为
步骤6：在栅金属层(5)表面涂覆光学光刻胶，形成光学光刻胶层(6)；
步骤7：应用光刻版，在光学光刻胶层(6)光刻出栅帽(7)；其中，光刻版为阳版图形，栅帽的宽度可以为0.5μm；
步骤8：对栅金属层(5)进行干法刻蚀，除去被栅帽(7)覆盖的区域之外的栅金属，可以采用离子束刻蚀设备；
步骤9：将残留的电子束光刻胶(2)和光学光刻胶(6)去除，即在外延层(9)上形成了T型栅(8)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410535773.XA CN104377125A (zh) | 2014-10-11 | 2014-10-11 | 一种含自支撑结构的亚百纳米t型栅的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410535773.XA CN104377125A (zh) | 2014-10-11 | 2014-10-11 | 一种含自支撑结构的亚百纳米t型栅的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104377125A true CN104377125A (zh) | 2015-02-25 |
Family
ID=52555966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410535773.XA Pending CN104377125A (zh) | 2014-10-11 | 2014-10-11 | 一种含自支撑结构的亚百纳米t型栅的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104377125A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047548A (zh) * | 2015-06-13 | 2015-11-11 | 复旦大学 | 一种电子束曝光制备10纳米t型栅的方法 |
| CN105977146A (zh) * | 2016-06-20 | 2016-09-28 | 中山德华芯片技术有限公司 | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5955759A (en) * | 1997-12-11 | 1999-09-21 | International Business Machines Corporation | Reduced parasitic resistance and capacitance field effect transistor |
| CN102201334A (zh) * | 2011-05-23 | 2011-09-28 | 中国科学院微电子研究所 | 一种制作u型栅脚t型栅结构的方法 |
| CN102569054A (zh) * | 2012-02-27 | 2012-07-11 | 中国科学院微电子研究所 | 一种t型栅的制备方法 |
| CN103065953A (zh) * | 2012-12-26 | 2013-04-24 | 中国电子科技集团公司第五十五研究所 | 一种利用电镀工艺在GaN材料上制备细栅的方法 |
-
2014
- 2014-10-11 CN CN201410535773.XA patent/CN104377125A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5955759A (en) * | 1997-12-11 | 1999-09-21 | International Business Machines Corporation | Reduced parasitic resistance and capacitance field effect transistor |
| CN102201334A (zh) * | 2011-05-23 | 2011-09-28 | 中国科学院微电子研究所 | 一种制作u型栅脚t型栅结构的方法 |
| CN102569054A (zh) * | 2012-02-27 | 2012-07-11 | 中国科学院微电子研究所 | 一种t型栅的制备方法 |
| CN103065953A (zh) * | 2012-12-26 | 2013-04-24 | 中国电子科技集团公司第五十五研究所 | 一种利用电镀工艺在GaN材料上制备细栅的方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047548A (zh) * | 2015-06-13 | 2015-11-11 | 复旦大学 | 一种电子束曝光制备10纳米t型栅的方法 |
| CN105047548B (zh) * | 2015-06-13 | 2017-12-01 | 复旦大学 | 一种电子束曝光制备10纳米t型栅的方法 |
| CN105977146A (zh) * | 2016-06-20 | 2016-09-28 | 中山德华芯片技术有限公司 | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 |
| CN105977146B (zh) * | 2016-06-20 | 2018-10-02 | 中山德华芯片技术有限公司 | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5059608B2 (ja) | リバーストーン処理を利用したリセス構造の形成方法 | |
| TWI770051B (zh) | 在半導體中的積體電路（ｉｃ）結構、使用於半導體的方法及製造互連件的方法 | |
| CN104701154A (zh) | 一种使用化学收缩方法实现亚半微米t型栅的制备方法 | |
| Malekabadi et al. | UV-LIGA microfabrication process for sub-terahertz waveguides utilizing multiple layered SU-8 photoresist | |
| CN109075204A (zh) | 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法 | |
| CN105789037A (zh) | 微波毫米波芯片的小尺寸栅制备方法 | |
| CN101682170A (zh) | 使用背面紫外线曝光制造激光二极管金属触点结构的方法 | |
| CN103715255B (zh) | 一种自对准栅GaN HEMT器件及其制备方法 | |
| CN105334699B (zh) | 通过重复曝光改进光刻胶形貌的方法 | |
| CN104377125A (zh) | 一种含自支撑结构的亚百纳米t型栅的制备方法 | |
| CN102569054A (zh) | 一种t型栅的制备方法 | |
| CN103187246A (zh) | 一种混合线条的制造方法 | |
| TW569077B (en) | Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology | |
| CN109814332A (zh) | 一种掩膜版、制备方法及显示面板 | |
| CN105047548B (zh) | 一种电子束曝光制备10纳米t型栅的方法 | |
| Anthony et al. | High-aspect-ratio photoresist processing for fabrication of high resolution and thick micro-windings | |
| CN102495526B (zh) | 光学曝光方法及其用于制备硅材料竖直中空结构的方法 | |
| CN103187247B (zh) | 一种混合线条的制造方法 | |
| JP2011167780A (ja) | パターン形成方法およびパターン形成体 | |
| CN104765247A (zh) | 一种亚微米光栅的制作方法 | |
| Thoms et al. | Long nanoscale gaps on III–V substrates by electron beam lithography | |
| CN102608864A (zh) | 一种制作纳米尺度大高宽比器件的方法 | |
| CN107430333A (zh) | 包括对准不良误差保护的图案化方法 | |
| Chua et al. | Microfabrication of a planar helix with straight-edge connections slow-wave structure | |
| US11211258B2 (en) | Method of addressing dissimilar etch rates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150225 |