CN104701154A - 一种使用化学收缩方法实现亚半微米t型栅的制备方法 - Google Patents

一种使用化学收缩方法实现亚半微米t型栅的制备方法 Download PDF

Info

Publication number
CN104701154A
CN104701154A CN201510107056.1A CN201510107056A CN104701154A CN 104701154 A CN104701154 A CN 104701154A CN 201510107056 A CN201510107056 A CN 201510107056A CN 104701154 A CN104701154 A CN 104701154A
Authority
CN
China
Prior art keywords
glue
relacs
grid
coating material
positive photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510107056.1A
Other languages
English (en)
Inventor
王智勇
高鹏坤
张绵
王青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201510107056.1A priority Critical patent/CN104701154A/zh
Publication of CN104701154A publication Critical patent/CN104701154A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种使用化学收缩方法实现亚半微米T型栅的制备方法，在GaAs衬底外延层均匀涂上第一层光刻正胶；使用步进投影光刻机进行曝光、显影，在厚度0.35μm的正胶膜上形成第一层胶窗口，即栅光刻的底部窗口；对第一层正胶进行处理，使用Relacs涂布材料涂在底层胶表面使Relacs涂布材料与正胶表面形成一定厚度的稳定的薄膜，使用显影液对形成的薄膜进行显影，保证砷化镓表面残留的Relacs涂布材料能够完全去除干净，这时正胶表面和栅条的侧壁将留下一定厚度的薄膜；涂上负lift-out图形工艺胶；使用步进投影光刻机进行曝光；用电子束蒸发台，淀积Ti/Pt/Au栅金属；使用剥离液剥离所有胶体，形成T型栅。

Description

一种使用化学收缩方法实现亚半微米T型栅的制备方法
技术领域
本发明涉及微电子元器件技术领域，特别涉及一种T型栅的制备方法。
背景技术
随着微波器件工作频率的增加，GaAs HEMT器件的截止频率也要求随之增加。截止频率是衡量晶体管高速性能的重要因子，而栅长是决定器件截止频率最关键的因素。为了获得高速的GaAs HEMT器件，关键要求是缩小栅长，然而器件栅长的缩小又增大了栅电阻，影响器件高频性能的改善，因此必需在缩小器件栅长的同时获得比较低的栅电阻。T型栅制备已成为用于高频器件中的主流技术。T型栅的窄小栅脚提供了晶体管的高频特性，并且使其在毫米波频率范围内低噪声操作，而宽大的栅帽则减小了栅电阻。
在T型栅制备工艺上，常用的方法是：采用复合胶工艺以及电子束直写曝光方式，采用多次曝光的方法，并利用不同显影液对胶的显影速度的差别，形成T型栅。为了获得更高的截止频率，器件的栅长通常在100nm以下，部分器件甚至需要小于50nm。
常用的复合胶工艺有：PMMA/PMAA/PMMA复合胶工艺；PMMA/UVIII复合胶工艺等，利用了PMMA电子束光刻胶的高分辨率和高对比度的性能形成细的栅脚，然后利用上层光刻胶形成宽栅帽。
但是，采用复合胶得到T型栅的工艺存在以下缺点：
1)多层胶工艺是利用上层胶形成宽的栅帽，再通过栅帽作为窗口对下层胶进行显影，存在的很大一个问题就是实验过程的难以重复性：窗口的大小决定了下层胶的显影速度，也就决定了细栅的宽度，因此细栅的尺寸无法精确控制，难以稳定制作50nm以下栅条；
2)制作50nm以下栅条时，栅条的机械稳定性十分重要，采用电子束胶光刻剥离形成的无支撑栅脚，机械稳定性差，容易变形。
3)采用剥离工艺实现金属栅帽时，需要形成倒台型光刻胶形貌，对光刻胶曝光显影的时间要求精确控制，增加了工艺难度。
另外，如果单纯采用介质辅助增强栅脚的稳定性，又会引入寄生电容，影响器件的高频特性。
发明内容
为了解决上述问题，本发明提出了一种使用化学收缩方法，能够有效地降低T型栅的尺寸、提高T型栅的制作效率、简单易行、成本较低的制备方法。
一种使用化学收缩方法实现亚半微米T型栅的制备方法，该方法包括以下步骤，
S1.在GaAs衬底外延层均匀涂上第一层光刻正胶；
S2.使用步进投影光刻机(stepper)进行曝光，显影，在厚度0.35μm的正胶膜上形成第一层胶窗口，即栅光刻的底部窗口；
S3.对第一层正胶进行处理，使用Relacs涂布材料涂在底层胶表面，厚度0.35μm，使Relacs涂布材料与正胶表面形成一定厚度的稳定的薄膜，使用显影液对形成的薄膜进行显影，保证砷化镓表面残留的Relacs涂布材料能够完全去除干净，这时正胶表面和栅条的侧壁将留下一定厚度的薄膜；
S4.涂上负lift-out图形工艺胶，厚度为1.0um；
S5.使用步进投影光刻机进行曝光；形成双层胶T型栅完整的胶型结构，这种结构能够使金属完全地填满底部栅条而不至于淀积到上层胶的侧壁，有助于淀积后金属的剥离；
S6.采用电子束蒸发台，淀积Ti/Pt/Au栅金属；
S7.使用剥离液剥离所有胶体，形成0.25um左右(亚半微米)T型栅。
附图说明
图1为本发明实施例提供的T型栅的制备方法在第一层涂正胶、光刻后的胶体形状；
图2为本发明实施例提供的T型栅的制备方法在第一层正胶上涂Relacs涂布材料光刻、显影后的胶体形状；
图3为本发明实施例提供的T型栅的制备方法在Relacs涂布材料形成的薄膜上涂第二层负胶，光刻、显影后的胶体形状；
图4为本发明实施例提供的T型栅的制备方法蒸发金属、去胶后形成T型栅；
图5为本发明实施例提供的T型栅的制备方法在Relacs涂布材料光刻显影后的实际薄膜形状。
具体实施方式
如图1-5所示，一种使用化学收缩方法实现亚半微米T型栅的制备方法，该方法包括以下步骤，
S1.在GaAs衬底外延层上，使用MIR-701正胶均匀涂上第一层光刻正胶，厚度0.35μm左右，在90℃下烘烤60秒，形成正胶膜；
S2.使用ASML5500/100D步进投影光刻机进行曝光，在110℃下烘烤60秒，使用浓度为2.38％的AZ300MIF显影液进行显影，用去离子水冲洗30秒，则在MIR-701正胶膜上形成约为0.40μm第一层胶窗口，即栅光刻的底部窗口。
S3.对第一层胶进行处理，采用Relacs涂布材料R-200涂在底层胶表面，厚度0.35微米，然后进行烘焙热处理，85℃条件下烘烤70秒，110℃条件下烘烤70秒，使MIR-701正胶显影后残留的酸基能够充分的促进Relacs进行扩散，使Relacs涂布材料R-500与MIR-701正胶表面形成一定厚度的稳定的薄膜。然后使用R-2显影液，在23℃条件下对形成的薄膜进行70秒冲洗显影，保证砷化镓表面的Relacs涂布材料R-200能够完全去除干净，这时MIR-701正胶表面和栅条的侧壁将留下一定厚度的薄膜。
最后得到一个栅长尺寸为0.25um，上口稍宽，下口稍窄，倒八字型的胶结构。未溶解的薄膜能够起到隔离层的作用，使底层胶与上层胶不能互融。
涂上层胶，选用了厚度为1.0um的负lift-out图形工艺胶5206E。经过以下工艺步骤：
首先在100℃下烘烤60秒；使用ASML5500/100D步进投影光刻机进行曝光；反转后在120℃温度烘烤90秒；使用浓度为2.38％的AZ300MIF显影液，在23℃下浸泡60秒，使用浓度为50％的Developer显影液，在23℃下浸泡60秒，使用浓度为25％的400K显影液，在23℃下浸泡60秒；用去离子水冲洗30秒；在120℃下烘烤120秒。
这样形成双层胶T型栅的结构基本完成，完整的胶型结构，这种结构能够使金属完全地填满底部栅条而不至于淀积到上层胶的侧壁，有助于淀积后金属的剥离。
S4.采用电子束蒸发台BAK640，淀积Ti/Pt/Au栅金属。
S5.AZ剥离液剥离所有胶体：使用400T Stripper常温下浸泡60秒剥离负lift-out图形工艺胶；使用Remover 200高温下浸泡30秒剥离正胶。

Claims (1)

1.一种使用化学收缩方法实现亚半微米T型栅的制备方法，其特征在于：该方法包括以下步骤，
S1.在GaAs衬底外延层均匀涂上第一层光刻正胶；
S2.使用步进投影光刻机进行曝光，显影，在厚度0.35μm的正胶膜上形成第一层胶窗口，即栅光刻的底部窗口；
S3.对第一层正胶进行处理，使用Relacs涂布材料涂在底层胶表面，厚度0.35μm，使Relacs涂布材料与正胶表面形成一定厚度的稳定的薄膜，使用显影液对形成的薄膜进行显影，保证砷化镓表面残留的Relacs涂布材料能够完全去除干净，这时正胶表面和栅条的侧壁将留下一定厚度的薄膜；
S4.涂上负lift-out图形工艺胶，厚度为1.0um；
S5.使用步进投影光刻机进行曝光；形成双层胶T型栅完整的胶型结构，这种结构能够使金属完全地填满底部栅条而不至于淀积到上层胶的侧壁，有助于淀积后金属的剥离；
S6.采用电子束蒸发台，淀积Ti/Pt/Au栅金属；
S7.使用剥离液剥离所有胶体，形成0.25umT型栅。
CN201510107056.1A 2015-03-11 2015-03-11 一种使用化学收缩方法实现亚半微米t型栅的制备方法 Pending CN104701154A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510107056.1A CN104701154A (zh) 2015-03-11 2015-03-11 一种使用化学收缩方法实现亚半微米t型栅的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510107056.1A CN104701154A (zh) 2015-03-11 2015-03-11 一种使用化学收缩方法实现亚半微米t型栅的制备方法

Publications (1)

Publication Number Publication Date
CN104701154A true CN104701154A (zh) 2015-06-10

Family

ID=53348154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510107056.1A Pending CN104701154A (zh) 2015-03-11 2015-03-11 一种使用化学收缩方法实现亚半微米t型栅的制备方法

Country Status (1)

Country Link
CN (1) CN104701154A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104950596A (zh) * 2015-07-07 2015-09-30 成都嘉石科技有限公司 T形栅结构的光刻方法
CN107331608A (zh) * 2017-08-23 2017-11-07 成都海威华芯科技有限公司 一种双台阶t型栅的制作方法
CN108172512A (zh) * 2017-12-27 2018-06-15 成都海威华芯科技有限公司 一种增大氮化硅介质槽倾斜角度的t型栅制作方法
CN110718456A (zh) * 2019-10-22 2020-01-21 成都海威华芯科技有限公司 一种可靠性高的t形栅制造方法、t形栅和高电子迁移率晶体管
CN110729181A (zh) * 2019-10-22 2020-01-24 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管
CN113044803A (zh) * 2021-01-26 2021-06-29 西北工业大学 一种t型结构的微制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959326A (en) * 1988-12-22 1990-09-25 Siemens Aktiengesellschaft Fabricating T-gate MESFETS employing double exposure, double develop techniques
US5147740A (en) * 1990-08-09 1992-09-15 Rockwell International Corporation Structure and process for fabricating conductive patterns having sub-half micron dimensions
CN1661779A (zh) * 2004-01-29 2005-08-31 罗姆及海斯电子材料有限公司 T栅的形成
CN101251713A (zh) * 2008-04-07 2008-08-27 中国电子科技集团公司第十三研究所 深紫外光刻制作“t”型栅的方法
CN101276749A (zh) * 2007-03-28 2008-10-01 中国科学院微电子研究所 采用一次电子束曝光制备晶体管t型纳米栅的方法
CN102646582A (zh) * 2011-02-16 2012-08-22 三菱电机株式会社 半导体装置的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959326A (en) * 1988-12-22 1990-09-25 Siemens Aktiengesellschaft Fabricating T-gate MESFETS employing double exposure, double develop techniques
US5147740A (en) * 1990-08-09 1992-09-15 Rockwell International Corporation Structure and process for fabricating conductive patterns having sub-half micron dimensions
CN1661779A (zh) * 2004-01-29 2005-08-31 罗姆及海斯电子材料有限公司 T栅的形成
CN101276749A (zh) * 2007-03-28 2008-10-01 中国科学院微电子研究所 采用一次电子束曝光制备晶体管t型纳米栅的方法
CN101251713A (zh) * 2008-04-07 2008-08-27 中国电子科技集团公司第十三研究所 深紫外光刻制作“t”型栅的方法
CN102646582A (zh) * 2011-02-16 2012-08-22 三菱电机株式会社 半导体装置的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104950596A (zh) * 2015-07-07 2015-09-30 成都嘉石科技有限公司 T形栅结构的光刻方法
CN107331608A (zh) * 2017-08-23 2017-11-07 成都海威华芯科技有限公司 一种双台阶t型栅的制作方法
CN107331608B (zh) * 2017-08-23 2020-11-24 成都海威华芯科技有限公司 一种双台阶t型栅的制作方法
CN108172512A (zh) * 2017-12-27 2018-06-15 成都海威华芯科技有限公司 一种增大氮化硅介质槽倾斜角度的t型栅制作方法
CN110718456A (zh) * 2019-10-22 2020-01-21 成都海威华芯科技有限公司 一种可靠性高的t形栅制造方法、t形栅和高电子迁移率晶体管
CN110729181A (zh) * 2019-10-22 2020-01-24 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管
CN110729181B (zh) * 2019-10-22 2022-08-23 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管
CN113044803A (zh) * 2021-01-26 2021-06-29 西北工业大学 一种t型结构的微制造方法

Similar Documents

Publication Publication Date Title
CN104701154A (zh) 一种使用化学收缩方法实现亚半微米t型栅的制备方法
KR100853166B1 (ko) 전계효과형 화합물 반도체 소자의 제조 방법
US8003300B2 (en) Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
US8652763B2 (en) Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
CN107863291A (zh) 一种制作t型栅结构的电子束光刻方法
CN103094096A (zh) 一种用于形成半导体器件金属图形的剥离工艺方法
TWI770051B (zh) 在半導體中的積體電路（ｉｃ）結構、使用於半導體的方法及製造互連件的方法
JP2012230408A (ja) Ｔ−ゲート形成
CN101682170B (zh) 使用背面紫外线曝光制造激光二极管金属触点结构的方法
CN109103245A (zh) 一种双t型栅及制作方法和应用
TW569077B (en) Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology
CN102569054A (zh) 一种t型栅的制备方法
US9698014B2 (en) Photoresist composition to reduce photoresist pattern collapse
JP2000039717A (ja) レジストパターンの形成方法および半導体装置の製造方法
CN104377125A (zh) 一种含自支撑结构的亚百纳米t型栅的制备方法
CN104317173B (zh) 一种提高剥离工艺成品率的方法
US8703392B2 (en) Method and apparatus for developing process
US8435875B1 (en) Method for forming T-shaped gate structure
JP2007311495A (ja) 半導体装置の製造方法
JP5966808B2 (ja) 半導体装置の製造方法
CN107731674B (zh) 金属硅化钨栅极制程中多晶硅电阻制作方法及多晶硅电阻
US8338082B2 (en) DI water rinse of photoresists with insoluble dye content
CN101615580A (zh) 一种制作200nm栅长GaAs基MHEMT器件的方法
CN105702585B (zh) 一种薄膜晶体管和显示基板及其制作方法、显示器件
JP6228614B2 (ja) ゲートコンタクトの形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150610

RJ01 Rejection of invention patent application after publication