CN103187246A - 一种混合线条的制造方法 - Google Patents

一种混合线条的制造方法 Download PDF

Info

Publication number
CN103187246A
CN103187246A CN2011104598364A CN201110459836A CN103187246A CN 103187246 A CN103187246 A CN 103187246A CN 2011104598364 A CN2011104598364 A CN 2011104598364A CN 201110459836 A CN201110459836 A CN 201110459836A CN 103187246 A CN103187246 A CN 103187246A
Authority
CN
China
Prior art keywords
layer
photoresist
lines
hard mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104598364A
Other languages
English (en)
Inventor
唐波
闫江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2011104598364A priority Critical patent/CN103187246A/zh
Publication of CN103187246A publication Critical patent/CN103187246A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种混合线条的制造方法,包括:在底层上依次形成材料层和硬掩模层;在所述掩模层上依次形成第一光刻胶层、抗反射层以及第二光刻胶层;使用光学曝光对所述第二光刻胶层曝光并进行显影,形成第一光刻胶图形,并以所述第一光刻胶图形为掩模,对所述抗反射层进行刻蚀,以暴露所述第一光刻胶层;使用电子束曝光对所述第一光刻胶层曝光并进行显影,形成第二光刻胶图形,并以所述第一光刻胶图形和所述第二光刻胶图形为掩模,对所述掩模层刻蚀形成第一硬掩模图形和第二硬掩模图形;以所述第一硬掩模图形和第二硬掩模图形为掩模,刻蚀所述材料层,形成第一线条和第二线条。本发明在不影响图形质量的前提下大幅缩减曝光时间。

Description

一种混合线条的制造方法
技术领域
本发明涉及半导体器件制造方法,尤其涉及一种电子束曝光与普通光学曝光的混合曝光/光刻来制造精细线条的方法。
背景技术
在当前的大规模集成电路生产工艺过程中,需要进行多次光刻。目前普遍采用普通光学曝光,普通光学曝光的优势在于曝光大线条产能高,劣势在于无法曝光精细线条。如I线光源365nm的极限为0.35um,准分子激光光源DUV248nm极限为0.13um,DUV干法193nm极限为65nm,浸没式193极限约为20nm,用传统的光学曝光技术很难实现20nm以下的器件。
因此,随着器件尺寸的不断缩小,普通的光学曝光已经无法满足精细线条的曝光需求,光学曝光技术已接近极限。目前电子束曝光和EUV已经成为下一代精细图形曝光的主要竞争者,特别是20nm以下的精细图形需采用电子束或EUV光刻。
然而,对EUV技术而言,仍有若干关键技术需要攻克。相对来说电子束曝光技术比较成熟,优势在于曝光精细线条,同时不需要掩模版,但存在曝光时间长的缺点,直接导致曝光大图形时产能较低。
如果能同时发挥电子束和普通光学曝光的优势,避开各自的劣势,实现同一层次大线条用普通光学曝光小线条用电子束曝光,将有效的提升产能降低成本。
为此,需要提供一种高效低成本的混合曝光方法。
发明内容
本发明的目的是提供一种混合线条的制造方法,可以克服现有曝光技术中精度与产能相互牵制的缺点,有效提升产能降低成本的同时仍然能保持高精细度。
本发明提供了一种混合线条的制造方法,该方法包括以下步骤:
a)在底层上依次形成材料层和硬掩模层;
b)在所述掩模层上依次形成第一光刻胶层、抗反射层以及第二光刻胶层;
c)使用光学曝光对所述第二光刻胶层曝光并进行显影,形成第一光刻胶图形,并以所述第一光刻胶图形为掩模,对所述抗反射层进行刻蚀,以暴露所述第一光刻胶层;
d)使用电子束曝光对所述第一光刻胶层曝光并进行显影,形成第二光刻胶图形,并以所述第一光刻胶图形和所述第二光刻胶图形为掩模,对所述掩模层刻蚀形成第一硬掩模图形和第二硬掩模图形;
e)以所述第一硬掩模图形和第二硬掩模图形为掩模,刻蚀所述材料层,形成第一线条和第二线条。
与现有技术相比,本发明具有以下优点:
(1)在同一层次上采用电子束曝光和普通光学曝光相结合的混合曝光方法,将同一层次图形按线条大小进行拆分,大线条用普通光学曝光,小线条用电子束曝光,从而在不影响图形质量的前提下大幅缩减曝光时间;
(2)采用电子束光刻胶、抗反射层以及普通光学曝光光刻胶的复合结构,其中,该抗反射层的加入可以有效地减小乃至消除普通光学曝光光刻胶以及普通光学曝光对电子束光刻胶的影响。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为根据本发明的混合线条的制造方法程图;
图2为需要曝光所有图形的俯视图;
图3为根据本发明的混合线条制造方法采用的大尺寸曝光掩模版的俯视图;
图4是依照本发明的混合线条制造方法采用的小尺寸曝光的俯视图;以及
图5至图14为根据本发明的混合线条制造方法各步骤对应的剖面示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了各种特定的工艺和材料的例子,但是本领域技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。应当注意,在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
在对本发明所提供的方法进行具体说明之前,首先,结合图2至图4,对本发明中根据待曝光图形的尺寸所形成的第一光刻掩模版M1和第二光刻图形M2进行说明,其中,第一光刻掩模版M1用于普通光学曝光,第二光刻图形M2用于电子束曝光。请参考图2,图2为需要曝光的所有图形M0,其包括右侧的较大尺寸的线条图形以及左侧较小尺寸的线条图形。图3和图4分别显示了依照本发明的混合线条制造方法所使用的第一光刻掩模版M1和第二光刻图形M2(由于电子束曝光使用负胶,因此阴影部分为镂空)。其中依光刻机曝光能力不同,需要提取的图形尺寸也不同。具体地,M1为较大尺寸曝光例如普通光学曝光所用,其图形尺寸大于等于光刻设备的分辨率,如果用户采用DUV248和电子束,那么这个数值就是130nm;如果用户拥有DUV193和电子束,那么这个分界点就是DUV193的极限65nm;如果客户拥有浸没式193nm,这个分界点将会变成20nm左右。M2为较小尺寸曝光例如电子束曝光所用(M2仅为示意性质,实际生产过程中电子束曝光设备可以精确控制电子束的移动轨迹,因而无需实体的M2而仅在设备操作系统中输入电子束的移动轨迹文件,也即M2实质上是数字虚拟化的),这些图形都是精细线条,普通光学曝光已经无法满足,其图形尺寸例如小于上述数值特别是小于等于20nm。
下面,将结合图5至图14通过本发明的一个实施例对图1所示的混合线条的制造方法进行具体地描述。如图1所示,所述混合线条的制造方法包括以下步骤:
在步骤S101中,在底层10上依次形成材料层20和硬掩模层30。
具体地,如图5所示,首先,提供底层10,所述底层10可以是整个器件的衬底,也可以是器件形成过程中包括衬底的中间结构。衬底材质例如为体Si、SOI、体Ge、GeOI、GaN、GaAs、InSb等用于集成电路的半导体衬底,或者是表面为绝缘层的硅片(优选在体硅衬底上沉积或热氧化制成二氧化硅的衬垫层,还可以在体硅上形成氮化硅或氮氧化硅的绝缘层)、玻璃(钠钙玻璃、铝镁玻璃、钾玻璃、铅玻璃、硼硅玻璃等,可以掺杂为常用的硼磷硅玻璃BPSG,也可以是旋涂玻璃SOG,玻璃衬底优选具有矩形形状以适于切割和大面积制造且低杂质污染)、石英、塑料(优选为具有较高熔点和硬度以及良好绝缘性的组合物)、背部镂空的体硅片衬底以及具有良好绝缘性的聚合物衬底等用于显示器件的绝缘衬底。中间结构例如是形成多层互连时的中、下层结构,或者是制造金属连线之前的中间结构等等,其可包括前述的衬底以及衬底上的绝缘层和/或导电层。
接着,在底层10上沉积材料层20,其用于构成本发明制造的器件中的精细线条。依照器件结构不同,所述材料层20的材质也不同:作为晶体管栅极时材料层20可包括掺杂多晶硅,或包括Mo、Pt、Al、Ti、Co、Au、Cu、Ta等金属、以及这些金属的合金或氮化物;作为层间互连金属线时材料层20可包括W、Al、Ti、Ta等金属、以及这些金属的合金或氮化物;作为器件制造时的中间产物,例如侧墙或者牺牲层时,材料层20可为氧化硅、氮化硅、氮氧化硅等绝缘材料;作为显示器件TFT驱动栅极时,材料层20可为ITO、IZO、AZO、In2O3、ZTO等透明导电氧化物;作为鳍形栅器件时,材料层20可为外延单晶硅或体硅的一部分;作为后栅工艺的假栅时,材料层20可为非晶硅或微晶硅。
然后,在材料层20上沉积硬掩模层30,依照曝光/光刻精细度需要,所述硬掩模层30可以是氧化物、氮化物或氮氧化物,并优选为低温氧化物(LTO)、PETEOS(PECVD制作的TEOS)或PESIN(PECVD制作的氮化硅)。如图5所示,虚线左侧区域代表小尺寸线条所在区域,右侧代表大尺寸线条所在区域,图仅作为示意,实际的线条分布不限于此,也可以大小尺寸线条区域混杂,或者存在多个大和/或小尺寸线条区域。
优选地,在沉积材料层20之前,在底层10上沉积垫层11,用于稍后刻蚀的停止层或者作为栅极绝缘层,垫层11的材质可包括氧化硅、氮氧化硅、以及铪基或稀土基金属氧化物的高k材料等。
所述材料层20、垫层11以及硬掩模层30可以通过例如LPCVD、PECVD、HDPCVD、MBE、ALD等方法沉积形成。
在步骤S102中,在所述掩模层30上依次形成第一光刻胶层40、抗反射层50以及第二光刻胶层60。
具体地,首先,如图6所示,在所述掩模层30上形成第一光刻胶层40,形成方式例如为旋涂,也即图6所示结构所在的晶片经过脱水烘培并涂上增加光刻胶与晶片表面附着力的化合物,随后将晶片吸附在旋转托盘上,将光刻胶溶液喷洒至旋转晶片上,旋涂之后再在一定温度下前烘以固化光刻胶。在本实施例中,第一光刻胶层40是用于小尺寸器件曝光/显影,例如为用于电子束曝光。第一光刻胶层40的材料包括但不限于AR-N 7500、AR-N 7520、AR-N 7700、AR-N 7720中的一种或其任意组合。
接着,如图7所示,在所述第一光刻胶层40上形成抗反射层50,其中,所述抗反射层50为有机物BARC,所述抗反射层50可以通过旋涂的方式形成于所述第一光刻胶层40的表面上。
然后,如图8所示,通过前述旋涂的方式在所述抗反射层50上形成第二光刻胶层60,其中,所述第二光刻胶层60是用于曝光/刻蚀形成上述大尺寸线条用的光刻胶,常用的第二光刻胶层60的材料为叠氮醌类化合物,例如S9912、S9910等。。所述第二光刻胶层60的灵敏度和分辨率小于第一光刻胶层40的灵敏度和分辨率。
在步骤S103中,使用光学曝光对所述第二光刻胶层60曝光并进行显影,形成第一光刻胶图形60a,并以所述第一光刻胶图形60a为掩模,对所述抗反射层50进行刻蚀,以暴露所述第一光刻胶层40。
具体地,首先,如图9所示,在光学光刻机上,采用前述的第一光刻掩模版M1对第二光刻胶层60进行曝光显影,形成第一光刻胶图形60a。对于大尺寸线条,采用普通光学曝光(也即采用普通光源作为第一光源),例如i线光源、g线光源、深紫外光源或X射线光源透过第一光刻掩模版M1照射在第二光刻胶层60上,未被照射部分的感光剂发生水解(之后还优选后烘PEB),并在碱性显影液中溶解,从而在抗反射层50上留下与第一光刻掩模版M1互补的第一光刻胶图形60a。第一光刻胶图形60a与第一光刻掩模版M1线条宽度近似相等,例如均大于等于约130nm、65nm或20nm。显影之后还经过坚膜的高温处理,增强第一光刻胶图形60a与晶片表面附着力。
接着,如图10所示,以第一光刻胶图形60a为掩模,刻蚀抗反射层50直至露出第一光刻胶层40,其中,位于第一光刻胶图形60a下面的抗反射层50的部分(下文以抗反射层图形50a表示)未被刻蚀掉。在本实施例中,优选采用干法刻蚀的方式对所述反射层50进行刻蚀,例如等离子体刻蚀,刻蚀气体可包括含氟气体,例如碳氟基气体(CxHyFz)、NF3、SF6,还可包括含Cl、Br的气体以及含O的气体来调节刻蚀速率并去除刻蚀副产物。刻蚀完成之后得到的所述抗反射层图形50a的线条宽度与第一光刻胶图形60a几乎相等,例如均大于等于约130nm、65nm或20nm。
在步骤S104中,使用电子束曝光对所述第一光刻胶层40曝光并进行显影,形成第二光刻胶图形40b,并以所述第一光刻胶图形60a和所述第二光刻胶图形40b为掩模,对所述掩模层30刻蚀形成第一硬掩模图形30a和第二硬掩模图形30b。
具体地,首先,如图11所示,在电子束曝光机上,利用所述第二光刻图形M2,在第二光源下对所述第一光刻胶层40进行曝光,其中,所述第二光源为电子束光源。电子束曝光结束后对所述第一光刻胶层40进行显影(之后还优选后烘PEB),从而在所述硬掩模层30上留下与第二光刻图形M2相应的第二光刻胶图形40b。其中,所述第二光刻胶图形40b的线条宽度小于上述130nm、65nm、或20nm,并优选小于20nm。显影之后还经过坚膜的高温处理,增强第二光刻胶图形40b与晶片表面附着力。
需要说明的是,在对第一光刻胶层40显影时,位于第一光刻胶图形60a下面的第一光刻胶层40部分(如图中编号40a所示的部分),其横向会受到一定的侵蚀,但由于第一光刻胶图形60a本身线宽比较大,所以位于其下面的第一光刻胶层40部分的宽度也比较大,因此,尽管存在横向侵蚀,但是横向侵蚀并不影响该部分在后续刻蚀步骤中实现掩膜的作用。而且第一光刻胶图形60a的宽度越大,横向侵蚀对位于其下面的第一光刻胶层40部分的影响越小。
由于在第一光刻胶层40(即电子束光刻胶)和第二光刻胶层60(即普通光学光刻胶)之间存在抗反射层50,所以普通光学曝光、普通光学曝光光刻胶对电子束光刻胶的影响很小,甚至是没有。因此,抗反射层50有效地减小了甚至是消除了普通光学曝光、普通光学曝光光刻胶对电子束光刻胶的影响。
优选地,形成第二光刻胶图形40b之后,对晶片上的图形进行检查,测量其关键尺寸,如果符合要求则继续下述刻蚀,如果不符合要求则返回工艺线再处理或者当无法再处理时丢弃报废晶片。
接着,如图12所示,以所述第一光刻胶图形60a和第二光刻胶图形40b为掩模,刻蚀所述硬掩模层30直至露出材料层20,形成第一硬掩模图形30a和第二硬掩模图形30b。刻蚀方法与前述类似,在此不再赘述。所述第一硬掩模图形30a的线条宽度与第一光刻胶图形60a几乎相等,例如均大于等于约130nm、65nm或20nm。此外,本领域的技术人员可以理解的是,所述第一硬掩模图形30a不限于图8所示的单个矩形线条,数量可以为多个,形状也可以为折线、曲线或环形,分布区域不仅仅限于图中右侧,也可以在整个晶片上与小尺寸线条混杂分布。所述第二硬掩模图形30b的线条宽度与第二光刻胶图形40b几乎相等,例如均小于130nm、65nm或20nm,并优选小于20nm。
刻蚀完成之后,如图13所示,选择性去除第一光刻胶图形60a、第二光刻胶图形40b、抗反射层图形50a、以及位于该抗反射层图形50a下方的第一光刻胶层40的部分(图中用编号40a表示)。
在步骤S105中,以所述第一硬掩模图形30a和第二硬掩模图形30b为掩模,刻蚀所述材料层20,形成第一线条20a和第二线条20b。
具体地,如图14所示,以第一硬掩模图形30a和第二硬掩模图形30b为掩模,刻蚀材料层20直至露出底层10(或垫层11),最终形成第一线条20a和第二线条20b。依照材料层20材质不同而采用不同的刻蚀方法,在本实施例中,优选采用等离子体干法刻蚀以提高精度。第一线条20a为前述的大尺寸,第二线条20b为前述的小尺寸,也即第一线条20a比第二线条20b宽。两者并不限于图14所示为单个线条,其数量、形状和分布可以依照器件结构需要而合理布局。
与现有技术相比,本发明所提供的方法具有以下优点:
(1)在同一层次上采用电子束曝光和普通光学曝光相结合的混合曝光方法,将同一层次图形按线条大小进行拆分,大线条用普通光学曝光,小线条用电子束曝光,从而在不影响图形质量的前提下大幅缩减曝光时间;
(2)采用电子束光刻胶、抗反射层以及普通光学曝光光刻胶的复合结构,其中,该抗反射层的加入可以有效地减小乃至消除普通光学曝光光刻胶以及普通光学曝光对电子束光刻胶的影响。
虽然关于示例实施例及其优点已经详细说明,应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下,可以对这些实施例进行各种变化、替换和修改。对于其他例子,本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时,工艺步骤的次序可以变化。
此外,本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容,作为本领域的普通技术人员将容易地理解,对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤,其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本发明可以对它们进行应用。因此,本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (13)

1.一种混合线条的制造方法,该方法包括以下步骤:
a)在底层(10)上依次形成材料层(20)和硬掩模层(30);
b)在所述硬掩模层(30)上依次形成第一光刻胶层(40)、抗反射层(50)以及第二光刻胶层(60);
c)使用光学曝光对所述第二光刻胶层(60)曝光并进行显影,形成第一光刻胶图形(60a),并以所述第一光刻胶图形(60a)为掩模,对所述抗反射层(50)进行刻蚀,以暴露所述第一光刻胶层(40);
d)使用电子束曝光对所述第一光刻胶层(40)曝光并进行显影,形成第二光刻胶图形(40b),并以所述第一光刻胶图形(60a)和所述第二光刻胶图形(40b)为掩模,对所述掩模层(30)刻蚀形成第一硬掩模图形(30a)和第二硬掩模图形(30b);
e)以所述第一硬掩模图形(50a)和第二硬掩模图形(30b)为掩模,刻蚀所述材料层(20),形成第一线条(20a)和第二线条(20b)。
2.根据权利要求1所述的制造方法,其中,所述第一线条(20a)的线条宽度宽于第二线条(20b)的线条宽度。
3.根据权利要求1或2所述的制造方法,其中,所述第二线条(20b)的线条宽度小于20nm。
4.根据权利要求1或2所述的制造方法,还包括:
根据待形成线条的尺寸,形成用于光学曝光的光刻掩模版(M1)和第二光刻图形(M2)。
5.根据权利要求4所述的制造方法,其中:
使用第一光刻掩模版(M1)在第一光源下对所述第二光刻胶层(60)进行曝光,其中,所述第一光源包括i线光源、g线光源、深紫外光源、X射线光源中的一种或其任意组合。
6.根据权利要求4所述的制造方法,其中,所述步骤d)包括:
使用第二光刻图形(M2)在第二光源下对所述第一光刻胶层(40)进行曝光,其中,所述第二光源为电子束光源。
7.根据权利要求1所述的制造方法,其中:
所述抗反射层(50)包括有机物BARC。
8.根据权利要求1、2、5、6或7所述的制造方法,还包括:
在所述底层(10)与所述材料层(20)之间形成垫层(11)。
9.根据权利要求1、2、5、6或7所述的制造方法,其中:
在形成所述第二光刻胶图形(40b)后,进行图形检查和关键尺寸测量。
10.根据权利要求1、2、5、6或7所述的制造方法,其中,所述底层(10)的材料包括半导体或绝缘体。
11.根据权利要求1、2、5、6或7所述的制造方法,其中:
所述材料层(20)的材料包括金属、金属氮化物、单晶硅、多晶硅、氮化硅中的一种或其任意组合。
12.根据权利要求1、2、5、6或7所述的制造方法,其中:
所述硬掩模层(30)包括LTO、PETEOS、PESIN中的一种或其任意组合。
13.根据权利要求1、2、5、6或7所述的制造方法,其中,各步刻蚀采用等离子体干法刻蚀。
CN2011104598364A 2011-12-31 2011-12-31 一种混合线条的制造方法 Pending CN103187246A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104598364A CN103187246A (zh) 2011-12-31 2011-12-31 一种混合线条的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104598364A CN103187246A (zh) 2011-12-31 2011-12-31 一种混合线条的制造方法

Publications (1)

Publication Number Publication Date
CN103187246A true CN103187246A (zh) 2013-07-03

Family

ID=48678356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104598364A Pending CN103187246A (zh) 2011-12-31 2011-12-31 一种混合线条的制造方法

Country Status (1)

Country Link
CN (1) CN103187246A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367120A (zh) * 2013-07-08 2013-10-23 上海集成电路研发中心有限公司 高分辨率沟槽图形的形成方法
CN104375387A (zh) * 2013-08-16 2015-02-25 奥斯兰姆奥普托半导体有限责任公司 用于在发射辐射的半导体器件中制造结构的光刻方法
CN104597724A (zh) * 2015-02-05 2015-05-06 中国科学院微电子研究所 纳米尺度的微细图形加工方法
CN104765247A (zh) * 2014-01-03 2015-07-08 中国科学院苏州纳米技术与纳米仿生研究所 一种亚微米光栅的制作方法
CN107168010A (zh) * 2016-03-08 2017-09-15 中芯国际集成电路制造(上海)有限公司 光刻掩膜版的制造方法
CN110928142A (zh) * 2019-11-28 2020-03-27 北京遥测技术研究所 一种光刻厚胶与金属基底结合力的改善方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447386A (zh) * 2002-03-26 2003-10-08 海力士半导体有限公司 细微图案形成方法
US20050046816A1 (en) * 2002-01-28 2005-03-03 Lin Burn J. Multiple mask step and scan aligner
CN101573791A (zh) * 2007-01-02 2009-11-04 国际商业机器公司 混合光学与电子束光刻制造层级的共对准的高原子量结构及方法
US7651821B2 (en) * 2002-03-04 2010-01-26 Massachusetts Institute Of Technology Method and system of lithography using masks having gray-tone features

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046816A1 (en) * 2002-01-28 2005-03-03 Lin Burn J. Multiple mask step and scan aligner
US7651821B2 (en) * 2002-03-04 2010-01-26 Massachusetts Institute Of Technology Method and system of lithography using masks having gray-tone features
CN1447386A (zh) * 2002-03-26 2003-10-08 海力士半导体有限公司 细微图案形成方法
CN101573791A (zh) * 2007-01-02 2009-11-04 国际商业机器公司 混合光学与电子束光刻制造层级的共对准的高原子量结构及方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367120A (zh) * 2013-07-08 2013-10-23 上海集成电路研发中心有限公司 高分辨率沟槽图形的形成方法
CN104375387A (zh) * 2013-08-16 2015-02-25 奥斯兰姆奥普托半导体有限责任公司 用于在发射辐射的半导体器件中制造结构的光刻方法
US9466487B2 (en) 2013-08-16 2016-10-11 Osram Opto Semiconductors Gmbh Photolithographic methods of producing structures in radiation-emitting semiconductor components
CN104375387B (zh) * 2013-08-16 2019-03-08 奥斯兰姆奥普托半导体有限责任公司 用于在发射辐射的半导体器件中制造结构的光刻方法
CN104765247A (zh) * 2014-01-03 2015-07-08 中国科学院苏州纳米技术与纳米仿生研究所 一种亚微米光栅的制作方法
CN104597724A (zh) * 2015-02-05 2015-05-06 中国科学院微电子研究所 纳米尺度的微细图形加工方法
CN107168010A (zh) * 2016-03-08 2017-09-15 中芯国际集成电路制造(上海)有限公司 光刻掩膜版的制造方法
CN107168010B (zh) * 2016-03-08 2020-06-09 中芯国际集成电路制造(上海)有限公司 光刻掩膜版的制造方法
CN110928142A (zh) * 2019-11-28 2020-03-27 北京遥测技术研究所 一种光刻厚胶与金属基底结合力的改善方法
CN110928142B (zh) * 2019-11-28 2023-08-29 北京遥测技术研究所 一种光刻厚胶与金属基底结合力的改善方法

Similar Documents

Publication Publication Date Title
US9673055B2 (en) Method for quadruple frequency FinFETs with single-fin removal
KR102364318B1 (ko) Beol 패턴 커팅 및 플러깅을 위한 노출 활성화된 화학적으로 증폭된 dsa
TWI628715B (zh) 特徵尺寸縮減技術(二)
CN103187246A (zh) 一种混合线条的制造方法
US20120108068A1 (en) Method for Patterning Sublithographic Features
US9034762B2 (en) Triple patterning method
CN102122113A (zh) 光刻方法
CN104155844A (zh) 利用单次曝光形成多层图案的具有三种状态的光掩模
CN106898616B (zh) Tft基板的制作方法及tft基板
CN107799402A (zh) 二次图形的形成方法
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
US8835322B2 (en) Method for reducing a minimum line width in a spacer-defined double patterning process
KR20180014688A (ko) 포토레지스트의 확산 및 용해도 스위치 메커니즘을 분리하는 수단
CN103187247B (zh) 一种混合线条的制造方法
US9785046B2 (en) Pattern verifying method
TWI603378B (zh) 形成圖案的方法
CN102983066B (zh) 混合线条的制造方法
CN102983067B (zh) 混合线条的制造方法
US8758984B2 (en) Method of forming gate conductor structures
JP2616091B2 (ja) 半導体装置の製造方法
TWI778393B (zh) 製造半導體元件的方法
CN104157556A (zh) 金属硬掩模开口刻蚀方法
US7906272B2 (en) Method of forming a pattern of a semiconductor device
TWI704647B (zh) 積體電路及其製程
US9502285B1 (en) Method of forming trenches

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130703