CN102201334A - 一种制作u型栅脚t型栅结构的方法 - Google Patents

一种制作u型栅脚t型栅结构的方法 Download PDF

Info

Publication number
CN102201334A
CN102201334A CN 201110133545 CN201110133545A CN102201334A CN 102201334 A CN102201334 A CN 102201334A CN 201110133545 CN201110133545 CN 201110133545 CN 201110133545 A CN201110133545 A CN 201110133545A CN 102201334 A CN102201334 A CN 102201334A
Authority
CN
China
Prior art keywords
type grid
etching
grid
pin
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201110133545
Other languages
English (en)
Other versions
CN102201334B (zh
Inventor
孔欣
魏珂
刘新宇
黄�俊
刘果果
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN 201110133545 priority Critical patent/CN102201334B/zh
Publication of CN102201334A publication Critical patent/CN102201334A/zh
Application granted granted Critical
Publication of CN102201334B publication Critical patent/CN102201334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种制作U型栅脚T型栅结构的方法，该方法包括：在器件做完源漏和隔离后，在器件表面制备SiNx钝化层；使用ZEP520A电子束光刻胶对器件进行曝光显影得到刻蚀窗口；刻蚀SiNx钝化层形成U型栅脚结构；再刻蚀AlGaN势垒层，并通过双层胶二次曝光得到栅帽；以及经过蒸发、剥离形成U型栅脚T型栅结构。利用本发明，能够有效平滑T型栅栅脚近漏端的电场分布并降低峰值电场强度从而提高器件的击穿电压，同时对短沟道效应也能起到一定的抑制作用。

Description

一种制作U型栅脚T型栅结构的方法
技术领域
本发明涉及场效应晶体管(FET)技术领域，尤其是一种制作U型栅脚T型栅结构的方法。
背景技术
随着场效应晶体管(FET)高频应用需求的急剧增长，提升器件截止频率fT就显得越发重要。
作为表征晶体管高速性能的重要参数，器件截止频率fT的近似公式为：
f T = v s 2 π L g
其中vs为载流子的饱和迁移速率，Lg为器件栅长。可以看出，栅长对器件的截止频率有着决定性的影响。
缩小器件栅长是提升其频率性能的最直接的方法，但该方法同时会导致栅电阻的增大，栅电阻增大会恶化器件噪声性能、降低器件最大振荡频率等，T型栅结构由于可以减小栅电阻而被研究人员广泛采用。
目前，通常的T型栅制备方法为：运用复合胶工艺以及电子束直写曝光方式，采用多次曝光的方法，利用不同显影液对胶的显影速度的差别，形成T型栅结构。为了提升器件的频率性能，T型栅的栅长已经步入深亚微米级(＜200nm)，当前国际上已有30nm栅长的相关报道。
目前，常规T型栅工艺主要存在着以下不足：
第一、根据等比例缩小原则，栅长缩小时，器件各项尺寸均会相应缩小，相同的偏压下器件内部电场会更大，图1为采用2D器件仿真软件Atlas对器件内部电场进行模拟的结果，可以发现T型栅栅脚近漏端处会出现一个峰值电场，这会导致器件易于击穿，不利于器件在功率方面的应用。
第二、由于栅漏间栅脚处存在强电场，会导致沟道电子迁移到GaN缓冲层，从而大大加深器件的短沟道效应，引发亚阈电流增加、阈电压漂移、输出电导增大、软夹断等问题。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种制作U型栅脚T型栅结构的方法，以有效降低常规T型栅栅脚近漏端处的强电场，提高器件的击穿电压和其它性能。
(二)技术方案
为达到上述目的，本发明提供了一种制作U型栅脚T型栅结构的方法，该方法包括：在器件做完源漏和隔离后，在器件表面制备SiNx钝化层；使用ZEP520A电子束光刻胶对器件进行曝光显影得到刻蚀窗口；刻蚀SiNx钝化层形成U型栅脚结构；再刻蚀AlGaN势垒层，并通过双层胶二次曝光得到栅帽；以及经过蒸发、剥离形成U型栅脚T型栅结构。
上述方案中，所述在器件表面制备SiNx钝化层的厚度为1000至
Figure BDA0000063005780000021
Figure BDA0000063005780000022
上述方案中，所述使用ZEP520A电子束光刻胶对器件进行曝光显影得到刻蚀窗口包括：在SiNx钝化层上匀ZEP520A电子束光刻胶，厚度为
Figure BDA0000063005780000023
然后在180℃热板真空加热3分钟；采用电子束曝光，光刻宽度为80至200nm；采用显影液ZED-N50显影90秒，定影液ZMD-D定影10秒，氮气吹干；采用100℃真空热板1分钟，Matrix打底胶30秒，得到刻蚀窗口。
上述方案中，所述刻蚀SiNx钝化层形成U型栅脚结构包括：利用ICP刻蚀机刻蚀SiNx钝化层，刻蚀时间130秒，刻蚀完成后即可形成U型栅脚结构。
上述方案中，所述再刻蚀AlGaN势垒层并通过双层胶二次曝光得到栅帽包括：刻蚀AlGaN势垒层，刻蚀深度为5nm；去胶，清洗；匀胶PMMA/UVIII，厚度为200/800nm，二次电子束曝光；显影，得到宽度为0.5至0.7μm的栅帽结构。
上述方案中，所述经过蒸发、剥离形成U型栅脚T型栅结构包括：对器件表面用体积比为1∶3的稀盐酸处理，然后蒸发厚度为40/500nm的栅金属Ni/Au；剥离该栅金属，得到栅线条，形成U型栅脚T型栅结构。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的制作U型栅脚T型栅结构的方法，能够有效平滑T型栅栅脚近漏端的电场分布并降低峰值电场强度从而提高器件的击穿电压，同时对短沟道效应也能起到一定的抑制作用。
2、本发明提供的制作U型栅脚T型栅结构的方法，采用单层ZEP520电子束光刻胶，通过电子束曝光得到细栅线条，能够将器件有效栅长控制在深亚微米级，通过控制SiNx和AlGaN的刻蚀条件能够保证图形具有较好的可重复性与一致性。
3、本发明提供的制作U型栅脚T型栅结构的方法，采用光学曝光和电子束曝光相结合的混合曝光模式，能够提高T型栅制作效率，降低制作成本。
4、本发明提供的制作U型栅脚T型栅结构的方法，在常规工艺流程中进行细微调整，不需要重新开发工艺，具备良好的可行性。
5、本发明提供的制作U型栅脚T型栅结构的方法，使用器件仿真软件进行模拟，结果与预期一致。
附图说明
图1是T型栅器件内部电场分布示意图(Vgs＝-1V，Vds＝10V)；
图2是本发明之前已经完成的器件结构示意图；
图3至图11是依照本发明实施例制作U型栅脚T型栅结构的流程示意图；
图12是U型栅脚T型栅的SEM照片；
图13为U型栅脚T型栅与普通T型栅栅下1nm处电场分布比较(曲线1为U脚T型栅，曲线2为普通T型栅)。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
为了改善上述现有技术中存在的不足，本发明考虑引入边缘平滑的U型栅脚T型栅，与常规T型栅相比，栅脚处尖锐的突变被平滑的U型所取代，由于电场在边界处具有连续性，会导致场强分布变得更加平滑，大大抑制电场峰值强度，从而提升器件的击穿电压。同时，由于峰值强场所导致的短沟道效应也会得到有效缓解。
本发明提供的制备U型栅脚T型栅的方法如下：使用ZEP520A电子束光刻胶曝光显影得到刻蚀窗口，通过控制刻蚀SiNx钝化层的条件来形成U型栅脚结构，接着再刻蚀AlGaN势垒层约5nm，然后通过双层胶二次曝光得到栅帽，最后经过蒸发、剥离形成U型栅脚T型栅结构。
图2为实施本发明前的器件结构示意图。在已经形成了源漏电极、完成了有源区隔离、一次介质淀积之后的器件，栅位于源漏之间，一般偏向源端。本发明提供的制备U型栅脚T型栅的方法，具体如图3至图11所示：
图3所示步骤为电子束光刻胶的匀胶，匀ZEP520电子束光刻胶，厚度约为
Figure BDA0000063005780000041
180℃热板真空加热3分钟；
图4所示步骤为电子束光刻胶的曝光以及显影，采用电子束曝光，光刻宽度为200nm；显影液ZED-N50显影90秒，定影液ZMD-D定影10秒，氮气吹干；
图5所示步骤为SiNx刻蚀，采用SF6，RF功率5W，刻蚀时间为130s；
图6所示步骤为AlGaN势垒层刻蚀，采用BCl3，刻蚀深度约为5nm；
图7所示为去胶之后的结构；
图8所示为涂覆PMMA、UVIII以后的结构，PMMA厚度200nm，UVIII 800nm；
图9所示为二次曝光显影之后的结构；
图10所示为栅金属蒸发，组分为Ni/Au，厚度约为
Figure BDA0000063005780000042
图11所示步骤为剥离以后的U型栅脚T型栅器件的结构，用去胶液去除UVIII、PMMA得到该图形。
图12为U型栅脚T型栅的SEM照片。
图13为U型栅脚T型栅与普通T型栅栅下1nm处电场分布比较。该仿真中的U型栅脚T型栅采用Devedit编辑网表，普通T型栅采用Atlas编辑网表，所取电场分布为栅脚下1nm处截面，偏压均为Vgs＝0V，Vds＝40V。可以看到U型栅脚T型栅的电场分布更加平滑，峰值电场强度较普通T型栅相比要小得多，这就证实了本发明的实际意义和有益效果。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种制作U型栅脚T型栅结构的方法，其特征在于，该方法包括：
在器件做完源漏和隔离后，在器件表面制备SiNx钝化层；
使用ZEP520A电子束光刻胶对器件进行曝光显影得到刻蚀窗口；
刻蚀SiNx钝化层形成U型栅脚结构；
再刻蚀AlGaN势垒层，并通过双层胶二次曝光得到栅帽；以及
经过蒸发、剥离形成U型栅脚T型栅结构。
2.根据权利要求1所述的制作U型栅脚T型栅结构的方法，其特征在于，所述在器件表面制备SiNx钝化层的厚度为1000至
Figure FDA0000063005770000011
3.根据权利要求1所述的制作U型栅脚T型栅结构的方法，其特征在于，所述使用ZEP520A电子束光刻胶对器件进行曝光显影得到刻蚀窗口包括：
在SiNx钝化层上匀ZEP520A电子束光刻胶，厚度为然后在180℃热板真空加热3分钟；
采用电子束曝光，光刻宽度为80至200nm；
采用显影液ZED-N50显影90秒，定影液ZMD-D定影10秒，氮气吹干；
采用100℃真空热板1分钟，Matrix打底胶30秒，得到刻蚀窗口。
4.根据权利要求1所述的制作U型栅脚T型栅结构的方法，其特征在于，所述刻蚀SiNx钝化层形成U型栅脚结构包括：
利用ICP刻蚀机刻蚀SiNx钝化层，刻蚀时间130秒，刻蚀完成后即可形成U型栅脚结构。
5.根据权利要求1所述的制作U型栅脚T型栅结构的方法，其特征在于，所述再刻蚀AlGaN势垒层并通过双层胶二次曝光得到栅帽包括：
刻蚀AlGaN势垒层，刻蚀深度为5nm；
去胶，清洗；
匀胶PMMA/UVIII，厚度为200/800nm，二次电子束曝光；
显影，得到宽度为0.5至0.7μm的栅帽结构。
6.根据权利要求1所述的制作U型栅脚T型栅结构的方法，其特征在于，所述经过蒸发、剥离形成U型栅脚T型栅结构包括：
对器件表面用体积比为1∶3的稀盐酸处理，然后蒸发厚度为40/500nm的栅金属Ni/Au；
剥离该栅金属，得到栅线条，形成U型栅脚T型栅结构。
CN 201110133545 2011-05-23 2011-05-23 一种制作u型栅脚t型栅结构的方法 Active CN102201334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110133545 CN102201334B (zh) 2011-05-23 2011-05-23 一种制作u型栅脚t型栅结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110133545 CN102201334B (zh) 2011-05-23 2011-05-23 一种制作u型栅脚t型栅结构的方法

Publications (2)

Publication Number Publication Date
CN102201334A true CN102201334A (zh) 2011-09-28
CN102201334B CN102201334B (zh) 2013-03-20

Family

ID=44661917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110133545 Active CN102201334B (zh) 2011-05-23 2011-05-23 一种制作u型栅脚t型栅结构的方法

Country Status (1)

Country Link
CN (1) CN102201334B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354666A (zh) * 2011-11-01 2012-02-15 中国科学院微电子研究所 一种t型栅hemt器件及其制作方法
CN102361010A (zh) * 2011-11-01 2012-02-22 中国科学院微电子研究所 一种t型栅hemt器件及其制作方法
CN102569054A (zh) * 2012-02-27 2012-07-11 中国科学院微电子研究所 一种t型栅的制备方法
CN103022136A (zh) * 2012-12-26 2013-04-03 电子科技大学 一种t型栅结构的mos晶体管
CN103050411A (zh) * 2012-12-25 2013-04-17 中国电子科技集团公司第五十五研究所 一种半导体晶体管的制作方法
CN103715077A (zh) * 2014-01-06 2014-04-09 中国科学院微电子研究所 一种深亚微米u型栅槽的制作方法
CN104377125A (zh) * 2014-10-11 2015-02-25 北京工业大学 一种含自支撑结构的亚百纳米t型栅的制备方法
CN110429027A (zh) * 2019-06-27 2019-11-08 福建省福联集成电路有限公司 一种提高低线宽栅极器件生产效率的方法及器件
CN110544625A (zh) * 2019-07-25 2019-12-06 西安电子科技大学 用于抑制短沟道效应的t形栅极及其制造工艺
CN110600542A (zh) * 2019-08-13 2019-12-20 中山市华南理工大学现代产业技术研究院 一种具有П型栅的GaN基射频器件及其制备方法
CN113097307A (zh) * 2021-03-31 2021-07-09 浙江集迈科微电子有限公司 GaN器件结构及其制备方法
CN110600542B (zh) * 2019-08-13 2024-07-09 中山市华南理工大学现代产业技术研究院 一种具有П型栅的GaN基射频器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
JP2007242746A (ja) * 2006-03-07 2007-09-20 Nippon Telegr & Teleph Corp <Ntt> デュアルゲートｈｅｍｔ構造半導体変調素子及びその製造方法
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
US20100184262A1 (en) * 2007-12-20 2010-07-22 Northrop Grumman Space And Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate and protective dielectric layer and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
JP2007242746A (ja) * 2006-03-07 2007-09-20 Nippon Telegr & Teleph Corp <Ntt> デュアルゲートｈｅｍｔ構造半導体変調素子及びその製造方法
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
US20100184262A1 (en) * 2007-12-20 2010-07-22 Northrop Grumman Space And Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate and protective dielectric layer and fabrication method thereof

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361010B (zh) * 2011-11-01 2015-06-10 中国科学院微电子研究所 一种t型栅hemt器件及其制作方法
CN102361010A (zh) * 2011-11-01 2012-02-22 中国科学院微电子研究所 一种t型栅hemt器件及其制作方法
CN102354666A (zh) * 2011-11-01 2012-02-15 中国科学院微电子研究所 一种t型栅hemt器件及其制作方法
CN102569054A (zh) * 2012-02-27 2012-07-11 中国科学院微电子研究所 一种t型栅的制备方法
CN103050411B (zh) * 2012-12-25 2015-10-07 中国电子科技集团公司第五十五研究所 一种半导体晶体管的制作方法
CN103050411A (zh) * 2012-12-25 2013-04-17 中国电子科技集团公司第五十五研究所 一种半导体晶体管的制作方法
CN103022136B (zh) * 2012-12-26 2015-09-30 电子科技大学 一种t型栅结构的mos晶体管
CN103022136A (zh) * 2012-12-26 2013-04-03 电子科技大学 一种t型栅结构的mos晶体管
CN103715077A (zh) * 2014-01-06 2014-04-09 中国科学院微电子研究所 一种深亚微米u型栅槽的制作方法
CN103715077B (zh) * 2014-01-06 2016-08-17 中国科学院微电子研究所 一种深亚微米u型栅槽的制作方法
CN104377125A (zh) * 2014-10-11 2015-02-25 北京工业大学 一种含自支撑结构的亚百纳米t型栅的制备方法
CN110429027A (zh) * 2019-06-27 2019-11-08 福建省福联集成电路有限公司 一种提高低线宽栅极器件生产效率的方法及器件
CN110544625A (zh) * 2019-07-25 2019-12-06 西安电子科技大学 用于抑制短沟道效应的t形栅极及其制造工艺
CN110544625B (zh) * 2019-07-25 2022-04-22 西安电子科技大学 用于抑制短沟道效应的t形栅极及其制造工艺
CN110600542A (zh) * 2019-08-13 2019-12-20 中山市华南理工大学现代产业技术研究院 一种具有П型栅的GaN基射频器件及其制备方法
WO2021027241A1 (zh) * 2019-08-13 2021-02-18 中山市华南理工大学现代产业技术研究院 一种具有П型栅的 GaN 基射频器件及其制备方法
CN110600542B (zh) * 2019-08-13 2024-07-09 中山市华南理工大学现代产业技术研究院 一种具有П型栅的GaN基射频器件及其制备方法
CN113097307A (zh) * 2021-03-31 2021-07-09 浙江集迈科微电子有限公司 GaN器件结构及其制备方法
CN113097307B (zh) * 2021-03-31 2022-07-19 浙江集迈科微电子有限公司 GaN器件结构及其制备方法

Also Published As

Publication number Publication date
CN102201334B (zh) 2013-03-20

Similar Documents

Publication Publication Date Title
CN102201334B (zh) 一种制作u型栅脚t型栅结构的方法
CN104377241A (zh) 功率半导体器件及其制造方法
CN104332498A (zh) 一种斜场板功率器件及斜场板功率器件的制备方法
CN109004017A (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN103715255B (zh) 一种自对准栅GaN HEMT器件及其制备方法
CN103928324A (zh) 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法
CN103715235B (zh) 具有背面场板结构的增强型mis‑hemt器件及其制备方法
CN105374686A (zh) 一种ldmos器件的制作方法
CN103700583A (zh) 一种氮化镓基场效应晶体管的t型栅的制作方法
CN103117221B (zh) Hemt器件及其制造方法
CN109659355A (zh) 常关型氧化镓场效应晶体管结构及制备方法
CN105070663A (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
CN107293482B (zh) 一种氮化镓高电子迁移率晶体管栅电极的制作方法
KR20140100692A (ko) ＡｌＧａＮ／ＧａＮ ＨＥＭＴ 소자의 제조 방법
CN106601806A (zh) 一种半导体器件及其制作方法
CN103715077B (zh) 一种深亚微米u型栅槽的制作方法
CN106548939B (zh) 通过光辅助刻蚀自停止实现凹栅增强型hemt器件的系统及方法
CN103137622B (zh) 一种用于高压集成电路的半导体器件及其制造方法
CN105355559A (zh) 一种制备半导体器件的方法
KR101098401B1 (ko) Ⅲ-ⅴ화합물반도체를 이용한 전계효과트랜지스터의 제조방법
CN104882483B (zh) 具有γ栅和凹陷缓冲层的场效应晶体管及其制备方法
CN109962017A (zh) 半导体器件及其形成方法
CN106024695A (zh) 用于GaN晶体管的器件隔离方法
CN103219377B (zh) 一种实现源漏栅非对称自对准的射频功率器件及其制备方法
TW201218377A (en) Enhancement mode GaN-based MOSFET

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant