JP2007242746A - デュアルゲートhemt構造半導体変調素子及びその製造方法 - Google Patents

デュアルゲートhemt構造半導体変調素子及びその製造方法 Download PDF

Info

Publication number
JP2007242746A
JP2007242746A JP2006060502A JP2006060502A JP2007242746A JP 2007242746 A JP2007242746 A JP 2007242746A JP 2006060502 A JP2006060502 A JP 2006060502A JP 2006060502 A JP2006060502 A JP 2006060502A JP 2007242746 A JP2007242746 A JP 2007242746A
Authority
JP
Japan
Prior art keywords
gate
electrode
modulation element
gate electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006060502A
Other languages
English (en)
Inventor
Kenji Shiojima
謙次 塩島
Takashi Makimura
隆司 牧村
Tetsuya Suemitsu
哲也 末光
Naoteru Shigekawa
直輝 重川
Toshihiko Kosugi
敏彦 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2006060502A priority Critical patent/JP2007242746A/ja
Publication of JP2007242746A publication Critical patent/JP2007242746A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】周波特性を犠性にせず、高い歩留まりを有するデュアルゲートHEMT構造半導体変調素子を提供する。
【解決手段】所定の材質の基板1上に、GaNチャネル層2、アンドープAlGaNスペーサ層3、n型AlGaNキャリア供給層4、アンドープAlGaNバリア層5を順次形成し、アンドープAlGaNバリア層5上に、オーミックコンタクトのソース電極6とドレイン電極7と2つのゲート電極G1,G2とを形成したデュアルゲートHEMT構造半導体変調素子において、2つのゲート電極G1,G2を、互いに異なるゲート長を有するゲート電極とし、一方のゲート電極G1をT字形形状とし、他方のゲート電極G2をI字形形状とする。無線通信システムの変調器として用いる場合、高周波特性を要する搬送波信号を、高周波特性を有するT字形ゲート電極G1に、音声ベースバンド信号または中間周波信号を、歩留まりが良いI字形ゲート電極G2に入力する。
【選択図】図1

Description

本発明は、デュアルゲートHEMT構造半導体変調素子及びその製造方法に関関するものである。
通常の半導体プロセスでは、ステッパを用いたフォトリソグラフィー技術が最もよく使われている。ここで、i線を用いたフォトリソグラフィー工程では、最小線幅0.5μm程度のパターンが形成され、蒸着リフトオフによりそれとほぼ同じ寸法のI字形電極を形成することができる。一方、電子ビーム描画を用いたリソグラフィー工程を用いると、0.1μm以下の微細なパターンを形成することができる。
ゲート電極を0.1μm程度の微細なパターンで形成した場合、ゲート電極自身の抵抗が大きくなるため、通常、ゲート幅が大きい上部電極を追加して形成し、T字形状の電極を形成する。このような電極の微細化によって、HEMT(High
Electron Mobility Transistor)構造の電界効果トランジスタ(FET:Field Effect Transistor)の高周波数化を図ることができる。しかし、一方では、T字形電極の歩留まりは、I字形電極に比べると劣る。
無線通信システムでは、比較的周波数の低い(数十MHz〜数百MHZ)音声信号(ベースバンド、BB)または中間周波信号(IF)を、高い周波数(通常、数GHz〜数十GHz)の搬送波信号(ローカル、LO)に重畳させ、RF信号として出力するために、変調器を用いて、両者を乗算している。ソース電極とドレイン電極との間に、2本のゲート電極を有するデュアルゲートHEMT構造半導体変調素子(FET)は、構造が簡単で、このような変調動作を行う変調器として利用することができる。
すなわち、一つのゲート電極にBB信号またはIF信号を印加し、もう一つのゲート電極にLO信号を印加すれば、ドレイン電極の出力としてRF信号を得ることができる。この場合、従来技術においては、高周波数側のLO信号の周波数により、デュアルゲートHEMT構造半導体変調素子のゲート長が決められるため、例えば、LO信号が数GHz以下の場合には、I字形電極が、数十GHzの場合には、T字形電極が用いられている(非特許文献1,2参照)。
K.Shiojima,T.Makimura,T.Kosugi,S.Suggitani,N.Shigekawa,H.Ishikawaand T.Egawa,"High-power AlGaN/GaNdual‐gate high electronmobility transistor mixers on SiC substrates",Electronics Letters,Vol.40,No.12,pp.775−776,(2004) K.Shiojima,T.Makimura,T.Maruyama,T.Kosugi,T.Suemitsu,N.Sigekawa,M.Hirokiand H.Yokoyama,"Dual‐gate AlGaN/GaN high electron mobility transistors with short gate length forhigh−power mixers",32nd International Symposium on CompoundSemiconductors 2005(ISCS),September 19,2005 in Rust,Germany
しかしながら、デュアルゲート電極として微細なT字形電極を2本平行に形成することは、歩留まりを劣化させるという問題がある。
本発明は、かかる問題に鑑みてなされたものであり、高周波特性を犠牲にせず、高い歩留まりを有するデュアルゲートHEMT構造半導体変調素子及びその製造方法を提供することに、その目的がある。
本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。
第1の技術手段は、あらかじめ定めた材質の基板上に、少なくとも、チャネル層、スペーサ層、キャリア供給層、バリア層を順次形成し、前記バリア層上に、オーミックコンタクトのソース電極とドレイン電極と2つのゲート電極とを形成したデュアルゲートHEMT構造半導体変調素子において、2つの前記ゲート電極が、互いに異なるゲート長を有するゲート電極から構成されていることを特徴とする。
第2の技術手段は、前記第1の技術手段に記載のデュアルゲートHEMT構造半導体変調素子において、2つの前記ゲート電極の一方が、I字形形状のゲート電極であり、他方が、T字形形状のゲート電極であることを特徴とする。
第3の技術手段は、あらかじめ定めた材質の基板上に、少なくとも、チャネル層、スペーサ層、キャリア供給層、バリア層を、順次エピタキシャル成長させる工程と、前記バリア層上のあらかじめ定めた保護領域に保護膜を堆積した後に、前記保護膜を堆積していない残りの領域にソース電極とドレイン電極とをそれぞれ堆積する工程と、前記保護膜のあらかじめ定めた2つのゲート電極領域をエッチングで除去して、I字形のゲート電極とT字形のゲート電極とを堆積する工程とを有するデュアルゲートHEMT構造半導体変調素子の製造方法とすることを特徴とする。
第4の技術手段は、前記第3の技術手段に記載のデュアルゲートHEMT構造半導体変調素子の製造方法において、I字形の前記ゲート電極は、ステッパによるフォトリソグラフィーを用いて形成し、T字形の前記ゲート電極は、電子ビーム露光を用いたリソグラフィーを用いて形成することを特徴とする。
本発明のデュアルゲートHEMT構造半導体変調素子及びその製造方法によれば、2つのゲート電極として、ゲート長が異なるゲート電極を採用し、例えば、歩留まりに優れたI字形ゲート電極と高周波数特性に優れたT字形ゲート電極とを用いて構成しているので、高周波特性と歩留まりとの双方を向上させることが可能なデュアルゲートHEMT構造半導体変調素子を実現することができる。
以下に、本発明に係るデュアルゲートHEMT構造半導体変調素子及びその製造方法の最良の実施形態について、その一例を、図面を参照しながら詳細に説明する。
(本発明の概要)
まず、本発明の特徴を示す概要について説明する。本発明は、デュアルゲートHEMT構造の半導体(FET:Field Effect Transistor)変調素子に関するものであり、例えば、無線通信システムにおける変調器に好適に適用可能な変調素子として、高周波のローカル信号(LO信号)が入力されるゲート電極をゲート長が短いT字形電極とし、周波数が低いベースバンド信号(BB信号)または中間周波信号(IF信号)が入力されるゲート電極をゲート長が長いI字形電極として形成することにより、高周波特性を犠牲にすることなく、歩留まりの向上を図ることを可能としている点に、その特徴を有している。
(素子構造)
次に、図1を用いて、本発明によるデュアルゲート半導体変調素子の素子構造について説明する。ここで、図1は、本発明によるデュアルゲート半導体変調素子の素子構造の一例を示す模式図である。
本実施形態の半導体素子は、デュアルゲートを有するHEMT構造の半導体変調素子であり、あらかじめ定めた材質の基板上に、少なくとも、チャネル層、スペーサ層、キャリア供給層、バリア層を、順次形成し、該バリア層上に、ソース電極とドレイン電極と互いに異なるゲート長を有する2つのゲート電極(デュアルゲート電極)とを形成した構造からなっている。例えば、図1に示すように、AlGaN/GaN HEMT構造の半導体変調素子として、SiC基板1上に、アンドープSI(Semi−Insulating)−GaNチャネル層2、アンドープAlGaNスペーサ層3、Siドープn型AlGaNキャリア供給層4、アンドープAlGaNバリア層5を順次エピタキシャル成長させたHFET構造のエピタキシャルウェハを形成し、アンドープAlGaNバリア層5上に、オーミックコンタクトするTi/Alのソース電極6およびドレイン電極7と、Ni/Auの2つのゲート電極G1,G2とSiN保護膜8とを形成した構造を有している。
ここで、図1に示すAlGaN/GaN HEMT構造の半導体変調素子の実施形態の一例として、デュアルゲート電極G1,G2のうち、ソース電極6側の第1ゲート電極G1が、ゲート長0.15μmのT字形の電極形状であり、ドレイン電極7側の第2ゲート電極G2が、ゲート長0.7μmと長ゲートのI字形の電極形状である。なお、ゲート幅はいずれも300μmである。また、アンドープGaNチャネル層2の膜厚は、例えば3μmであり、アンドープAlGaNスペーサ層3、Siドープn型AlGaNキャリア供給層4、アンドープAlGaNバリア層5は、例えば、2:3:1の固定した膜厚比として、その合計膜厚が20nmである。
(素子の製造方法)
次に、本発明によるデュアルゲート半導体変調素子の製造方法について説明する。すなわち、デュアルゲートを有するHEMT構造の半導体変調素子として、あらかじめ定めた材質の基板上に、少なくとも、チャネル層、スペーサ層、キャリア供給層、バリア層を、順次形成し、該バリア層上に、ソース電極とドレイン電極と互いに異なるゲート長を有する2つのゲート電極(デュアルゲート電極)とを形成する製造方法の一例として、図1に示すような、T字形の第1ゲート電極G1とI字形の第2ゲート電極G2とを有するAlGaN/GaN HEMT構造の半導体変調素子の製造方法について説明する。
まず、SiC基板またはサファイア基板などの所定の材質の基板1上に、MOCVD(Metal-Organic Chemical Vapor Deposition)法で、GaNチャネル層2、アンドープAlGaNスペーサ層3、Siドープn型AlGaNキャリア供給層4、アンドープAlGaNバリア層5を、順次エピタキシャル成長させた変調ドープHFETエピタキシャルウェハを形成した後、アンドープAlGaNバリア5層上のあらかじめ定めた保護領域にSiN保護膜8を堆積する。
ここで、GaNチャネル層2の膜厚は、前述のように3μm、アンドープAlGaNスペーサ層3、Siドープn型AlGaNキャリア供給層4、アンドープAlGaNバリア層5の合計膜厚は、20μmである。また、アンドープAlGaNスペーサ層3、Siドープn型AlGaNキャリア供給層4、アンドープAlGaNバリア層5のAl組成比は25%であり、Siドープn型AlGaNキャリア供給層4におけるSiのドープ濃度Ndは1×1019cm−3である。
次の工程のHEMTプロセスにおいては、メサエッチングした後、SiN保護膜8によって保護されていない領域すなわち電極形成領域のアンドープAlGaNバリア層5上に、オーミックコンタクトするTi/Alのソース電極6およびドレイン電極7をそれぞれ堆積する。
最後の工程で、SiN保護膜8をドライエッチングして除去した2つの所定のゲート電極領域に、Ni/Auからなるショットキーのデュアルゲート電極G1,G2を堆積し、最終的なAlGaN/GaN デュアルゲートHEMT構造の半導体変調素子を作製する。
ここで、デュアルゲート電極G1,G2の形成位置は、第1ゲート電極G1は、ソース電極6から0.8μmで、第2ゲート電極G2からは1.1μmの位置であり、第2ゲート電極G2は、ドレイン電極7から1.3μmの位置である。
また、デュアルゲート電極G1,G2の形成については、ドレイン電極7側の所定のゲート領域にステッパを用いたゲートパターンの露光を行うことにより、まず、I字形の第2ゲート電極G2の形成を行う。ステッパによるフォトリソグラフィーを用いているため、第2ゲート電極G2を歩留まり良く形成することができる。
次に、電子ビーム露光を用いて、ソース電極6側の所定のゲート電極領域にT字形の第1ゲート電極G1の形成を行う。電子ビーム露光を用いたリソグラフィー工程により形成したT字形の第1ゲート電極G1は、ゲート長として0.1μm程度の微細パターンを作製することが可能であり、高周波動作が可能である。
したがって、かくのごとき異なる形状からなるデュアルゲート構成のHEMT構造半導体変調素子を、音声ベースバンド信号(BB信号)または中間周波信号(IF信号)を搬送波信号(LO信号)に重畳する無線通信システムの変調器として利用することにすれば、LO信号の高周波特性を満足させつつ、歩留まりの良い素子を実現することができる。
次に、本実施形態のデュアルゲートHEMT構造のFET半導体変調素子の作用効果を確認するための一実施例として行った実験結果について、図2を用いて説明する。図2は、本実施形態におけるデュアルゲートHEMT構造の半導体変調素子の2種類のゲート長をパラメータにして、変換利得(Gain)と最大出力(Pout)との周波数依存性の実験結果を示すグラフである。
なお、本実験の対象とするデュアルゲートHEMT構造の半導体変調素子は、前述したような製造工程により製造するものであるが、本実験においては、AlGaN/GaN デュアルゲートHEMT構造の半導体変調素子を例にとって、その2つのゲート電極G1,G2のゲート長、ゲート幅については、いずれのゲート電極G1,G2も、同じ形状のものを形成し、I字形の場合は、ゲート長が0.7μmおよび、T字形の場合は、ゲート長が0.15μmという2種類のものを用いて、実験を行っている。なお、ゲート幅は、いずれの場合も300μmである。
また、本実験では、200MHzのIF信号でアップコンバージョン動作を行った場合の、変換利得(Gain)と最大出力(Pout)のLO周波数依存性を調べている。図2からも明らかなように、0.15μmゲート長のT字形ゲート電極を用いた場合には、LO周波数が、10GHzに達しても、大きな特性の劣化は見られず、2GHzの場合に比し、変換利得(Gain)の劣化が−2.5dB、最大出力(Pout)の劣化が−2dB程度に留まり、高周波特性に優れていることが分かる。
一方、0.7μmゲート長のI字形ゲート電極を用いた場合は、LO周波数が、2GHz以上になると特性に大きな劣化が見られ、5GHzで、2GHzの場合に比し、変換利得(Gain)の劣化が−6dB、最大出力(Pout)の劣化が−6.5dBと大幅に劣化してしまう。しかし、0.7μmゲート長のI字形ゲート電極を用いた場合、2GHz以下の低い周波数領域では、0.15μmゲート長のT字形ゲート電極とほぼ同じ良好な特性を示した。
よって、これら2種類のゲート構造を組み合わせることにより、高周波動作と高歩留まりとの双方を期待することができることが明らかになり、歩留まりを考慮して、扱う周波数に適したゲート長、ゲート構造のゲート電極を使い分けることを可能とするように、2つの異なるゲート長のゲート電極G1,G2を採用するという本発明によるデュアルゲートHEMT構造のFET半導体変調素子の有効性が判明した。
以上述べたように、本発明を用いれば、高周波特性と歩留まりを向上させる半導体変調素子を作製することが可能となる。
本発明によるデュアルゲート半導体変調素子の素子構造の一例を示す模式図である。 本実施形態におけるデュアルゲートHEMT構造の半導体変調素子との2種類のゲート長をパラメータにして、変換利得(Gain)と最大出力(Pout)の周波数依存性の実験結果を示すグラフである。
符号の説明
1…基板、2…アンドープGaNチャネル層、3…アンドープAlGaNスペーサ層、4…n型AlGaNキャリア供給層、5…アンドープAlGaNバリア層、6…ソース電極、7…ドレイン電極、8…SiN保護膜、G1…第1ゲート電極、G2…第2ゲート電極。

Claims (4)

  1. あらかじめ定めた材質の基板上に、少なくとも、チャネル層、スペーサ層、キャリア供給層、バリア層を順次形成し、前記バリア層上に、オーミックコンタクトのソース電極とドレイン電極と2つのゲート電極とを形成したデュアルゲートHEMT構造半導体変調素子において、2つの前記ゲート電極が、互いに異なるゲート長を有するゲート電極から構成されていることを特徴とするデュアルゲートHEMT構造半導体変調素子。
  2. 2つの前記ゲート電極の一方が、I字形形状のゲート電極であり、他方が、T字形形状のゲート電極であることを特徴とする請求項1に記載のデュアルゲートHEMT構造半導体変調素子。
  3. あらかじめ定めた材質の基板上に、少なくとも、チャネル層、スペーサ層、キャリア供給層、バリア層を、順次エピタキシャル成長させる工程と、前記バリア層上のあらかじめ定めた保護領域に保護膜を堆積した後に、前記保護膜を堆積していない残りの領域にソース電極とドレイン電極とをそれぞれ堆積する工程と、前記保護膜のあらかじめ定めた2つのゲート電極領域をエッチングで除去して、I字形のゲート電極とT字形のゲート電極とを堆積する工程とを有することを特徴とするデュアルゲートHEMT構造半導体変調素子の製造方法。
  4. I字形の前記ゲート電極は、ステッパによるフォトリソグラフィーを用いて形成し、T字形の前記ゲート電極は、電子ビーム露光を用いたリソグラフィーを用いて形成することを特徴とする請求項3に記載のデュアルゲートHEMT構造半導体変調素子の製造方法。
JP2006060502A 2006-03-07 2006-03-07 デュアルゲートhemt構造半導体変調素子及びその製造方法 Pending JP2007242746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006060502A JP2007242746A (ja) 2006-03-07 2006-03-07 デュアルゲートhemt構造半導体変調素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006060502A JP2007242746A (ja) 2006-03-07 2006-03-07 デュアルゲートhemt構造半導体変調素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007242746A true JP2007242746A (ja) 2007-09-20

Family

ID=38588021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006060502A Pending JP2007242746A (ja) 2006-03-07 2006-03-07 デュアルゲートhemt構造半導体変調素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007242746A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082272A1 (ja) * 2009-01-16 2010-07-22 日本電気株式会社 半導体装置及びその製造方法
KR100985470B1 (ko) * 2008-04-18 2010-10-06 고려대학교 산학협력단 고 전자 이동도 트랜지스터 및 그 제조방법
CN102064260A (zh) * 2010-11-03 2011-05-18 中国科学院半导体研究所 栅极调制正装结构GaN基发光二极管的器件结构及制备方法
CN102201334A (zh) * 2011-05-23 2011-09-28 中国科学院微电子研究所 一种制作u型栅脚t型栅结构的方法
CN102279476A (zh) * 2011-07-15 2011-12-14 中国科学院苏州纳米技术与纳米仿生研究所 高速电调控太赫兹调制器
KR101172689B1 (ko) * 2010-12-28 2012-08-10 전자부품연구원 플로팅된 게이트 전극을 갖는 질화물계 반도체 소자의 제조 방법
CN102857202A (zh) * 2012-09-28 2013-01-02 中国科学院苏州纳米技术与纳米仿生研究所 含双栅增强型hemt器件的集成系统
CN103065953A (zh) * 2012-12-26 2013-04-24 中国电子科技集团公司第五十五研究所 一种利用电镀工艺在GaN材料上制备细栅的方法
US20140159050A1 (en) * 2012-12-12 2014-06-12 Electronics And Telecommunications Research Institute Field effect transistor and method of fabricating the same
WO2014188715A1 (ja) * 2013-05-24 2014-11-27 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
US11296214B2 (en) 2019-07-18 2022-04-05 United Microelectronics Corp. High electron mobility transistor (HEMT) and forming method thereof

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985470B1 (ko) * 2008-04-18 2010-10-06 고려대학교 산학협력단 고 전자 이동도 트랜지스터 및 그 제조방법
WO2010082272A1 (ja) * 2009-01-16 2010-07-22 日本電気株式会社 半導体装置及びその製造方法
JP5589850B2 (ja) * 2009-01-16 2014-09-17 日本電気株式会社 半導体装置及びその製造方法
US8552471B2 (en) 2009-01-16 2013-10-08 Nec Corporation Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same
CN102064260A (zh) * 2010-11-03 2011-05-18 中国科学院半导体研究所 栅极调制正装结构GaN基发光二极管的器件结构及制备方法
KR101172689B1 (ko) * 2010-12-28 2012-08-10 전자부품연구원 플로팅된 게이트 전극을 갖는 질화물계 반도체 소자의 제조 방법
CN102201334A (zh) * 2011-05-23 2011-09-28 中国科学院微电子研究所 一种制作u型栅脚t型栅结构的方法
CN102279476A (zh) * 2011-07-15 2011-12-14 中国科学院苏州纳米技术与纳米仿生研究所 高速电调控太赫兹调制器
CN102279476B (zh) * 2011-07-15 2013-06-12 中国科学院苏州纳米技术与纳米仿生研究所 高速电调控太赫兹调制器
CN102857202A (zh) * 2012-09-28 2013-01-02 中国科学院苏州纳米技术与纳米仿生研究所 含双栅增强型hemt器件的集成系统
US20140159050A1 (en) * 2012-12-12 2014-06-12 Electronics And Telecommunications Research Institute Field effect transistor and method of fabricating the same
US20150171188A1 (en) * 2012-12-12 2015-06-18 Electronics And Telecommunications Research Institute Field effect transistor and method of fabricating the same
US9634112B2 (en) 2012-12-12 2017-04-25 Electronics And Telecommunications Research Institute Field effect transistor and method of fabricating the same
CN103065953A (zh) * 2012-12-26 2013-04-24 中国电子科技集团公司第五十五研究所 一种利用电镀工艺在GaN材料上制备细栅的方法
WO2014188715A1 (ja) * 2013-05-24 2014-11-27 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
JPWO2014188715A1 (ja) * 2013-05-24 2017-02-23 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
US9837496B2 (en) 2013-05-24 2017-12-05 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
US11296214B2 (en) 2019-07-18 2022-04-05 United Microelectronics Corp. High electron mobility transistor (HEMT) and forming method thereof
US11631761B2 (en) 2019-07-18 2023-04-18 United Microelectronics Corp. High electron mobility transistor (HEMT) and forming method thereof
US11705512B2 (en) 2019-07-18 2023-07-18 United Microelectronics Corp. High electron mobility transistor (HEMT) and forming method thereof

Similar Documents

Publication Publication Date Title
Li et al. GaN HEMTs on Si with regrown contacts and cutoff/maximum oscillation frequencies of 250/204 GHz
JP2007242746A (ja) デュアルゲートhemt構造半導体変調素子及びその製造方法
JP5350585B2 (ja) ミリメートル波動作のための窒化物ベースのトランジスタ
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
US6982204B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
JP5786323B2 (ja) 化合物半導体装置の製造方法
US9496380B2 (en) Compound semiconductor device comprising compound semiconductor layered structure having buffer layer and method of manufacturing the same
TWI546957B (zh) 化合物半導體裝置及其製造方法
JP5672868B2 (ja) 化合物半導体装置及びその製造方法
US7355215B2 (en) Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
JP5640325B2 (ja) 化合物半導体装置
JP6792135B2 (ja) 化合物半導体装置及びその製造方法
JP7155934B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP5768340B2 (ja) 化合物半導体装置
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP7025622B2 (ja) 化合物半導体装置及びその製造方法
JP2016086125A (ja) 化合物半導体装置及びその製造方法
JP5879816B2 (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP6245311B2 (ja) 化合物半導体装置及びその製造方法
Choi Novel Gallium Nitride Transistor Architectures for Wireless Communications and Power Electronics