CN103117221B - Hemt器件及其制造方法 - Google Patents

Hemt器件及其制造方法 Download PDF

Info

Publication number
CN103117221B
CN103117221B CN201110364028.XA CN201110364028A CN103117221B CN 103117221 B CN103117221 B CN 103117221B CN 201110364028 A CN201110364028 A CN 201110364028A CN 103117221 B CN103117221 B CN 103117221B
Authority
CN
China
Prior art keywords
grid
layer
shaped
line
glue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110364028.XA
Other languages
English (en)
Other versions
CN103117221A (zh
Inventor
刘果果
魏珂
黄�俊
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110364028.XA priority Critical patent/CN103117221B/zh
Publication of CN103117221A publication Critical patent/CN103117221A/zh
Application granted granted Critical
Publication of CN103117221B publication Critical patent/CN103117221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明实施例公开了一种可用于Ka波段或更高频段的HEMT器件及其制造方法,该方法包括:提供包括衬底、缓冲层、外延层、帽层、源极、漏极和钝化层的基底;在基底表面内形成穿过钝化层、帽层并深入到外延层表面内的栅槽;在栅槽底面上形成T型栅,T型栅的栅脚边缘与栅槽侧壁具有一定间距,栅帽下表面高于钝化层上表面且与钝化层上表面具有一定间距。本发明实施例中由于T型栅的栅脚和栅帽均未与钝化层的介质直接接触,而是保留了一定间隔,从而在根本上降低甚至消除了栅与介质之间产生的寄生电容,减小了器件的栅源电容和栅漏电容,增大了器件的截止频率和最高振荡频率,使器件可工作于Ka波段及其以上频段,提高了器件的功率特性。

Description

HEMT器件及其制造方法
技术领域
本发明涉及半导体制造技术领域,更具体地说,涉及一种HEMT器件及其制造方法。
背景技术
毫米波段功率放大器在军用、商用和消费领域均具有巨大的应用前景。高频宽带无线通信技术、精确制导武器、远程雷达及空间通讯技术,工作频段从C、X波段逐渐向Ku、Ka等更高频段发展。
做为第三代半导体材料,GaN材料具有禁带宽度宽、击穿电场高、输出功率大的优点,而且GaN材料在高压下工作时的导通电阻小,使得GaN基功率器件也表现出更高的增益。同时,GaN基功率器件具有很高的电子迁移率和电子饱和速率,确保了该器件在Ka、Q甚至W波段的高增益。因此,GaN基的HEMT(HighElectronMobilityTransistor,高电子迁移率晶体管)技术已成为当前毫米波大功率器件领域研究的热点。
当前,GaN基的HEMT器件通常采用Γ型栅或T型栅结构,如图1所示,为现有技术中的GaN基的HEMT器件的结构图,该HEMT器件包括:
半导体衬底11,衬底11一般为SiC材料;
位于衬底11表面上的缓冲层12,缓冲层12材料为GaN;
位于缓冲层12表面上的外延层13,外延层13材料一般为AlGaN,缓冲层12和外延层13形成异质结,二者之间的界面上分布有二维电子气,形成导电沟道,外延层13即为势垒层;
位于所述外延层13表面上的帽层14,帽层14材料一般为GaN;
为了抑制电流崩塌效应,通常采用钝化工艺,在源极16和漏极17之间的帽层表面上生长绝缘介质,即位于所述帽层14表面上的钝化层15,钝化层15材料一般为氮化硅;
位于源极16和漏极17之间的栅极18,为了提高器件的栅控能力以及功率线性度,栅极18多采用Γ型栅或T型栅结构,其形成方式为,对钝化层15、GaN帽层14以及部分AlGaN外延层13进行刻蚀,形成栅器件的栅脚部分,同时采用光刻工艺形成宽栅帽,栅脚和栅帽共同形成Γ型栅或T型栅结构。
在实际使用中发现,上述结构的GaN基的HEMT器件(即GaN基的微波功率管芯)在Ku波段及Ku波段以下取得了良好的功率输出特性,但是当其应用在Ka波段及其以上频段时,器件的频率性能则下降了,使上述器件很难在Ka波段及其以上频段工作。
发明内容
本发明实施例提供了一种HEMT器件及其制造方法,解决了现有技术中的问题,相对于现有技术中的HEMT器件,该器件的截止频率和最高振荡频率均得到了提高,使器件可工作于Ka波段及其以上频段。
为实现上述目的,本发明实施例提供了如下技术方案:
一种HEMT器件制造方法,可用于Ka波段或更高频段,包括:
提供基底,所述基底包括衬底、位于所述衬底表面上的缓冲层,位于所述缓冲层表面上的外延层、位于所述外延层表面上的帽层以及位于所述帽层表面上的源极、漏极和钝化层;
在所述基底表面内形成栅槽,所述栅槽穿过所述钝化层、帽层并深入到所述外延层表面内;
在所述栅槽底面上形成T型栅,所述T型栅的栅脚边缘与所述栅槽侧壁具有一定间距,所述T型栅的栅帽下表面高于所述钝化层上表面且与所述钝化层上表面具有一定间距。
优选的,所述在所述基底表面内形成栅槽的过程具体为:
在所述钝化层表面上形成电子束胶层,采用电子束直写工艺,在所述电子束胶层表面内形成栅槽图形;
以具有栅槽图形的电子束胶层为掩膜,去除未被电子束胶层覆盖的钝化层材料、帽层材料和部分外延层材料,在所述基底表面内形成栅槽。
优选的,所述以具有栅槽图形的电子束胶层为掩膜,在所述基底表面内形成栅槽具体为:以具有栅槽图形的电子束胶层为掩膜,采用非谐振型电感耦合等离子刻蚀ICP工艺,去除未被电子束胶层覆盖的基底材料,在所述基底表面内形成栅槽。
优选的,所述栅槽的宽度在0.2μm-0.3μm以内。
优选的,所述在所述栅槽底面上形成T型栅的过程具体为:
在具有栅槽的基底表面上形成双层电子束胶层,其中,表层电子束胶层和底层电子束胶层之间具有隔离层;
采用两次电子束光刻工艺,在所述双层电子束胶层表面内形成T型栅图形,其中,第一次电子束光刻工艺在所述表层电子束胶层表面内形成T型栅的栅帽图形,以具有栅帽图形的表层电子束胶层为掩膜,去除未被表层电子束胶层覆盖的隔离层材料,在所述隔离层表面内形成栅帽图形,第二次电子束光刻工艺在所述底层电子束胶层表面内形成T型栅的栅脚图形;
以具有T型栅图形的双层电子束胶层为掩膜,在T型栅图形的缺口内填充栅极材料,形成T型栅。
优选的,所述隔离层的厚度为10nm。
优选的,所述隔离层为Al层。
优选的,所述T型栅的栅脚宽度在0.1μm-0.15μm以内,所述T型栅的栅帽宽度在0.6μm-0.8μm以内。
优选的,所述在T型栅图形的缺口内填充栅极材料,形成T型栅的过程具体为:
在所述T型栅图形的缺口内形成金属Ni层,所述Ni层覆盖所述T型栅图形的缺口的底部和侧壁,所述Ni层的厚度为
在所述Ni层表面上填充Au,以填满所述T型栅图形的缺口;
去除多余的Ni层和Au层材料,使T型栅的栅帽上表面与所述表层电子束胶层表面齐平,所述Au层厚度为
去除双层电子束胶层和隔离层,得到T型栅。
优选的,所述T型栅的中轴线与所述栅槽的中轴线为同一条直线。
优选的,在所述基底表面内形成栅槽之后,在所述栅槽底面上形成T型栅之前,还包括:
对具有栅槽并去除电子束胶层的基底进行快速热退火。
优选的,所述快速热退火过程的退火温度为340℃-360℃,退火时间为50s-70s。
本发明实施例还公开了一种HEMT器件,可用于Ka波段或更高频段,包括:
基底,所述基底包括衬底、位于所述衬底表面上的缓冲层,位于所述缓冲层表面上的外延层、位于所述外延层表面上的帽层以及位于所述帽层表面上的源极、漏极和钝化层,所述钝化层位于所述源极和漏极之间的帽层表面上;
贯穿所述钝化层、帽层并深入到所述外延层表面内的栅槽;
位于所述栅槽底面上的T型栅,所述T型栅的栅脚边缘与所述栅槽侧壁具有一定间距,所述T型栅的栅帽下表面高于所述钝化层上表面且与所述钝化层上表面具有一定间距。
优选的,所述钝化层材料为Si3N4,且所述钝化层厚度为
优选的,所述T型栅的栅脚宽度在0.1μm-0.15μm以内,所述T型栅的栅帽宽度在0.6μm-0.8μm以内,且所述栅槽的宽度在0.2μm-0.3μm以内。
优选的,所述T型栅的中轴线与所述栅槽的中轴线为同一条直线。
与现有技术相比,上述技术方案具有以下优点:
本发明实施例提供的HEMT器件及其制造方法,由于T型栅的栅脚和栅帽均未与钝化层的介质直接接触,而是保留了一定间隔,从而在根本上降低甚至消除了栅与介质之间产生的寄生电容,在很大程度上减小了器件的栅源电容和栅漏电容,进而增大了器件的截止频率和最高振荡频率,使器件可工作于Ka波段及其以上频段,也就提高了器件的功率特性。
同时,相对于现有技术中的HEMT器件,在钝化层介质的介电常数、饱和电子漂移速率以及沟道宽度相同的情况下,由于势垒层的厚度降低了,从而提高了器件的跨导,降低了器件的栅电阻,提高了器件的栅控能力。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为现有技术中的HEMT器件的结构图;
图2-图7为本发明实施例公开的HEMT器件制造方法各步骤的剖面图;
图8为为对本发明实施例中的HEMT器件与常规的Γ型栅的HEMT器件的栅源电容和栅漏电容进行仿真后的对比示意图;
图9为对本发明实施例中的HEMT器件与常规的Γ型栅的HEMT器件的截止频率和最高振荡频率进行仿真后的对比示意图;
图10为本发明实施例公开的HEMT器件转移特性示意图;
图11为对本发明实施例中的HEMT器件进行实测后得到的器件截止频率示意图;
图12为对本发明实施例中的HEMT器件进行实测后得到的器件最高振荡频率示意图;
图13为对本发明实施例中的HEMT器件进行实测后得到的器件在30GHz下功率特性示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术所述,现有技术中的HEMT器件由于频率性能受到影响,很难应用于Ka频段及其更高频段,发明人研究发现,出现这种问题的原因是,传统Γ型栅或T型栅直接与钝化层的介质相接触,从而在栅与介质之间产生的寄生电容较大,进而导致栅源电容Cgs和栅漏电容Cgd的增大,根据器件的截止频率fT和最高振荡频率fmax的计算公式可知,Cgs和Cgd的增大会导致器件的截止频率fT和最高振荡频率fmax降低。
HEMT器件截止频率fT的计算公式为:
f T = v eff 2 π L g = g m 2 π [ ( C gs + C gd ) ( 1 + R s + R d R ds ) + g m C gd ( R s + R d ) ]
HEMT器件最高振荡频率fmax的计算公式为:
f max = f T 2 [ R g + R i + R s R ds + ( 2 π f T R g C gd ) ] 1 2
基于此,本发明实施例提供了一种HEMT器件制造方法,该方法各步骤的剖面图如图2-图7所示,包括以下步骤:
步骤1:如图2和图3所示,提供基底,所述基底包括衬底201、位于所述衬底201表面上的缓冲层202,位于所述缓冲层202表面上的外延层203、位于所述外延层203表面上的帽层204以及位于所述帽层204表面上的源极205、漏极206和钝化层207;
需要说明的是,本实施例中的基底可以包括半导体元素,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以包括混合的半导体结构,例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、氮化镓、氮化镓铝、砷化镓或锑化镓、合金半导体或其组合;也可以是绝缘体上硅(SOI)。此外,半导体基底还可以包括其它的材料,例如外延层或埋氧层的多层结构。虽然在此描述了可以形成基底的材料的几个示例,但是可以作为半导体基底的任何材料均落入本发明的精神和范围。
本实施例的衬底201优选为SiC衬底,所述缓冲层202材料优选为GaN,所述外延层203材料优选为AlGaN,缓冲层202和外延层203形成异质结,二者之间的界面上分布有二维电子气,形成导电沟道,外延层203即为势垒层。本实施例中的AlGaN外延层203的厚度可以为23nm-25nm,当然在满足器件基本性能的情况下,也可以适当的减薄AlGaN外延层203的厚度,如减薄到20nm-23nm,或者减薄到16nm-18nm。
所述帽层204材料为GaN,所述钝化层207材料为Si3N4,且所述钝化层厚度优选为更优选为
具体的,如图2所示,可采用常规AlGaN/GaN的HEMT器件制作工艺形成器件的源极205和漏极206,还可在形成源极和漏极后采用快速退火合金工艺,使源极和漏极与半导体材料之间形成良好的欧姆接触,之后如图3所示,可采用CVD、PECVD、LPTEOS、HDP(高密度等离子体化学气相淀积)或PVD等工艺,在GaN帽层204表面上形成Si3N4钝化层207,此时的钝化层207也同时覆盖了源极205和漏极206的表面。
步骤2:如图4所示,在所述基底表面内形成栅槽208,所述栅槽208穿过所述钝化层207、帽层204并深入到所述外延层203表面内;
本实施例中所述栅槽的宽度优选为在0.2μm-0.3μm以内。
在所述钝化层207表面旋涂光刻胶,形成光刻胶层,这里可采用常规的光学光刻胶,之后采用光学光刻工艺,即曝光、显影后,去除源极205和漏极206表面上的光刻胶,以在所述光刻胶层表面内形成源极205和漏极206上的窗口图形,之后通过反应离子刻蚀工艺(简称RIE刻蚀)去除源极205和漏极206的表面上的钝化层材料。
由于栅槽208的关键尺寸较大,而且对关键尺寸的要求并非过于精准,本实施例中可采用深紫外光刻或电子束光刻等工艺形成栅槽208,优选的,采用电子束光刻工艺形成栅槽208,该过程具体为:
在所述钝化层207表面上旋涂形成电子束胶层(图中未示出),之后采用电子束直写工艺,在所述电子束胶层表面上形成栅槽图案,之后经过显影,在所述电子束胶层表面内形成栅槽图形。
之后,以具有栅槽图形的电子束胶层为掩膜,去除未被电子束胶层覆盖的钝化层材料、帽层材料和部分外延层材料,在所述基底表面内形成栅槽。本实施例中优选采用非谐振型电感耦合等离子刻蚀ICP工艺去除未被电子束胶层覆盖的钝化层材料、帽层材料和部分外延层材料,之后去除该电子束胶层。
本实施例中去除的AlGaN外延层材料的厚度优选为4nm-5nm。
本领域技术人员可以理解,去除源极205和漏极206的表面上的钝化层材料的过程也可以在形成钝化层207之后,单独采用一次常规光刻工艺(如深紫外光刻)定义最终的钝化层图形,之后采用一次常规干法刻蚀或ICP刻蚀等工艺,去除源极205和漏极206的表面上的钝化层材料,以得到最终的钝化层207,之后再进行栅槽的光刻和刻蚀。
另外,在形成栅槽并去除电子束胶层之后,本实施例中还包括,对具有栅槽并去除电子束胶层的基底进行快速热退火,修复刻蚀过程造成的表面损伤。优选的,该快速热退火过程的退火温度为340℃-360℃,退火时间为50s-70s,更优选的,退火温度为350℃,退火时间为60s。
步骤3:如图5和图6所示,在所述栅槽208的底面上形成T型栅213,所述T型栅213的栅脚212b边缘与所述栅槽侧壁具有一定间距,所述T型栅213的栅帽213a下表面高于所述钝化层207上表面且与所述钝化层207上表面具有一定间距。
也就是说,除栅脚底部外,T型栅213的栅脚其它部分均不与栅槽接触,且栅帽任何部分均不与钝化层207相接触,换句话说,栅脚的宽度需小于栅槽的宽度,而由于栅帽位于钝化层上方,已不在栅槽范围内,栅帽的宽度可以大于栅槽的宽度,宽栅帽的的作用在于,降低栅电阻,同时起到栅场板的作用,调制栅漏电场,增加器件的击穿电压,以提高器件的工作电压。
优选的,本实施例中所述T型栅的栅脚宽度在0.1μm-0.15μm以内,所述T型栅的栅帽宽度在0.6μm-0.8μm以内。
具体的,本实施例中形成T型栅213的过程具体为:
步骤31:如图5所示,在具有栅槽208的基底表面上形成双层电子束胶层,其中,表层电子束胶层211和底层电子束胶层209之间具有隔离层210,所述底层电子束胶层209填满栅槽区域;
需要说明的是,本实施例中并不限定隔离层210的材料,只要能够腐蚀隔离层的溶液与表层电子束胶和底层电子束胶材料没有影响,表层电子束胶的显影液对隔离层材料也没有腐蚀作用,而且,本实施例中的隔离层厚度不宜过大,以免参与栅脚的形状,即避免在去除隔离层时影响到栅脚的形状。
因此,本实施例优选的,所述隔离层厚度优选为9nm-11nm,更优选为10nm,隔离层的材料优选为金属Al,可采用磁控溅射或蒸镀工艺形成金属Al层,该金属Al层可采用碱性溶液进行腐蚀,且腐蚀溶液对表层电子束胶和底层电子束胶材料没有影响。
优选的,本实施例中的表层电子束胶层211选择PMMA胶,底层电子束胶层209选择UVIII胶,当然还可以选择其它合适的电子束胶,这里不再赘述。
步骤32:之后,采用两次电子束光刻工艺,在所述双层电子束胶层表面内形成T型栅图形212,其中,第一次电子束光刻工艺,即采用电子束直写工艺在所述表层电子束胶层211表面内形成T型栅的栅帽图形212a,以具有栅帽图形212a的表层电子束胶层为掩膜,采用相应的腐蚀溶液,去除未被表层电子束胶层覆盖的隔离层材料,在所述隔离层表面内形成栅帽图形(图中未示出),第二次电子束光刻工艺,即采用电子束直写工艺在所述底层电子束胶层209表面内形成T型栅的栅脚图形212b,一般情况下,栅脚图形212b的中轴线与栅帽图形212a的中轴线重合;
步骤33:如图6所示,以具有T型栅图形的双层电子束胶层为掩膜,在T型栅图形的缺口内填充栅极材料,形成T型栅213。
其中,在T型栅图形212的缺口内填充栅极材料,形成T型栅的过程具体为:
步骤331:在所述T型栅图形212的缺口内可采用蒸镀或溅射等工艺形成金属Ni层,所述Ni层覆盖所述T型栅图形的缺口的底部和侧壁,所述Ni层的厚度优选为更优选为
步骤332:在所述Ni层表面上填充Au,以填满所述T型栅图形的缺口;
步骤333:去除多余的Ni层和Au层材料,使T型栅的栅帽上表面与所述表层电子束胶层表面齐平,所述Au层厚度优选为更优选为
步骤334:去除双层电子束胶层和隔离层,得到T型栅。
本实施例中可采用常规的T型栅金属剥离工艺,如采用丙酮试剂等,这里不做详细描述。
另外,本实施例中在形成T型栅之后,还包括:
步骤4:如图7所示,通过金属布线,对源极205和漏极206进行加厚并引出源极205、漏极206以及T型栅213,得到完整的HEMT器件。
本发明实施例提供的HEMT器件制造方法,由于T型栅的栅脚和栅帽均未与钝化层的介质直接接触,而是保留了一定间隔,从而在根本上降低甚至消除了栅与介质之间产生的寄生电容,在很大程度上减小了器件的栅源电容Cgs和栅漏电容Cgd,根据以上提供的器件的截止频率fT和最高振荡频率fmax的计算公式可知,Cgs和Cgd减小了,在其它参数不变的情况下,器件的截止频率fT和最高振荡频率fmax必然会提高。
器件的截止频率和最高振荡频率增大了,器件的截止频率表示器件可以工作的频点,器件的最高振荡频率表示器件工作时的功率增益的大小,从而使本实施例的方法制作出的HEMT器件可工作于Ka波段及其以上频段,也就提高了器件的功率特性。
同时,跨导表示器件的栅控能力,根据跨导的计算公式:
g m = ϵ 0 ϵ r v eff W a
其中,ε表示钝化层介质的介电常数,v表示饱和电子漂移速率,W表示沟道宽度,a表示势垒层的厚度,因此,相对于现有技术中的HEMT器件,在钝化层介质的介电常数、饱和电子漂移速率以及沟道宽度相同的情况下,由于本实施例中的势垒层的厚度a降低了,从而提高了器件的跨导,降低了器件的栅电阻,提高了器件的栅控能力。
本发明另一实施例公开的HEMT器件制造方法,与上一实施例不同的是,本实施例中在栅槽底面上形成T型栅时,更具体的,在上述步骤32中,在所属双层电子束胶层表面内形成的T型栅图形212的中轴线与所述栅槽的中轴线重合,即最终形成的T型栅的中轴线与所述栅槽的中轴线为同一条直线。
采用本实施例中的制造方法制作出的HEMT器件,可以进一步减小T型栅处的寄生电容,从而进一步降低了栅源电容和栅漏电容,增大了器件的截止频率和最高振荡频率,使器件可工作于更高的频段。
与上述方法实施例相对应,本实施例公开了一种采用上述方法制作出的HEMT器件,该器件可用于Ka波段或更高频段,如图7所示,该器件包括:
基底,所述基底包括衬底201、位于所述衬底201表面上的缓冲层202,位于所述缓冲层202表面上的外延层203、位于所述外延层203表面上的帽层204以及位于所述帽层表面上的源极205、漏极206和钝化层207,所述钝化层207位于所述源极205和漏极206之间的帽层表面上;
贯穿所述钝化层207、帽层204并深入到所述外延层203表面内的栅槽208;
位于所述栅槽208底面上的T型栅213,所述T型栅的栅脚213b边缘与所述栅槽208侧壁具有一定间距,所述T型栅的栅帽213a下表面高于所述钝化层207上表面且与所述钝化层207上表面具有一定间距。
本实施例中所述钝化层207材料为Si3N4,且所述钝化层207厚度优选为更优选为
所述T型栅的栅脚宽度在0.1μm-0.15μm以内,所述T型栅的栅帽宽度在0.6μm-0.8μm以内,且所述栅槽的宽度在0.2μm-0.3μm以内。
进一步的,本实施例中所述T型栅213的中轴线与所述栅槽208的中轴线为同一条直线,以进一步减小T型栅处的寄生电容,从而进一步降低了栅源电容和栅漏电容,增大了器件的截止频率和最高振荡频率,使器件可工作于Ka频段及更高的频段。
本实施例中所述的Ka频段等是根据当今通用的频谱分段法进行划分的,即由电气和电子工程学会(IEEE)建立的IEEE频谱,C波段的频率范围为4GHz-8GHz,X波段的频率范围为8GHz-12.5GHz,Ku波段的频率范围为12.5GHz-18GHz,K波段的频率范围为18GHz-26.5GHz,Ka波段的频率范围为26.5GHz-40GHz,毫米波即Q波段的频率范围为40GHz-300GHz,亚毫米波即W波段的频率范围为300GHz-3000GHz。
经过实验证明,本实施例中的HEMT器件可应用于Ka波段或更高频段,通过特性模拟,将该HEMT器件的各项性能参数与现有技术中的HEMT器件进行比较,比较结果如图8-图13所示,下面对各图进行相应的说明。
参见图8,为对本实施例中的HEMT器件与常规的Γ型栅的HEMT器件的栅源电容Cgs和栅漏电容Cgd进行仿真后的对比示意图,曲线301表示常规的Γ型栅的HEMT器件的栅源电容Cgs随工作频率变化的变化曲线,曲线302表示常规的Γ型栅的HEMT器件的栅漏电容Cgd随工作频率变化的变化曲线,曲线303表示本实施例中的HEMT器件的栅源电容Cgs随工作频率变化的变化曲线,曲线304表示本实施例中的HEMT器件的栅漏电容Cgd随工作频率变化的变化曲线,图8的横坐标表示工作频率,纵坐标表示电容大小,单位为F/μm,从图中可以看出,本实施例中的HEMT器件的栅源电容Cgs和栅漏电容Cgd较现有技术中的常规的Γ型栅的HEMT器件的栅源电容Cgs和栅漏电容Cgd明显减小了很多。
图9为对本实施例中的HEMT器件与常规的Γ型栅的HEMT器件的截止频率fT和最高振荡频率fmax进行仿真后的对比示意图,从曲线305中可以得出本实施例中的HEMT器件的截止频率fT,从曲线306中可以得出本实施例中的HEMT器件的最高振荡频率fmax,从曲线307中可以得出常规的Γ型栅的HEMT器件的截止频率fT,从曲线308中可以得出常规的Γ型栅的HEMT器件的最高振荡频率fmax,图中的H(2,1)表示小信号电流增益,H(2,1)为1(即0dB)对应的是器件的截止频率,MAG表示器件的最大功率增益(maximumpowergain),MAG为1(即0dB)对应的是器件的最高振荡频率。从图中可以看出,本实施例中的HEMT器件的截止频率fT和最高振荡频率fmax较现有技术中的常规的Γ型栅的HEMT器件的截止频率fT和最高振荡频率fmax明显提高了。
图10为本实施例中的HEMT器件转移特性示意图,从图中的曲线309可以看出器件的最高跨导(Gm)412mS/mm。
图11为对本实施例中的HEMT器件进行实测后得到的器件截止频率fT示意图,由于采用的设备的实测频率为100MHz~40GHz,因此,40GHz以后的曲线通过20dB/dec线外可以推出。当H(2,1)为1(即0dB)对应的频率为75GHz,即本实施例中的HEMT器件的截止频率fT为75GHz。
图12为对本实施例中的HEMT器件进行实测后得到的器件最高振荡频率fmax示意图,同样的,由于采用的设备的实测频率为100MHz~40GHz,因此,40GHz以后的曲线通过20dB/dec线外可以推出。当MAG为1(即0dB)对应的频率是115GHz,即本实施例中的HEMT器件的最高振荡频率fmax是115GHz,在Ka波段,我们通常用30GHz下的MAG来表征器件的功率增益,本实施例中的HEMT器件30GHz下为10.143。
图13为对本实施例中的HEMT器件进行实测后得到的器件在30GHz下功率特性示意图,该曲线是通过loadpull系统(负载阻抗牵引测试系统)在30GHz下测试得到,本实施例中的HEMT器件30GHz下的线性增益为7.1dB。
通过以上各曲线及测试结果可知,本实施例中的HEMT器件的栅控特性良好,小信号特性、功率特性良好,器件可以工作于Ka波段以及更高频段。
以上所述实施例,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (11)

1.一种HEMT器件制造方法,可用于Ka波段或更高频段,其特征在于,包括:
提供基底,所述基底包括衬底、位于所述衬底表面上的缓冲层,位于所述缓冲层表面上的外延层、位于所述外延层表面上的帽层以及位于所述帽层表面上的源极、漏极和钝化层;
在所述基底表面内形成栅槽,所述栅槽穿过所述钝化层、帽层并深入到所述外延层表面内;
在所述栅槽底面上形成T型栅,所述T型栅的栅脚边缘与所述栅槽侧壁具有一定间距,且所述T型栅的栅脚边缘与所述钝化层具有一定间距,所述T型栅的栅帽下表面高于所述钝化层上表面且与所述钝化层上表面具有一定间距;
其中,所述在所述栅槽底面上形成T型栅的过程具体为:
在具有栅槽的基底表面上形成双层电子束胶层,其中,表层电子束胶层和底层电子束胶层之间具有隔离层;
采用两次电子束光刻工艺,在所述双层电子束胶层表面内形成T型栅图形,其中,第一次电子束光刻工艺在所述表层电子束胶层表面内形成T型栅的栅帽图形,以具有栅帽图形的表层电子束胶层为掩膜,去除未被表层电子束胶层覆盖的隔离层材料,在所述隔离层表面内形成栅帽图形,第二次电子束光刻工艺在所述底层电子束胶层表面内形成T型栅的栅脚图形;
以具有T型栅图形的双层电子束胶层为掩膜,在T型栅图形的缺口内填充栅极材料,形成T型栅。
2.根据权利要求1所述的方法,其特征在于,所述在所述基底表面内形成栅槽的过程具体为:
在所述钝化层表面上形成电子束胶层,采用电子束直写工艺,在所述电子束胶层表面内形成栅槽图形;
以具有栅槽图形的电子束胶层为掩膜,去除未被电子束胶层覆盖的钝化层材料、帽层材料和部分外延层材料,在所述基底表面内形成栅槽。
3.根据权利要求2所述的方法,其特征在于,所述以具有栅槽图形的电子束胶层为掩膜,在所述基底表面内形成栅槽具体为:以具有栅槽图形的电子束胶层为掩膜,采用非谐振型电感耦合等离子刻蚀ICP工艺,去除未被电子束胶层覆盖的基底材料,在所述基底表面内形成栅槽。
4.根据权利要求3所述的方法,其特征在于,所述栅槽的宽度在0.2μm-0.3μm以内。
5.根据权利要求1所述的方法,其特征在于,所述隔离层的厚度为10nm。
6.根据权利要求5所述的方法,其特征在于,所述隔离层为Al层。
7.根据权利要求1所述的方法,其特征在于,所述T型栅的栅脚宽度在0.1μm-0.15μm以内,所述T型栅的栅帽宽度在0.6μm-0.8μm以内。
8.根据权利要求1所述的方法,其特征在于,所述在T型栅图形的缺口内填充栅极材料,形成T型栅的过程具体为:
在所述T型栅图形的缺口内形成金属Ni层,所述Ni层覆盖所述T型栅图形的缺口的底部和侧壁,所述Ni层的厚度为
在所述Ni层表面上填充Au,以填满所述T型栅图形的缺口;
去除多余的Ni层和Au层材料,使T型栅的栅帽上表面与所述表层电子束胶层表面齐平,所述Au层厚度为
去除双层电子束胶层和隔离层,得到T型栅。
9.根据权利要求1-8任一项所述的方法,其特征在于,所述T型栅的中轴线与所述栅槽的中轴线为同一条直线。
10.根据权利要求9所述的方法,其特征在于,在所述基底表面内形成栅槽之后,在所述栅槽底面上形成T型栅之前,还包括:
对具有栅槽并去除电子束胶层的基底进行快速热退火。
11.根据权利要求10所述的方法,其特征在于,所述快速热退火过程的退火温度为340℃-360℃,退火时间为50s-70s。
CN201110364028.XA 2011-11-16 2011-11-16 Hemt器件及其制造方法 Active CN103117221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110364028.XA CN103117221B (zh) 2011-11-16 2011-11-16 Hemt器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110364028.XA CN103117221B (zh) 2011-11-16 2011-11-16 Hemt器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103117221A CN103117221A (zh) 2013-05-22
CN103117221B true CN103117221B (zh) 2016-03-16

Family

ID=48415564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110364028.XA Active CN103117221B (zh) 2011-11-16 2011-11-16 Hemt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103117221B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575802B (zh) * 2015-12-10 2018-04-24 中国电子科技集团公司第五十五研究所 低寄生参数铝镓氮化合物/氮化镓高迁移率晶体管的制造方法
CN105405388B (zh) * 2016-01-05 2018-03-09 京东方科技集团股份有限公司 像素驱动电路、显示基板和显示装置
CN107104142B (zh) * 2017-05-25 2023-06-13 中国电子科技集团公司第十三研究所 高阻衬底上的GaNHEMT管芯结构
CN107302022A (zh) * 2017-07-07 2017-10-27 西安电子科技大学 低损伤表面处理高效率器件及其制作方法
CN107910371B (zh) * 2017-09-21 2021-02-12 中国电子科技集团公司第五十五研究所 一种改善GaN HEMT表面电子束直写电荷积累的方法
CN108962751A (zh) * 2018-07-12 2018-12-07 中国科学院微电子研究所 GaN HEMT器件的制备方法
CN115799059B (zh) * 2023-02-09 2023-08-18 徐州金沙江半导体有限公司 一种GaN HEMT BCB介质双层栅制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1155774A (zh) * 1995-11-06 1997-07-30 三菱电机株式会社 半导体器件
CN1553487A (zh) * 2003-06-05 2004-12-08 中国科学院微电子中心 可获得纳米t型栅的高电子迁移率晶体管的制作方法
CN101095233A (zh) * 2004-12-30 2007-12-26 皇家飞利浦电子股份有限公司 增强-耗尽型半导体结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4606710B2 (ja) * 2003-07-14 2011-01-05 富士通株式会社 電界効果トランジスタ
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1155774A (zh) * 1995-11-06 1997-07-30 三菱电机株式会社 半导体器件
CN1553487A (zh) * 2003-06-05 2004-12-08 中国科学院微电子中心 可获得纳米t型栅的高电子迁移率晶体管的制作方法
CN101095233A (zh) * 2004-12-30 2007-12-26 皇家飞利浦电子股份有限公司 增强-耗尽型半导体结构及其制造方法

Also Published As

Publication number Publication date
CN103117221A (zh) 2013-05-22

Similar Documents

Publication Publication Date Title
CN103117221B (zh) Hemt器件及其制造方法
CN103367403B (zh) 半导体器件及其制造方法
CN107799590A (zh) 一种大栅宽的GaN基微波功率器件及其制造方法
CN111029400B (zh) 具有宽能隙三五族汲极的金属氧化物硅半导体场效晶体管及其制造方法
CN105576020B (zh) 具有纵向栅极结构的常关型hemt器件及其制备方法
CN104157691A (zh) 一种半导体器件及其制造方法
EP3491672B1 (en) High electron mobility transistor with tunable threshold voltage
CN102738228A (zh) 栅边缘凹槽型源场板结构高电子迁移率晶体管
CN109461774A (zh) 一种含高介电系数介质块的hemt器件
CN102315262B (zh) 半导体器件及其制造方法
CN102315124A (zh) 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法
Han et al. A nanoscale vacuum field emission gated diode with an umbrella cathode
CN207611772U (zh) 一种大栅宽的GaN基微波功率器件
CN201829506U (zh) 半导体器件
CN102315261B (zh) 半导体器件及其制造方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN112820646A (zh) 用于缩放栅极长度的工艺
CN213546322U (zh) 一种高电子迁移率晶体管结构
WO2024146456A1 (zh) 氮化镓器件及氮化镓器件的制作方法
Santoruvo AlGaN/GaN nanowires: From electron transport to RF applications
CN113540229B (zh) 半导体器件及其制作方法
WO2024146457A1 (zh) 氮化镓器件及氮化镓器件的制作方法
WO2024146449A1 (zh) 氮化镓器件及氮化镓器件的制作方法
CN101315894B (zh) 提高沟槽型双层栅功率mos两多晶硅间击穿电压的方法
Wakejima et al. A High Gain and High Yield 0.14 μm Au/WSi Buried Gate HJFET Technology with Directly Dry-etched SiO2 Openings

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant