CN1155774A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN1155774A CN1155774A CN 96122622 CN96122622A CN1155774A CN 1155774 A CN1155774 A CN 1155774A CN 96122622 CN96122622 CN 96122622 CN 96122622 A CN96122622 A CN 96122622A CN 1155774 A CN1155774 A CN 1155774A
- Authority
- CN
- China
- Prior art keywords
- layer
- electron supply
- channel layer
- doped
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
一种半导体器件,包括:InP衬底;沟道层以及:Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)电子供给层。电子亲和力小于沟道层的电子供给层中掺有n型杂质。在350℃左右的热处理中,n型AlGaAsPSb的电气特性不会改变,这样就制作出一种热稳定的、高可靠的HEMT在制作和工作过程中,其选择性几乎不随时间而变化。此外,容易高自由度地制作出一种由电子供给层和沟道层构成的、具有满意的能带结构的异质结构,从而极大地提高了设计器件的自由度。
Description
本发明涉及半导体器件,尤其涉及使用AlGaAsPSb的化合物半导体器件。
近年来,Al0.48In0.52As(以下简称为AlInAs)作为一种晶格结构与InP衬底匹配的化合物半导体受到瞩目,为了提高器件的性能,由AlInAs和InxGa1-xAsyP1-y(0≤x≤1,0≤y≤1)构成的一种异质结结构也被广泛用于制作光学器件和电子器件。然而,n型AlInAs的热稳定性至今未被完满解决。因此,使用n型AlInAs来实现高可靠性器件是困难的。
图28表示一种现有技术中AlInAs/InGaAs高电子迁移率晶体管(以下称为HEMT)的剖视图。图中,标号1表示半绝缘InP衬底。低阻未掺杂AlInAs缓冲层2位于衬底1上。具有很低杂质浓度的未掺杂AlInAs沟道层3位于缓冲层2上。具有很低杂质浓度的未掺杂AlInAs隔离层4位于沟道层3上。具有比AlInAs沟道层3的电子亲和力小且含有高浓度n型杂质(如硅)的n型AlInAs电子供给层5位于隔离层4上。具有低杂质浓度的未掺杂AlInAs肖特基层6位于电子供给层5上。控制沟道层3中电流流动的栅极8位于肖特基层的一部分区域上。肖特基层6作为和栅极8相接触的肖特基接触区。具有高浓度n型杂质的N型InGaAs接触层7位于肖特基层6上栅极8的两侧,并且与栅极8离开一段距离。彼此隔开的源极9和漏极10位于各自的接触层7上。接触层7和源极9以及漏极10作成欧姆接触。
由于栅极8位于具有很低杂质浓度的未掺杂AlInAs肖特基层6的表面,栅极8与肖特基层6的接触是良好的肖特基接触。另外,由于源极9和漏极10位于高掺杂n型InGaAs接触层7的表面,源极和漏极与接触层的接触是良好的欧姆接触。而且,缓冲层2阻止了衬底与生长的半导体层之间界面处的漏电流。
图29为图28所示的AlInAs/InGaAs HEMT结构的能带图。如图29所示,由于InGaAS沟道层3的电子亲和力大于AlInAs电子供给层5的电子亲和力,由n型AlInAs电子供给层5中的离子化施主提供的电子向InGaAs沟道层3中转移,在沟道层3中与电子供给层5交界处附近的区域形成了二维电子气(以下称为2-DEG)。由于电子移动中穿过很低杂质浓度InGaAs层,当漏极10相对于源极9具有正电势时,沟道层3中的电子以很高的速度从源极向漏极方向移动,从而有电流从源极到漏极流动。2-DEG的浓度通过改变栅极8的电压进行控制,以此控制源极和漏极之间的电流流动。另外,隔离层4阻止电子供给层5中的杂质扩散到沟道层3,从而避免了沟道层3中电子迁移率发生不期望的降低。
在AlInAs/InGaAs HEMT的现有技术中,虽然n型AlInAs被用作电子供给层5的材料,但n型AlInAs的抗热性很低。例如,对它进行300℃的热处理,载流子浓度降低到热处理前载流子浓度的90%。另外,如果在450℃下进行热处理,载流子浓度可以显著降低到30%。因此,当对现有技术的HEMT进行诸如制作欧姆接触的烧结,光刻中光致抗蚀剂的烘焙或者组装中芯片的键合过程中施以300~450℃的热处理时,n型AlInAs电子供给层的载流子浓度显著降低。结果,便得HEMT的工作特性变坏。而且,工作特性又会随着时间的推移而改变。
其中,AlInAs/InGaAs/InP HEMT结构的热稳定性报道于AppliedPhysics Letters,Vol.66,No.7,1995,pp.863~865。依据这篇报道,当退火温度超过350℃时,n型AlInAs电子供给层的载流子浓度显著降低,并且HEMT的电气特性也变坏了。这是因为退火过程中氟扩散造成n型AlInAs电子供给层中的施主失去了活性。这种现象仅限于n型AlInAs。因此,在使用n型AlInAs的半导体器件中,电特性会因热而发生不期望的变化。即当在半导体器件中使用n型AlInAs时,电特性会因圆片在阶段工序中的热处理而发生不期望的变化,从而无法得到所期望的特性。另外,半导体器件的热稳定性和可靠性也降低了。
此外,当AlxIn1-xAs的晶格与InP衬底匹配时,Al组分x唯一确定于0.48,从而能带结构也被唯一确定了。因此,当设计具有异质结结构的半导体器件时,该异质结结构形成于与InP晶格匹配的AlInAs和另一种材料的交界处,设计的自由度是很小的,从而限制了半导体器件性能的提高。
本发明的一个目的是提供一种制作于InP衬底上的半导体器件,具有热稳定性和高可靠性,并在设计上具有很高的自由度。
本发明的其他目的和优点可从以下详细描述中明显看出。详细描述和特定的实施例只用于示意性的说明,因为从这些详细的描述中本领域技术人员在不脱离本发明的精神和范围的情况下,可容易进行各种补充和变更。
依据本发明的第一方案,一种半导体器件,其包括:半导体衬底,一个AlxGa1-xAsyPzSb1-y-z(0≤x≤1,0≤y<1,0<z≤1)层位于半导体衬底上。在AlxGa1-xAsyPzSb1-y-z层中,通过改变组分x,y和z,在其晶格与半导体衬底匹配的情况下可以在一个很宽的范围里使这一层的能带间隙Eg发生变化。另外,在使x和y或x和z维持合适关系的情况下,通过改变组分x,y和z可以改变形成于导带底端的能量Ec和价带顶端的能量Ev之间的异质界面的能带不连续性而不使能带间隙Eg发生变化。因此,在高自由度的情况下容易制作具有期望的能带结构的异质结构,从而设计器件的自由度得到了显著的提高。
依据本发明的第二个方案,一种半导体器件,包括:具有晶格常数的InP衬底;具有电子亲和力的位于InP衬底上的沟道层,其中的电子作为电荷载流子移动;以及为沟道层提供电子的Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)电子供给层,它使用n型施主杂质来掺杂并具有比沟道层小的电子亲和力。由于n型AlGaAsPSb是热稳定的,因此在大约350℃热处理的情况下电子特性不会改变。因此,实现了一种热稳定的、高可靠的、在制作和工作过程中特性几乎不随时间而改变的HEMT。而且,在Alx1Ga1-x1Asy1Pz1Sb1-y1-z1电子供给层中,通过改变组分x1,y1和z1,在晶格与InP衬底匹配的情况下,可以在一个很宽的范围内使这一层的能带间隙Eg发生变化。另外,在使x1和y1或x1和z1维持合适关系的情况下,通过改变组分x1,y1和z1可以改变形成于导带底端的能量Ec和价带顶端的能量Ev之间的异质界面的能带不连续性而不使能带间隙Eg发生变化。因此,在高自由度的情况下容易制作具有期望的能带结构的异质结构,从而设计器件的自由度得到了显著的提高。此外,由于使用AlGaAsPSb作电子供给层,在电子供给层和沟道层间的异质界面处,与AlGaAsSb电子供给层相比,电子供给层的能带间隙Eg和导带底端的能量间距ΔEc之间的差别,即Eg-ΔEc增加了,因此异质界面处电荷载流子的复合被抑制了。结果,沟道层载流子的浓度增加了,从而提供了一种具有改进的工作特性的HEMT。
依据本发明的第三个方案,这种半导体器件还包括位于沟道层和电子供给层之间的、电子亲和力小于沟道层的未掺杂的Alx2Ga1-x2Asy2Pz2Sb1-y2-z2(0≤x2≤1,0≤y2<1,0<z2≤1)间隔层。间隔层阻止电子供给层中的杂质扩散到沟道层,从而避免由于杂质扩散而造成沟道层中的电子迁移率发生不期望的降低。而且,由于使用AlGaAsPSb作间隔层,与使用AlInAs作间隔层的情况相比,提高了设计器件的自由度。
依据本发明的第四个方案,这种半导体器件还包括位于沟道层和电子供给层上的未掺杂的Alx3Ga1-x3Asy3Pz3Sb1-y3-z3(0≤x3≤1,0≤y3<1,0<z3≤1)肖特基层;以及位于肖特基层上的栅极。因此,在栅极和肖特基层间作成了良好的肖特基接触。而且,由于使用AlGaAsPSb作肖特基层,与使用AlInAs作间隔层的情况相比,其提高了设计器件的自由度。
依据本发明的第五个方案,这种半导体器件还包括与InP衬底接触的、位于沟道层和电子供给层下的未掺杂的Alx4Ga1-x4Asy4Pz4Sb1-y4-z4(0≤x4≤1,0≤y4<1,0<z4≤1)缓冲层。因此,抑制了InP衬底与生长于其上的半导体层之间界面处的漏电流,从而作成了一种具有改进电气特性的HEMT。
依据本发明的第六个方案,在这种半导体器件中,电子供给层包括掺有n型施主杂质的平面区域。在这种结构中,由于作为高浓度电子供给源的原子平面掺杂区域位于沟道层附近,在沟道层中制作了高浓度2-DEG,从而提高了沟道层中载流子的浓度,制成了一种高性能HEMT。
依据本发明的第七个方案,在这种半导体器件中,电子供给层包括由AlGaAsPSb作成的量子阱区域使用n型施主杂质掺杂。在这种结构中,量子阱区域中的离化施主产生一个次能带,结果与在电子供给层中均匀掺杂n型施主杂质的情况相比,可向沟道层中高效率地提供电子。因此,沟道层中作为电荷载流子的电子的浓度提高了,从而提高了HEMT的电气特性。
依据本发明的第八个方案,在这种半导体器件中,电子供给层位于沟道层上。因此,减小了源漏极和沟道层之间的电阻,从而源电阻和漏电阻减小了,就制成了一种具有改进电气特性的HEMT。
依据本发明的第九个方案,在这种半导体器件中,电子供给层位于沟道层和InP衬底之间。在这种结构中,只有未掺杂肖特基层存在于沟道层和栅极之间,并且通过n型施主杂质高浓度掺杂的电子供给层位于沟道层的衬底一侧。因此,与电子供给层位于沟道层栅极一侧的HEMT相比,提高了栅击穿电压。另外,抑制了器件上半导体层表面状态特性变化的影响。
依据本发明的第十个方案,这种半导体器件包括分别位于沟道层上和沟道层与InP衬底间的两个电子供给层。在这种结构中,由于在沟道层的栅极一侧和衬底一侧都有电子供给层,进一步提高了沟道层中2-DEG的浓度,结果制成了一种可用于需要高电流驱动能力的高功率输出控制的HEMT。
依据本发明的第十一个方案,在这种半导体器件中,沟道层是由一种半导体材料构成的形变晶格层,它具有与InP衬底不同的晶格常数。更明确地说,使用的是未掺杂的InxGa1-xAs(0.53<x≤1)形变晶格沟道层。因此,与和InP晶格匹配的In0.5aGa0.47As沟道层相比,增加了沟道层和电子供给层间导带间距ΔEc,从而在沟道层中产生了高浓度的2-DEG。而且,由于沟道层中In的组分大,因此提高了沟道层中的电子迁移率和饱和速度。结果改进了HEMT的电气特性。
依据本发明的第十二个方案,一种半导体激光器,包括发射激光并具有能带间隙的有源层;具有第一导电类型的能带间隙大于有源层能带间隙的Alx5Ga1-x5Asy5Pz5Sb1-y5-z5(0≤x5≤1,0≤y5<1,0<z5≤1)下覆盖层和具有与第一导电类型相反的第二导电类型的能带间隙大于有源层能带间隙的Alx6Ga1-x6Asy6Pz6Sb1-y6-z6(0≤x6≤1,0≤y6<1,0<z6≤1)上覆盖层,下上覆盖层将有源层夹在中间。在这种由下覆盖层、有源层和上覆盖层构成的双异质结结构中,每个异质结的势垒,换句话说,导带底端的能量间距ΔEc和价带顶端的能量间距ΔEv,可以通过改变组成下覆盖层和上覆盖层的AlGaAsPSb的组分来改变,从而容易地制作出了一种具有期望的能带结构的半导体激光器。另外,由于使用AlGaAs PSb作为覆盖层,实现了一种热稳定的、高可靠的半导体激光器,并且设计的自由度也得到了改进。
依据本发明的第十三个方案,在这种半导体激光器件中,有源层由Alx7Ga1-x7Asy7Pz7Sb1-y7-z7(0≤x7≤1,0≤y7<1,0<z7≤1)构成。AlGaAsPSb的能带间源Eg可以在维持晶格常数,即维持与InP晶格匹配的情况下通过变换组分来改变。因此,通过适当地选择AlGaAsPSb有源层的组分,在有源层与InP衬底晶格匹配的情况下,激光的振荡波长可以在0.6μm至2μm的一个很宽的区域内改变。当有源层由AlGaAsSb构成时,有源层中的能带间距ΔEc减小了,电子限制效应降低了,从而减小了激光发射效率。然而在使用AlGaAsPSb有源层的半导体激光器中,可以通过增加P组分来增加能带间距ΔEc。因此,避免了有源层中电子限制效应发生不期望的降低,从而作出了一种具有高发光效率的半导体激光器。另外,由于使用AlGaAsPSb作为有源层和上下覆盖层,从而实现了一种热稳定的高可靠的半导体激光器,并且设计的自由度也得到了提高。
依据本发明的第十四方案,在这种半导体激光器件中,有源层由InGaAsSb或InGaPSb构成。因此在有源层与InP衬底晶格匹配的情况下,激光的振荡波长可以在2μm至4μm的一个很宽的区域内改变。
图1示出了按照本发明第一实施例的HEMT的剖视图。
图2(a)至图2(k)示出了一种制作图1所示的HEMT的方法的各工艺步骤的剖视图。
图3(a)是表示能带间隙(Eg)和AlxGa1-xAs1-ySby中的组分(x,y)之间关系的示意图,图3(b)是表示晶格常数(a)和AlxGa1-xAs1-ySby中的组分(x,y)之间关系的示意图。
图4(a)是表示能带间隙(Eg)和AlxGa1-xSbzP1-z中的组分(x,z)之间关系的示意图,图4(b)是表示晶格常数(a)和AlxGa1-xSbzP1-z中的组分(x,z)之间关系的示意图。
图5(a)是表示n型GaAs0.5Sb0.5层和未掺杂In0.53Ga0.47As层间的异质界面处的能带结构的示意图,图5(b)是表示n型GaAsPSb层和未掺杂In0.53Ga0.47As沟道层间的异质界面处的能带结构的示意图。
图6示出了按照本发明第二实施例的HEMT的剖视图。
图7(a)和图7(b)示出了一种制作图6所示的HEMT的方法的各工艺步骤的剖视图。
图8示出了按照本发明的第二实施例的一个变形的HEMT的剖视图。
图9示出了按照本发明第三个实施例的HEMT剖视图。
图10示出了按照本发明的第四个实施例的一个HEMT在电子供给层附近部分的剖视图。
图11示出了按照本发明的第五个实施例的HEMT的剖视图。
图12示出了按照本发明的第五个实施例的一个HEMT电子供给层附近部分的剖视图。
图13(a)示出了按照本发明的第六个实施例的一个HEMT包括n型AlGaAsPSb量子阱区域的电子供给层附近部分的剖视图,图13(b)是表示电子供给层和未掺杂InGaAs沟道层间的异质界面处的能带结构的示意图,图13(c)是表示用n型施主杂质均匀掺杂的AlGaAsPSb电子供给层和未掺杂InGaAs沟道层间的异质界面处的能带结构的示意图。
图14示出了按照本发明第七个实施例的HEMT的剖视图。
图15(a)是表示按照本发明的第七个实施例的n型AlGaAsPSb电子供给层和未掺杂InxGa1-xAs(0.53<x≤1)形变晶格沟道层间的异质界面处的能带结构的示意图,图15(b)是表示n型AlGaAsPSb电子供给层和未掺杂In0.53Ga0.47As沟道层间的异质界面处的能带结构的示意图。
图16示出了按照本发明第七个实施例的一个变形的HEMT的剖视图。
图17示出了按照本发明第七个实施例的另一个变形的HEMT的剖视图。
图18示出了按照本发明第八个实施例的半导体激光器的剖视图。
图19(a)至图19(d)示出了一种制作图18所示的半导体激光器的方法的各工艺步骤的剖视图。
图20示出了按照本发明的第九个实施例的半导体激光器的剖视图。
图21示出了一种制作图20所示的半导体激光器的方法的工艺步骤的剖视图。
图22是表示化合物半导体的晶格常数、能带间隙以及波长特性之间关系曲线的示意图。
图23(a)是表示包括AlGaAsPSb有源层的半导体激光器的能带结构的示意图,图23(b)是表示包括AlGaAsSb有源层的半导体激光器的能带结构的示意图。
图24示出了按照本发明的第十实施例的半导体激光器的剖视图。
图25示出了制作图24所示半导体激光器工艺步骤的剖视图。
图26示出了按照本发明的第十一实施例的半导体激光器的剖视图。
图27示出了制作图26所示半导体激光器工艺步骤的剖视图。
图28示出了按照现有技术的HEMT的剖视图。
图29是表示按照现有技术的n型AlInAs电子供给层和未掺杂InGaAs沟道层间的异质界面处的能带结构的示意图。
实施例1
图1示出了按照本发明第一实施例的用n型AlGaAsPSb作为电子供给层的HEMT的剖视图。图中,标号1表示半绝缘InP衬底。厚度为250nm的高阻未掺杂AlInAs缓冲层2位于衬底1上,这一缓冲层2阻止电流流入衬底1。厚度为50nm的具有很低杂质浓度的未掺杂InGaAs沟道层3位于缓冲层2上,Te掺杂的n型Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)电子供给层55位于沟道层3上。这一电子供给层55的电子亲和力小于InGaAs沟道层3的电子亲和力,掺杂浓度高达4×1018cm-3的n型施主杂质,厚度为10~30nm。由Ti/Pt/Au构成的T型栅极8位于电子供给层55上。N型InGaAs接触层7位于电子供给层55上栅极8的两侧,并且与栅极8离开一段距离。接触层7具有浓度高达4×1018cm-3的n型施主杂质,厚度为50nm。彼此隔开的源极9和漏极10分别位于接触层7上。源极9和漏极10最好由AuGe或WSi构成。由于源极9和漏极10位于使用n型施主杂质高度掺杂的n型InGaAs接触层7上,从而在源漏电极与接触层之间形成了良好的欧姆接触。
下面对这种HEMT的工作过程加以说明。由于电子供给层55包含了沟道层3中电子供给层界面附近的2-DEG,因此电荷载流子即电子被提供给沟道层3。当漏相对于源具有正电位时,沟道层3中源区的电子向漏的方向转移,从而在源漏之间有电流流动。2-DEG的浓度由提供给栅极的电压来控制,从而控制了源漏之间的电流流动。
图2(a)至图2(k)示出了制作按照本发明第一个实施例的HEMT的各工艺步骤的剖视图。最初,如图2(a)所示,未掺杂AlInAs缓冲层2、未掺杂InGaAs沟道层3、Te掺杂n型Alx1Ga1-x1Asy1Pz1Sb1-y1-z1电子供给层55和n型InGaAs接触层7顺序生长于半绝缘InP衬底1上。最好使用MBE(分子束外延) 生长这些层,其中使用的III、V族材料为固态。另外,可以使用MOMBE(金属有机物分子束外延)、气体源MBE或者MOCVD(金属有机物化学汽相淀积)来生长这些层。在这些情况下,使用三乙基镓(TEG)和三甲胺铝烷(TMAAl)作为有机金属材料(III族材料),使用锑化三氢(SbH3)、三(二甲胺基)(TDMASb)、PH3和AsH3作为V族材料。生长温度约为500℃。
图2(b)所示的这一步中,腐蚀除去生长层的一部分以在制作HEMT的区域中形成一个台面结构。之后,源极9和漏极10制作于接触层7上(图2(c))。然后位于源极9和漏极10之间的接触层7部分被腐蚀除去,以暴露出电子供给层55的表面(图2(d))。
在图2(e)所示的这一步中,将EB(电子束)抗蚀剂160和光致抗蚀剂161覆盖于这一结构的整个表面,除了以后将制作的T型栅极顶部的区域外,用光照射光致抗蚀剂161的其余部分,在通过显影制作光致抗蚀剂161上的开口163的过程中,除去位于以后制作的栅极顶部区域部分的光致抗蚀剂161。
此后,EB抗蚀剂160位于以后制作的栅极底部区域的部分,用电子束164通过开口163进行照射(图2(f)),通过显影除去EB抗蚀剂160被照射的部分以形成开口165(图2(g))。
在图2(h)所示的这一步中,使用EB抗蚀剂160作为掩膜,将电子供给层55表面腐蚀到一定深度,在EB抗蚀剂的开口165的下面制作凹口111。之后,在整个表面真空蒸镀Ti/Pt/Au(图2(i)),使用剥离(lift-off)工艺除去抗蚀剂160和161以及Ti/Pt/Au不需要的部分,从而制作出具有较宽上部和较窄下部的T型栅极8。最后,如图2(k)所示,在整个表面淀积一层用于钝化的SiON膜120,除去SiON膜120中与源极9和漏极10对应的部分形成开口121,这样就制成了图1所示的HEMT。但在图1中没有表示出用于钝化的SiON膜120。而且,在图2(e)至图2(i)中,只显示了以后制作栅极处的结构的中心部分,而未示出台面结构。
在本发明所述第一实施例中,电子供给层55由具有高度热稳定性的n型Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)构成。因此,350℃左右的热处理不会改变HEMT的电气特性。结果,实现了一种热稳定的高可靠的HEMT,并且在制作和工作过程中这种HEMT的特性几乎不随时间而变化。
此外,在本发明所述第一实施例中,通过以下的描述可以看出设计器件的自由度提高了。图3(a)和图3(b)分别示出了n型AlxGa1-xAsyPzSb1-y-z(z=0)的能带间隙(Eg)与组分关系以及晶格常数(a)与组分关系的曲线图。图4(a)和图4(b)分别示出了n型AlxGa1-xAsyPzSb1-y-z(y=0)的能带间隙(Eg)与组分关系以及晶格常数(a)与组分关系的曲线图。在图3(a)和3(b)中,组分y用1-y来代替。在图4(a)和4(b)中,组分z用1-z来代替。如图所示,在AlGaAsPSb中,保持与InP衬底晶格匹配的前提下,通过改变组分x、y和z,可以在一个很宽的范围内改变能带间隙Eg。另外,在适当保持y和x或者z和x之间关系的前提下,当组分发生变化时,可以不用改变能带间隙Eg而使导带底能量Ec和价带顶能量Ev间异质界面处的能带间距发生变化。由此可见,使用AlxGa1-xAsyPzSb1-y-z时,容易高自由度地制作出一个具有期望能带结构的电子供给层/沟道层异质结结构,从而可以大幅度地提高设计器件的自由度。
日本公开的专利申请号为平3-88340的专利文献公开了一种使用AlGaAsSb作为电子供给层的HEMT。但这种HEMT具有以下的缺点。
为了说明现有技术的HEMT的缺点,我们将描述一种使用GaAsSb作为电子供给层的HEMT,因为这些HEMT是基本相同的。图5(a)是用GaAs0.5Sb0.5作为电子供给层的HEMT的能带图。图中,标记Ec表示导带底的能量,Ev表示价带顶的能量,Ef表示费米能级,Eg表示能带间隙,ΔEc表示GaAsSb电子供给层和InGaAs沟道层间异质界面处的导带间距,ΔEv表示异质界面处的价带间距。在这一结构中,GaAs0.5Sb0.5与InP的晶格匹配,如图5(a)所示,在GaAsSb电子供给层和InGaAs沟道层间的异质界面处,导带间距ΔEc为0.5eV,价带间距ΔEv为0.6eV。这时,Eg-ΔEc小至0.3eV,因此,在异质界面处容易发生电子和空穴的复合,并且电荷载流子因复合而减少。结果,沟道层中无法得到高浓度的电子。当P加入到GaAsSb中时,换句话说,当GaAsPSb被用作电子供给层时,能带结构发生了变化,如图5(b)所示。即能带间隙Eg增加并且导带间距ΔEc减小,以使Eg-ΔEc变成大于0.3eV。从而,抑制了异质界面处电荷载流子的复合,因而使HEMT的工作特性得到了提高。当使用AlGaAsPSb作为电子供给层时,可获得如GaAsPSb电子供给层所提供的同样的效果。即由于依据所述本发明的第一实施例的HEMT,用AlGaAsPSb作为电子供给层55与现有技术的HEMT使用AlGaAsSb相比较,抑制了异质界面处电荷载流子的复合。因此,增加了沟道层中的载流子浓度,从而提高了HEMT的工作特性。实施例2
图6示出了按照本发明第二实施例的用n型AlGaAsPSb作为电子供给层的HEMT的剖视图。图6中,和图1所示的相同标号代表相同的或对应的部分。按照所述第二实施例的HEMT除以下几点外与所述第一实施例基本相同,不同之处在于:具有很低异质浓度的、厚度为5nm的未掺杂AlInAs隔层4被插入到n型AlGaAsPSb电子供给层55和InGaAs沟道层3之间,具有很低杂质浓度的、厚度为20nm的未掺杂AlInAs肖特基层6位于电子供给层55上。栅极8位于肖特基层6上。
图7(a)和图7(b)示出了一种制作图6所示的HEMT的方法的各工艺步骤的剖视图。
开始,如图7(a)所示,最好使用MBE、MOMBE、气体源MBE或MOCVD等方法将未掺杂AlInAs缓冲层2、未掺杂InGaAs沟道层3、未掺杂AlInAs间隔层4、Te掺杂n型Alx1Ga1-x1Asy1Pz1Sb1-y1-z1电子供给层55、未掺杂AlInAs肖特基层6和n型InGaAs接触层7顺序生长于半绝缘InP衬底1上。之后,对生长层进行对应于图2(b)至图2(g)所描述的同样的工艺处理过程。
图7(b)所示的这一步骤中,用EB抗蚀剂160和光致抗蚀剂161作为掩膜,将肖特基层6的表面刻蚀到一个特定的深度,从而作出与EB抗蚀剂160的开口相对的凹槽111。经过对应于图2(i)至图2(k)所述的同样的工艺处理就完成了图6所示的HEMT的制作。图6中未示出钝化膜。
在所述的本发明的第二个实施例中,间隔层4阻止电子供给层55中的杂质扩散到沟道层3中,从而避免了因杂质扩散引起沟道层3中的电子迁移率产生不希望的降低。另外,间隔层4使沟道层3远离杂质掺杂的电子供给层55,以抑制2-DEG的库仑散射而得到高的电子迁移率。
在所述的本发明的第一实施例中,栅极8位于用n型施主杂质高浓度掺杂的电子供给层55的表面,但在所述的本发明第二实施例中,栅极8位于具有很低杂质浓度的未掺杂AlInAs肖特基层6的表面。因此,栅极8和肖特基层6之间具有良好的肖特基接触。
另外,由于使用n型AlGaAsPSb作为电子供给层55,从而实现了一种热稳定的、高可靠的HEMT,并且设计的自由度也提高了。而且,抑制了沟道层和电子供给层间异质界面处的电荷载流子的复合,从而提高了沟道层的载流子浓度。
虽然隔离层4和肖特基层6由AlInAs构成,但由于这些层未被掺杂,与n型AlInAs相比,电荷浓度不会因热而改变。然而,仍然存在着设计自由度低的问题。
一种示于图8的依据所述本发明第二实施例的一种变形的HEMT解决了这一问题。这种HEMT包括未掺杂Alx2Ga1-x2Asy2Pz2Sb1-y2-z2(0≤x2≤1,0≤y2<1,0<z2≤1)隔层44和未掺杂Alx3Ga1-x3Asy3Pz3Sb1-y3-z3(0≤x3≤1,0≤y3<1,0<z3≤1)肖特基层66。隔层和肖特基层中的一个可以由AlGaAsPSb构成,而另一个由AlInAs构成。另外,可以使用未掺杂Alx4Ga1-x4Asy4 Pz4Sb1-y4-z4(0≤x4≤1,0≤y4<1,0<z4≤1) 缓冲层22来代替未掺杂AlInAs缓冲层2。因此,当构成HEMT的半导体层生长时,供应材料的互换变得更为方便。实施例3
图9示出了按照本发明第三个实施例的用n型AlGaAsPSb作为电子供给层的HEMT的剖视图。图9中,与图8中相同的标号表示相同的或相应的部分。依据所述第三实施例的HEMT与依据第二实施例的变形的示于图8的HEMT基本相同,不同之处在于电子供给层位于沟道层的衬底一侧,而在第二个实施例中,电子供给层位于沟道层的栅极一侧。这一结构称作反HEMT结构。更准确地说,图9所示的HEMT中,厚度为7nm掺杂浓度为4×1018cm-3的Te掺杂n型Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)电子供给层155位于缓冲层22上,厚度为5nm的极低杂质浓度的未掺杂Alx2Ga1-x2Asy2Pz2Sb1-y2-z2(0≤x2≤1,0≤y2<1,0<z2≤1)隔离层14位于电子供给层155上,厚度为30nm的InGaAs沟道层3位于隔层14上。虽然隔层14、缓冲层22和肖特基层66由未掺杂的AlGaAsPSb构成,但这些层也可以由未掺杂的AlInAs构成。隔离层14可以省去。
下面给出图9所示的HEMT的制作方法。开始,最好使用MBE,MOMBE、气体源MBE或MOCVD等方法将未掺杂AlGaAsPSb缓冲层22、Te掺杂n型Alx1Ga1-x1Asy1Pz1Sb1-y1-z1电子供给层155、未掺杂AlGaAsPSb隔离层14、未掺杂InGaAs沟道层3、未掺杂AlGaAsPSb肖特基层66和n型InGaAs接触层7顺序生长于半绝缘InP衬底1上。之后,通过与图2(b)至图2(k)对应的已描述的工艺步骤来完成这种HEMT。图9中未示出钝化膜。
在所述的本发明第三实施例中,在沟道层3和栅极8之间只有未掺杂肖特基层66,用n型施主杂质高浓度掺杂的电子供给层155位于沟道层3的衬底一侧。因此,与依据所述的第一和第二实施例的HEMT相比,栅击穿电压提高了。另外,减小了半导体层表面状态的改变对器件特性所造成的影响。
此外,由于使用n型Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)作为电子供给层155,从而实现了一种热稳定的、高可靠的HEMT,并且设计的自由度也提高了。而且,抑制了沟道层和电子供给层间异质界面处的电荷载流子的复合,从而提高了沟道层中载流子的浓度。实施例4
图10示出了按照本发明第四实施例的HEMT的电子供给层附近部分的剖视图。图中,与图9中相同的哪些标号代表相同的或相应的部分。依据本发明第四实施例的HEMT与依据所述第三实施例的HEMT基本相同,不同之处在于由具有一个薄层Te掺杂区域即一个原子平面Te掺杂区域157的未掺杂Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)层156构成的电子供给层155a来代替n型AlGaAsPSb电子供给层155,其中的n型施主杂质Te是均匀掺杂的。所希望的原子平面Te掺杂区域157与沟道层3位于电子供给层一侧的距离为0~10nm。所希望的原子平面Te掺杂区域157的平面载流子浓度的数量级为1012cm-2。例如,掺杂的浓度为3×1012cm-2。
虽然在所述第四实施例中原子平面掺杂电子供给层155a用来代替对应于第三实施例载流子层衬底一侧的电子供给层155,但也可用它来代替对应于本发明的第一和第二实施例的载流子层栅侧的电子供给层55。在这种情形下,原子平面Te掺杂区域157与沟道层3之间的距离约为5nm,原子平面Te掺杂区域157的平面载流子浓度约为5×1012cm-2。
下面给出生长电子供给层155a的方法。开始,生长未掺杂AlGaAsPSb层156到一个规定的厚度。然后,在AlGaAsPSb层156上掺杂Te到一个规定的表面密度,从而作出一个原子平面Te掺杂区域157。此外,一个具有规定厚度的未掺杂AlGaAsPSb层156生长于这一区域上。除了电子供给层155a使用上述掺杂方法制作外,按照所述第四实施例制作HEMT的工艺步骤与制作对应于第一至第三实施例的HEMT的工艺步骤相同。
在所述第四实施例中,由于具有高掺杂浓度并且作为电子供给源的原子平面Te掺杂区域157位于沟道层3的附近,在沟道层3中产生了高浓度的2-DEG,从而增加了沟道层3的载流子浓度,结果得到了一种高性能的HEMT。
另外,由于n型Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)被用作电子供给层155a,从而实现了一种热稳定的、高可靠的HEMT,并且设计的自由度也提高了。并且,抑制了沟道层和电子供给层间异质界面处电荷载流子的复合,从而增加了沟道层中载流子的浓度。实施例5
图11示出了一种依据本发明第五实施例的HEMT的剖视图。图11中,那些与图8和图9中相同的标号代表相同的或相应的部分。依据所述第五实施例的这种HEMT既包括依据第一和第二实施例的栅侧的电子供给层55,又包括依据所述第三实施例的衬底一侧的电子供给层155。更准确地说,Te掺杂n型Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)电子供给层55位于InGaAs沟道层3的栅侧表面上,未掺杂Alx2Ga1-x2Asy2Pz2Sb1-y2-z2(0≤x2≤1,0≤y2<1,0<z2≤1)隔离层44位于沟道层3和栅侧的电子供给层55之间。另外,Te掺杂n型Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)电子供给层155位于沟道层3的衬底一侧,未掺杂Alx2Ga1-x2Asy2Pz2Sb1-y2-z2(0≤x2≤1,0≤y2<1,0<z2≤1)隔离层14位于沟道层3和电子供给层155衬底一侧表面之间。这一结构称作双掺杂HEMT结构。仍在所述第五实施例中,隔离层14和44、缓冲层22和肖特基层66可以由未掺杂AlInAs构成。隔离层14和44可以省去。
栅侧电子供给层55和衬底侧电子供给层155既可以具有依据第一至第三实施例的均匀Te掺杂结构,也可具有依据所述第四实施例的原子平面Te掺杂结构。图12示出了一种包括均由原子平面Te掺杂AlGaAsPSb构成的栅侧电子供给层55a和一衬底侧电子供给层155a的HEMT的一部分的示意图。图中,标号156和157分别表示未掺杂AlGaAsPSb层和原子平面Te掺杂区域。
下面给出制作图11所示的HEMT的制作方法。开始,最好使用MBE、MOMBE、气体源MBE或MOCVD等方法将未掺杂AlGaAsPSb缓冲层22、Te掺杂n型A1GaAsPSb衬底侧电子供给层155、未掺杂AlGaAsPSb隔离层14、未掺杂InGaAs沟道层3、未掺杂AlGaAsPSb隔离层44、Te掺杂n型AlGaAsPSb栅侧电子供给层55、未掺杂AlGaAsPSb肖特基层66和n型InGaAs接触层7顺序生长于半绝缘InP衬底1上。通过对应于图2(b)至图2(k)中已描述的那些工艺步骤来完成这种HEMT。图11中未示出钝化膜。
制作示于图12的均由原子平面Te掺杂AlGaAsPSb构成的栅侧电子供给层55a和衬底侧电子供给层155a的这种结构的方法,除这些电子供给层使用所述第四实施例中描述的Te掺杂方法制作外,其他步骤与前述方法相同。
在所述本发明的第五实施例中,由于电子供给层55(55a)和155(155a)位于沟道层3的栅侧和衬底一侧,在沟道层中会产生高浓度的2-DEG,从而作出了一种适于需要高电流驱动能力的高功率输出操作的HEMT。
此外,由于使用Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)作为电子供给层,实现了一种热稳定的、高可靠的HEMT,并且设计的自由度也提高了。而且,抑制了沟道层和电子供给层间异质界面处的电荷载流子的复合,增加了沟道层中的载流子浓度。实施例6
图13(a)示出了一种依据本发明第六实施例的HEMT位于电子供给层附近部分的剖视图。依据所述第六实施例的HEMT与图8所示的依据所述第二实施例的HEMT基本相同,不同之处在于:电子供给层55b包括上、下未掺杂Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)层156,用一个介于二者之间的n型AlGaAsPSb量子阱层158来代替其中均匀掺杂有n型施主杂质Te的n型AlGaAsPSb电子供给层55。选择n型AlGaAsPSb量子阱层158的组成以便使量子阱层158的能带间隙Eg小于未掺杂AlGaAsPSb层156的能带间隙。更准确地说,用n型施主杂质对量子阱层158进行高浓度掺杂,使其浓度超过1018cm-3。量子阱层158的厚度为1~5nm。虽然此处示于图13(a)的HEMT中量子阱层158位于电子供给层的栅侧,但它也可位于电子供给层的衬底一侧。
制作示于图13(a)的HEMT的工艺步骤与对应于第一至第五实施例中已描述的工艺步骤基本相同,不同之处在于顺序生长底部未掺杂AlGaAsPSb层156、量子阱层158和顶部未掺杂AlGaAsPSb层156来制作电子供给层55b。
图13(b)是依据所述第六实施例包括电子供给层55b的HEMT的能带示意图,图13(c)是包括用n型施主杂质均匀掺杂的电子供给层55的HEMT的能带示意图。在图13(b)所示的HEMT中量子阱层158的量子阱中的电离杂质导致了次能级E1。因此,与图13(c)中所示的HEMT相比,电子被高效率地提供到沟道层3中,从而提高了沟道层3中作为电荷载流子的电子的浓度。结果HEMT的电气特性得到了改进。
此外,由于使用AlGaAsPSb作为电子供给层55b,实现了一种热稳定的、高可靠的HEMT,并且提高了设计的自由度。而且,抑制了沟道层和电子供给层间异质界面处电荷载流子的复合,增加了沟道层中载流子的浓度。实施例7
图14示出了一种依据本发明第七实施例的HEMT的剖视图。图14中,那些与图8中所示标号相同的标号代表相同的或相应的部分。虽然在第一至第六实施例中使用的是一个与InP衬底晶格匹配的未掺杂In0.53Ga0.47As沟道层3,但在第七实施例中使用的是未掺杂InxGa1-xAs(0.53<x≤1)沟道层33。即使用组成不与衬底晶格匹配的材料来构成沟道层,如果沟道层的厚度小于临界厚度,沟道层也可以成为与衬底晶格匹配的形变晶格层。含有这种形变晶格层的结构称为假晶结构。图14中,在一种包括栅侧电子供给层55的HEMT中使用了形变晶格沟道层33。图16给出了一种包括衬底侧电子供给层155和依据所述第七实施例的形变晶格沟道层33的HEMT。图17给出了一种不仅包括栅侧电子供给层55和衬底侧电子供给层155,而且还包括依据所述第七实施例的形变晶格沟道层33的HEMT。
按照所述第七实施例制作HEMT的各工艺步骤与第一至第六实施例中所描述的那些工艺步骤基本相同,不同之处在于这一未掺杂InxGa1-xAs(0.53<x≤1)沟道层33的生长。
图15(a)是包括相应于所述第七实施例的形变晶格有源层33的HEMT的能带示意图,图l5(b)为包括与InP衬底晶格匹配的In0.53Ga0.47As沟道层3的HEMT的能带示意图。在所述第七实施例中,如图15(a)所示,使用了具有In组分x大于0.53的未掺杂InxGa1-xAs形变晶格沟道层33。因此,与图15(b)所示的HEMT相比,沟道层和电子供给层在导带中的能带间距ΔEc增大了(ΔEc1>ΔEc2),从而获得了高2-DEG浓度。由于InGaAs中电子的迁移率和饱和速度随In组分的增加而增加,从而与In0.53Ga0.47As沟道层3相比,InxGa1-xAs(0.53<x≤1)形变晶格沟道层33电子的迁移率和饱和速度更高。因此,在形变晶格沟道层33中获得了高2-DEG浓度,并且电子的迁移率和饱和速度也得到了提高,从而改进了HEMT的电气特性。
另外,由于使用AlGaAsPSb作为电子供给层55和155,从而实现了一种热稳定的、高可靠的HEMT,并且设计的自由度也提高了。此外,沟道层和电子供给层间异质界面处的电荷载流子的复合也得到了抑制,沟道层中的载流子浓度得到了提高。实施例8
依据本发明的第八实施例,图18示出了一种半导体激光器件的剖视图,这种半导体激光器件包括一个由InGaAs或InGaAsP构成的有源层,可发射波长为1.33μm或1.55μm的激光。在所述第八实施例中,用AlGaAsPSb制作半导体激光器的上、下覆盖层。图18中,标号201代表n型InP衬底。厚度为0.5μm、掺杂浓度为2×1018cm-3的n型InP缓冲层202位于n型InP衬底201上。厚度为1.5μm、掺杂浓度为1.5×1018cm-3的n型Alx5Ga1-x5Asy5Pz5Sb1-y5-z5(0≤x5≤1,0≤y5<1,0<z5≤1)下覆盖层203位于缓冲层202上,厚度为0.1μm的未掺杂InGaAs或者InGaAsP有源层204位于下覆盖层203上。具有台面结构的P型Alx6Ga1-x6Asy6 Pz6Sb1-y6-z6(0≤x6≤1,0≤y6<1,0<z6≤1)上覆盖层205位于有源层204上。上覆盖层205的厚度为1.5μm,掺杂浓度为1.5×1018cm-3。厚度为0.05μm、掺杂浓度为1×1019cm-3的P型InGaAs覆盖层206位于上覆盖层205台面结构的顶部。N型Alx8Ga1-x8Asy8Pz8Sb1-y8-z8(0≤x8≤1,0≤y8<1,0<z8≤1)电流阻挡层207位于上覆盖层205上并且与台面结构的两侧相接触。P型GaAsSb接触层208位于覆盖层206和电流阻挡层207上。n侧电极209位于InP衬底201的背面并与衬底201形成欧姆接触。P侧电极210位于接触层208之上并与之形成欧姆接触。
图19(a)至图19(d)示出了图18所示的一种制造半导体激光器件方法的各工艺步骤的剖视图。开始,如图19(a)所示,依序将n型InP缓冲层202。n型Alx5Ga1-x5Asy5Pz5Sb1-y5-z5下覆盖层203、未掺杂InGaAs或InGaAsP有源层204、P型Alx6Ga1-x6Asy6Pz6Sb1-y6-z6上覆盖层205和P型InGaAs覆盖层206外延生长于n型InP衬底201上。最好使用MBE、MOMBE、气体源MBE或者MOCVD等方法来生长这些层。
以后,SiN膜淀积于覆盖层206的整个表面,用光刻工艺在SiN膜上形成抗蚀剂。用抗蚀剂作为掩膜,刻蚀SiN膜形成一个条状的SiN膜300。图19(b)所示的一步中,用SiN膜作为掩膜,刻蚀覆盖层206并进一步将上覆盖层205刻蚀到规定深度,从而形成一台面结构。除掉抗蚀剂后,用SiN膜300作为掩膜,将AlGaAsPSb电流阻挡层207生长于上覆盖层205上并与台面结构的两侧相接触。电流阻挡层207是通过一种用绝缘膜作为掩膜进行选择生长的外延生长方法来生长的,如MOCVD方法。
刻蚀掉SiN膜300后,如图19(d)所示,最好使用MOCVD方法在整个表面生长P型GaAsSb接触层208。在n型InP衬底201的背面形成n侧电极209,在接触层208的表面上制作P侧电极210,就完成了图18所示的半导体激光器。
在所述本发明的第八实施例中,在由下覆盖层203、有源层204和上覆盖层205构成的双异质结结构中,每一异质结的势垒,换句话说,导带底的能带间距ΔEc和价带顶的能带间距ΔEv可以通过改变构成下覆盖层203和上覆盖层205的AlGaAsPSb的组分来改变,从而容易制出一种具有期望的能带结构的半导体激光器。
此外,由于使用AlGaAsPSb作为覆盖层203和205,从而实现了一种热稳定的、高可靠的半导体激光器,并且设计的自由度也得到了提高。实施例9
图20示出了一种按照本发明第九实施例的用AlGaAsPSb作为有源层和上、下覆盖层的半导体激光器。除有源层由AlGaAsPSb构成外,图20所示的半导体激光器与图18所示的半导体激光器基本相同。
图20中,标号214表示未掺杂的或P型的Alx7Ga1-x7Asy7Pz7Sb1-y7-z7(0≤x7≤1,0≤y7<1,0<z7≤1)有源层。A1GaAsPSb有源层214的组分可选以便与InP衬底201晶格匹配,并且与上、下覆盖层205和203相比具有较小的能带间隙。组分的选取最好使得激光的振荡波长位于0.6μm~2μm的范围内。
下面对制作方法加以说明。开始,如图21所示,依序将n型InP缓冲层202、n型Alx5Ga1-x5Asy5Pz5Sb1-y5-z5下覆盖层203、未掺杂的P型Alx7Ga1-x7Asy7Pz7Sb1-y7-z7有源层214、P型Alx6Ga1-x6Asy6Pz6Sb1-y6-z6上覆盖层205和P型InGaAs覆盖层206外延生长于n型InP衬底201上。外延生长后的工艺步骤与那些已描述于图19(b)至图19(d)中的对应步骤相同。
在所述第九实施例中,有源层214由AlGaAsPSb构成。如图22所示,在保持晶格常数,即保持与InP晶格匹配的前提下,AlGaAsPSb的能带间隙Eg可以通过变换组分来改变。因此,图9所示的半导体激光器中,通过适当地选择AlGaAsPSb有源层214的组分,激光的振荡波长可以在0.6μm~2μm的较宽范围内变动而保持有源层与InP衬底的晶格匹配。在有源层由AlGaAsSb构成时,有源层中的能带间距产生如图23(b)所示的下降,并且电子限制效应下降,从而降低了激光的发射效率。然而,在依据所述第九实施例的半导体激光器中,由于使用了AlGaAsPSb有源层214,可以通过增加P的组分来增加能带间隙ΔEc,从而实现了图23(a)所示的能带结构。因此,避免了有源层中电子限制效应发生不期望的降低,结果制作出一种具有高度光发射效率的半导体激光器。
此外,由于使用AlGaAsPSb作为覆盖层203和205以及有源层214,从而实现了一种热稳定的、高可靠的半导体激光器。并且设计的自由度也得到了提高。实施例10
图24示出了按照本发明第十实施例的一种使用InGaAsSb作有源层和使用AlGaAsPSb作上、下覆盖层的半导体激光器的剖视图。除有源层由InGaAsSb构成外,图24所示半导体激光器与图18所示半导体激光器相同。图24中,标号224代表未掺杂的或P型的InGaAsSb有源层。InGaAsSb有源层224的组分可选以便与InP衬底201晶格匹配并且与上、下覆盖层205和203相比,具有较小的能带间隙。最好将组分选择到使激光的振荡波长位于2μm~4μm的范围。
下面对制作方法加以说明。开始,如图25所示,依序将n型InP缓冲层202、n型Alx5Ga1-x5Asy5Pz5Sb1-y5-z5下覆盖层203、未掺杂的或P型的InGaAsSb有源层224、P型Alx6Ga1-x6Asy6Pz6Sb1-y6-z6上覆盖层205和P型InGaAs覆盖层206外延生长于n型InP衬底201上。外延生长后的工艺步骤与那些已在图19(b)至图19(d)中描述的对应的步骤相同。
在所述第十实施例中,由于有源层224由InGaAsSb构成,激光的振荡波长可以在2μm~4μm的较宽范围内改变。
此外,由于使用AlGaAsPSb作为覆盖层203和205,从而实现了一种热稳定的、高可靠的半导体激光器。并且设计的自由度也得到了提高。实施例11
图26示出了按照本发明第十一实施例的一种用InGaPSb作有源层和用AlGaAsPSb和上、下覆盖层的半导体激光器的剖视图。除有源层由InGaPSb构成外,图26所示半导体激光器与图18所示半导体激光器相同。图26中,标号234表示未掺杂的或P型的InGaPSb有源层。InGaPSb有源层234的组分可选以便与InP衬底201晶格匹配并且与上、下覆盖层205和203相比,具有较小的能带间隙。把组分最好选择在使激光的振荡波长位于2μm~4μm的范围内。
下面对制作方法加以说明。开始,如图27所示,依序将n型InP缓冲层202、n型Alx5Ga1-x5Asy5Pz5Sb1-y5-z5下覆盖层203、未掺杂的或P型的InGaPSb有源层234、P型Alx6Ga1-x6Asy6Pz6Sb1-y6-z6上覆盖层205和P型InGaAs覆盖层206外延生长于n型InP衬底201上。外延生长后的工艺步骤与那些已描述于图19(b)至图19(d)中的对应步骤相同。
在所述第十一实施例中,由于有源层234由InGaPSb构成,激光的振荡波长可以在2μm~4μm的一个较宽范围内改变。
此外,由于用AlGaAsPSb制作覆盖层203和205,从而实现了一种热稳定的、高可靠的半导体激光器。而且设计的自由度也得到了提高。
Claims (15)
1.一种半导体器件,包括:
半导体衬底;以及
位于该半导体衬底上的AlxGa1-xAsyPzSb1-y-z(0≤x≤1,0≤y<1,0<z≤1)层。
2.一种半导体器件,包括:
具有晶格常数的InP衬底;
具有电子亲合力的沟道层,电子作为电荷载流子在该沟道层中迁移;以及
Alx1Ga1-x1Asy1Pz1Sb1-y1-z1(0≤x1≤1,0≤y1<1,0<z1≤1)电子供给层,用于向该沟道层中提供电子,与该沟道层相比,该电子供给层的电子亲和力较小并且掺杂有n型施主杂质。
3.如权利要求2所述的半导体器件,它还包括:位于该沟道层和该电子供给层之间的未掺杂Alx2Ga1-x2Asy2Pz2Sb1-y2-z2(0≤x2≤1,0≤y2<1,0<z2≤1)隔离层,与该沟道层相比,该隔层具有较小的电子亲和力。
4.如权利要求2所述的半导体器件,它还包括:
位于该沟道层和该电子供给层上的未掺杂Alx3Ga1-x3Asy3Pz3Sb1-y3-z3(0≤x3≤1,0≤y3<1,0<z3≤1)肖特基层;以及
位于该肖特基层上的栅极。
5.如权利要求2所述的半导体器件,它还包括:未掺杂Alx4Ga1-x4Asy4Pz4Sb1-y4-z4(0≤x4≤1,0≤y4<1,0<z4≤1)缓冲层,该缓冲层与InP衬底接触并位于该沟道层和该电子供给层之下。
6.如权利要求2所述的半导体器件,其中,该电子供给层包括掺杂有n型施主杂质的平面区域。
7.如权利要求2所述的半导体器件,其中,该电子供给层包括量子阱区域,该量子阱区域由AlGaAsPSb构成并掺杂有n型施主杂质。
8.如权利要求2所述的半导体器件,它包括位于该沟道层上的电子供给层。
9.如权利要求2所述的半导体器件,它包括位于该沟道层和该InP衬底之间的电子供给层。
10.如权利要求2所述的半导体器件,它分别包括位于该沟道层上和位于该沟道层与该InP衬底之间的电子供给层。
11.如权利要求2所述的半导体器件,其特征在于:所述沟道层为形变晶格层并由具有与该InP衬底不同晶格常数的半导体材料构成。
12.一种半导体激光器件,它包括:
具有能带间隙的、发射激光的有源层;以及
能带间隙大于该有源层能带间隙的、具有第一导电类型的Alx5Ga1-x5Asy5Pz5Sb1-y5-z5(0≤x5≤1,0≤y5<1,0<z5≤1)下覆盖层和能带间隙大于该有源层能带间隙的,具有与该第一导电类型相反的第二导电类型的Alx6Ga1-x6Asy6Pz6Sb1-y6-z6(0≤x6≤1,0≤y6<1,0<z6≤1)上覆盖层,所述的下覆盖层和所述的上覆盖层将所述有源层夹在中间。
13.如权利要求12所述的半导体激光器件,其特征在于:所述有源层由Alx7Ga1-x7Asy7Pz7Sb1-y7-z7(0≤x7≤1,0≤y7<1,0<z7≤1)构成。
14.如权利要求12所述的半导体激光器件,其特征在于:所述有源层由InGaAsSb构成。
15.如权利要求12所述的半导体激光器件,其特征在于:所述有源层由InGaPSb构成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 96122622 CN1155774A (zh) | 1995-11-06 | 1996-10-10 | 半导体器件 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP287273/95 | 1995-11-06 | ||
CN 96122622 CN1155774A (zh) | 1995-11-06 | 1996-10-10 | 半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1155774A true CN1155774A (zh) | 1997-07-30 |
Family
ID=5127388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 96122622 Pending CN1155774A (zh) | 1995-11-06 | 1996-10-10 | 半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1155774A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100463228C (zh) * | 2004-06-14 | 2009-02-18 | 三洋电机株式会社 | 化合物半导体装置及其制造方法 |
CN103117221A (zh) * | 2011-11-16 | 2013-05-22 | 中国科学院微电子研究所 | Hemt器件及其制造方法 |
CN104377547A (zh) * | 2014-11-19 | 2015-02-25 | 北京工业大学 | 一种GaN基HEMT和LD单片集成的直接调制半导体激光器结构 |
-
1996
- 1996-10-10 CN CN 96122622 patent/CN1155774A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100463228C (zh) * | 2004-06-14 | 2009-02-18 | 三洋电机株式会社 | 化合物半导体装置及其制造方法 |
CN103117221A (zh) * | 2011-11-16 | 2013-05-22 | 中国科学院微电子研究所 | Hemt器件及其制造方法 |
CN103117221B (zh) * | 2011-11-16 | 2016-03-16 | 中国科学院微电子研究所 | Hemt器件及其制造方法 |
CN104377547A (zh) * | 2014-11-19 | 2015-02-25 | 北京工业大学 | 一种GaN基HEMT和LD单片集成的直接调制半导体激光器结构 |
CN104377547B (zh) * | 2014-11-19 | 2017-07-21 | 北京工业大学 | 一种GaN基HEMT和LD单片集成的直接调制半导体激光器结构及其生长过程 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108140581B (zh) | 隧道场效应晶体管 | |
EP2472585B1 (en) | Tunnel field effect transistor and method for manufacturing same | |
JP5334149B2 (ja) | 窒化物半導体電界効果トランジスタ | |
US9136116B2 (en) | Method and system for formation of P-N junctions in gallium nitride based electronics | |
US9209285B2 (en) | Silicon-based tunneling field effect transistors and transistor circuitry employing same | |
US10685835B2 (en) | III-nitride tunnel junction with modified P-N interface | |
JP2005129696A (ja) | 半導体装置及びその製造方法 | |
CN1507074A (zh) | 异质结场效应型半导体器件及其制造方法 | |
JPH06267991A (ja) | 半導体装置およびその製造方法 | |
JP2005317843A (ja) | GaN系半導体装置 | |
JP4728582B2 (ja) | 高電子移動度トランジスタ | |
EP3776671B1 (en) | Nitride based light-emitting device | |
CN1755932A (zh) | 半导体电阻元件及其制造方法 | |
JP2010171416A (ja) | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 | |
US5729030A (en) | Semiconductor device | |
CN1706047A (zh) | 弹道半导体元件 | |
CN1155774A (zh) | 半导体器件 | |
CN106449406B (zh) | 一种垂直结构GaN基增强型场效应晶体管及其制造方法 | |
JP2009289827A (ja) | へテロ接合を有する半導体装置とその製造方法 | |
CN1207790C (zh) | 双极晶体管 | |
JPS58143572A (ja) | 電界効果トランジスタ | |
CN1655363A (zh) | 双极晶体管 | |
CN1692483A (zh) | 氮化砷化镓铟系异质场效应晶体管及其制造方法和使用它的发送接收装置 | |
KR102543619B1 (ko) | 금속 산화물 반도체 소자 및 그 제조방법 | |
JPH07142415A (ja) | エピタクシャル過剰成長の方法と垂直形電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |