CN100463228C - 化合物半导体装置及其制造方法 - Google Patents

化合物半导体装置及其制造方法 Download PDF

Info

Publication number
CN100463228C
CN100463228C CNB2005100778803A CN200510077880A CN100463228C CN 100463228 C CN100463228 C CN 100463228C CN B2005100778803 A CNB2005100778803 A CN B2005100778803A CN 200510077880 A CN200510077880 A CN 200510077880A CN 100463228 C CN100463228 C CN 100463228C
Authority
CN
China
Prior art keywords
electrode
layer
metal layer
pad
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100778803A
Other languages
English (en)
Other versions
CN1747182A (zh
Inventor
浅野哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1747182A publication Critical patent/CN1747182A/zh
Application granted granted Critical
Publication of CN100463228C publication Critical patent/CN100463228C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48666—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一种化合物半导体装置及其制造方法，以往在化合物半导体装置中，在焊盘电极下设有栅极金属层，但在采用埋入栅极电极结构的情况下，焊盘电极下层的栅极金属层硬化，引线接合时多有不良产生。本发明的化合物半导体装置在HEMT中不设置栅极金属层，仅由焊盘金属层形成焊盘电极。焊盘电极下方设置高浓度杂质区域，将焊盘电极直接固定在衬底上。由于可利用高浓度杂质区域确保规定的绝缘，故由不要和现有同样的氮化膜的结构，可进一步避免栅极金属层硬化造成的引线接合时的不良。因此，即使是提高HEMT特性的埋入栅极电极结构，也可以实现可靠性的提高及成品率的提高。

Description

化合物半导体装置及其制造方法
技术领域
本发明涉及化合物半导体装置及其制造方法，特别是涉及提高FET特性，降低引线接合时的不良的化合物半导体装置及其制造方法。
背景技术
在手机等移动用通信设备中多使用GHz带的微波，在天线的切换电路或送受信的切换电路等中多使用用于切换这些高频信号的开关元件(例如特开平9-181642号)。作为该元件由于要处理高频，故多使用使用了镓·砷(GaAs)的场效应晶体管(下面称为FET)，随之，正在进行将上述开关电路本身集成化的单片式微波集成电路(MMIC)的开发。
图9是使用GaAs FET的称为SPDT(Single Pole Double Throw)的化合物半导体开关电路装置的原理性电路图。
第一和第二FET1、FET2的源极(或漏极)与共同输入端子IN连接，各FET1、FET2的栅极介由电阻R1、R2与第一和第二控制端子Ctl-1、Ctl-2连接，而且，各FET的漏极(或源极)与第一和第二输出端子OUT1、OUT2连接。施加在第一和第二控制端子Ctl-1、Ctl-2上的信号为互补性号，使施加了H电平信号的FET导通(ON)，将施加在输入端子IN上的信号传递到任一侧的输出端子上。配置电阻R1、R2，以防止介由栅极电极对交流接地的控制端子Ctl-1、Ctl-2的直流电位漏出高频信号。
GaAs衬底是半绝缘性衬底，但是，在GaAs衬底上集成开关电路装置的情况下，当在衬底上直接设置引线接合用的焊盘电极层时，相邻的电极间的电相互作用依然存在。例如由于绝缘强度弱，从而产生静电击穿或高频信号泄漏使绝缘恶化等特性上的诸多问题。因此，在现有制造方法中，在配线层或焊盘电极下设有氮化膜。
但是，由于氮化膜硬，故接合时的压力会使焊盘部分产升裂痕。为抑制这一点，在氮化膜上的接合电极上进行镀金来应对。但是，镀金的工序造成工序数和成本都升高。因此，开发了不在焊盘电极下方设置氮化膜的技术。
图10～图12表示构成如图9这样现有的化合物半导体开关电路装置的FET、焊盘及配线的制造方法之一例。
首先，如图10(A)所示，在由GaAs等形成的非掺杂化合物半导体衬底51上设置
Figure C200510077880D00051
左右的缓冲层41，在其上生长n型外延层42。然后，将整个面利用约
Figure C200510077880D00052
厚的退火用硅氮化膜53覆盖。
在整个面上设置抗蚀层54，并进行使源极区域、漏极区域、栅极配线及焊盘电极形成区域上的抗蚀层54选择性开窗的光刻工艺。然后，以该抗蚀层54为掩模进行赋予n型的杂质(29Si+)的离子注入。由此，形成n+型源极区域56及漏极区域57，同时，在焊盘电极形成区域及栅极配线下的n型外延层42表面形成高浓度杂质区域60。通过该高浓度杂质区域60可充分确保绝缘，故可除去目前为进行绝缘而设置的氮化膜。
如不需要氮化膜，则可不考虑接合引线压装时氮化膜产生裂纹的情况，因此，可省去现有必须的镀金工序。由于镀金工序的工序数多，耗费成本，故如可将该工序省去，则可大幅简化制造工序及降低成本。
在图10(B)中，在整个面上设置新的抗蚀层58，进行选择性地保留FET的动作区域18及栅极配线62下、焊盘电极下的高浓度杂质区域60的各上方部分的抗蚀层58，而将其它部分开口的光刻工艺。然后，以该抗蚀层58为掩模，进行杂质(B+或H+)的离子注入，除去抗蚀层58，进行活化退火。由此，源极及漏极区域56、57和高浓度杂质区域60被活化，形成到达缓冲层41的绝缘化区域45。
在图11(A)中，首先，进行选择性地使第一源极电极65及第一漏极电极66的形成区域开口的光刻工艺，除去硅氮化膜53，然后，顺序真空蒸镀层积构成欧姆金属层64的AuGe/Ni/Au这三层。
然后，通过剥离、由合金形成第一源极电极65及第一漏极电极66。
其次，参照图11(B)，进行将栅极电极69、第一焊盘电极91及栅极配线62的形成区域选择性地开口的光刻工艺。干式蚀刻从栅极电极69、第一焊盘电极91及栅极配线62的形成区域露出的硅氮化膜53，露出栅极电极69形成区域的沟道层52，露出栅极配线62及第一焊盘电极91形成区域的GaAs。
然后，顺序真空蒸镀层积构成作为第二层金属层的栅极金属层的Pt/Ti/Pt/Au。然后，除去抗蚀层，通过剥离形成与沟道层52接触的栅极电极69和第一焊盘电极91及栅极配线62。
然后，进行埋入Pt的热处理，将栅极电极69的一部分埋入沟道层52。Pt埋入栅极的FET与Ti/Pt/Au栅极的FET相比，具有导通电阻低，耐压大，等优良的电特性。
在图12(A)中，利用由硅氮化膜构成的钝化膜72覆盖衬底51表面。在该钝化膜72上进行光刻工艺，形成和第一源极电极65、第一漏极电极66、栅极电极69及第一焊盘电极91的接触孔，除去抗蚀层。
然后，在衬底51整个面上涂敷新的抗蚀层，进行光刻工艺，进行选择性地将第二源极电极75及第二漏极电极76和第二焊盘电极92的形成区域的抗蚀剂开口的光刻工艺。然后，顺序真空蒸镀层积构成作为第三层金属层的焊盘金属层的Ti/Pt/Au这三层，形成与第一源极电极65、第一漏极电极66及第一焊盘电极91接触的第二源极电极75及第二漏极电极76和第二焊盘电极92。另外，由于一部分的配线部分使用该焊盘金属层形成，故该配线部分的焊盘金属层当然保留。
然后，如图12(B)所示，在第二焊盘电极92上压装接合线80(例如参照专利文献1)。
专利文献1：特开2003-007725号公报
如上所述，在焊盘电极91、92及栅极配线62下设置高浓度杂质区域60，使其从这些区域溢出。由此，可抑制从焊盘电极91、92及栅极配线62沿衬底延伸的耗尽层。因此，即使将焊盘电极91、92及栅极配线62直接设置在GaAs衬底上，也可以充分确保绝缘，故可除去目前为绝缘而设置的氮化膜。
如不需要氮化膜，则不必考虑进行接合线的压装时氮化膜产生开裂。因此，可省去目前必需的镀金工序。镀金工序的工序数多，耗费成本。即如可将该工序省去，则可大幅简化制造工序及降低成本。
但是，当为提高FET特性，如图11(B)，将栅极电极69的一部分埋入沟道层52时，在进行接合线的压装时问题很多。
这是由于，通过进行栅极电极69的埋入处理，由栅极金属层68构成的第一焊盘电极91的一部分也埋入衬底表面。即在第一焊盘电极91上其最下层的Pt也会和衬底材料的Ga或As反应，形成硬的合金层。
因此，产生接合的固定性恶化，或损伤衬底等问题，构成成品率降低或可靠性恶化的原因。
发明内容
本发明是鉴于上述问题点而开发的，本发明的第一方面提供一种半导体装置，其包括：动作区域，其由设于化合物半导体衬底上的外延层构成；源极区域及漏极区域，设于所述动作区域上；栅极电极，其由将一部分埋入所述动作区域的栅极金属层构成；第一源极电极及第一漏极电极，由设于所述源极区域及漏极区域表面的欧姆金属层构成；第二源极电极及第二漏极电极，由设于所述第一源极电极及第一漏极电极上的焊盘金属层构成；高浓度杂质区域，其设于所述衬底上；焊盘电极，其和所述高浓度杂质区域直流连接，由直接固定于所述外延层表面的焊盘金属层构成，其中，所述栅极金属层由与所述焊盘金属层不同的金属层构成。
另外，所述高浓度杂质区域从所述焊盘电极溢出，设于该焊盘电极下。
所述高浓度杂质区域和所述焊盘电极分开，设于该焊盘电极周边的所述衬底上。
所述动作区域由缓冲层、电子供给层、电子渡越层、阻挡层、盖层层积而构成。
利用所述杂质区域抑制从所述焊盘电极沿所述衬底延伸的耗尽层的扩展。
高频模拟信号在所述焊盘电极输送。
所述高浓度杂质区域的杂质浓度等于或大于1×1017cm-3。
本发明的第二方面提供一种半导体装置的制造方法，包括：准备层积了构成动作区域的外延层的化合物半导体衬底，在焊盘电极形成区域周边或下方的所述衬底上形成高浓度杂质区域的工序；在所述动作区域的一部分附着栅极金属层，形成栅极电极的工序；在所述外延层表面附着焊盘金属层，形成和所述高浓度杂质区域直流连接的焊盘电极的工序；在所述焊盘电极上压装接合线的工序，其中，所述栅极金属层由与所述焊盘金属层不同的金属层构成。
本发明的第三方面提供一种半导体装置的制造方法，包括：在化合物半导体衬底上层积构成动作区域的外延层，在焊盘电极形成区域周边或下方的所述衬底上形成高浓度杂质区域的工序；在所述动作区域附着作为第一层金属层的欧姆金属层，形成第一源极及第一漏极电极的工序；在所述动作区域的一部分附着作为第二层金属层栅极金属层，形成栅极电极的工序；在所述第一源极及第一漏极电极表面及所述焊盘电极形成区域的所述外延层表面附着作为第三层金属层的焊盘金属层，形成第二源极及第二漏极电极和与所述高浓度杂质区域直流连接的焊盘电极的工序；在所述焊盘电极上压装接合线的工序，其中，所述栅极金属层由与所述焊盘金属层不同的金属层构成。
另外，所述高浓度杂质区域从所述焊盘电极溢出，在该焊盘电极下形成。
所述高浓度杂质区域和所述焊盘电极分开，在所述衬底上形成。
所述栅极金属层在蒸镀最下层为Pt的金属膜后进行热处理，将所述栅极金属层的一部分埋入所述动作区域表面。
所述动作区域是层积缓冲层、电子供给层、电子渡越层、阻挡层、盖层形成。
所述高浓度杂质区域的杂质浓度等于或大于1×1017cm-3。
根据本发明可得到如下效果。
第一，不在焊盘电极部配置栅极金属层，仅由焊盘金属层形成焊盘电极。因此，在采用埋入栅极电极的结构时，可防止焊盘电极的引线接合时的缺陷。现有技术中在焊盘电极下层设置了栅极金属层。因此，焊盘电极下层的栅极金属层一部分也被埋入、硬化，引线接合时常产生不良。但是，根据本实施例，可避免这一点，可提高成品率、提高特性。
第二，由于从焊盘电极溢出，在焊盘电极下方设置高浓度杂质区域，故可抑制从焊盘电极沿衬底延伸的耗尽层。即即使是不像现有技术那样设置氮化膜的结构，也可以充分确保绝缘。
第三，高浓度杂质区域也可以和焊盘电极分开，设于焊盘电极周边的衬底上。即使是将仅焊盘金属层的焊盘电极直接固定在衬底上的结构，也可以由各构成要素间小的空间确保绝缘。
第四，根据本发明的制造方法，可不配置栅极金属层，实现仅焊盘金属层的焊盘电极。由于未配置埋入使其硬化的栅极金属层，故可抑制接合的固定不良或损伤衬底等。即，可提供可靠性提高、且成品率提高的化合物半导体装置的制造方法。
第五，可不配置埋入焊盘电极下层而硬化的栅极金属层，而形成埋入栅极电极的FET。因此，可提供FET的特性提高且抑制接合时的不良的化合物半导体装置的制造方法。
第六，由于在焊盘电极下方的衬底形成高浓度杂质区域，故可提供抑制从焊盘电极延伸的耗尽层且提高绝缘的化合物半导体装置的制造方法。
第七，高浓度杂质区域也可以和焊盘电极分开并设置在焊盘电极周边的衬底表面。因此，即使是将仅有焊盘金属层的焊盘电极直接固定在衬底上的结构，也可以实现可由各构成要素间小的空间确保绝缘的化合物半导体装置的制造方法。
第八，仅改变栅极金属层在光致抗蚀剂工艺中使用的掩模图案，使可实现FET特性良好的埋入栅极电极结构并可避免引线接合时的不良。因此，可不增加工序而提高可靠性、改善成品率。
第九，FET采用层积缓冲层、电子供给层、电子渡越层、阻挡层、盖层而成的HEMT，从而与通常的GaAs FET相比，可大幅降低导通电阻。
另外，本实施例不限于HEMT，即使为在GaAs衬底上层积构成沟道层的n型外延层而形成动作区域的FET，也同样可以实施。沟道层为外延层的FET与通过离子注入形成沟道层的FET的情况相比，在特性上是有利的。特别是在用于开关电路的FET的情况下，可增加最大线性输入功率。另外，如为相同的夹断电压、相同饱和漏极电流Idss，则可减小栅极宽度，因此，可降低寄生电容，可抑制高频信号的泄漏，提高绝缘。另外，不限于开关用途，即使是例如在放大器电路中使用的FET，在相同饱和漏极电流Idss下相互电感gm提高，具有可提高放大器的增益的优点。
附图说明
图1(A)是用于说明本发明的平面图，(B)是剖面图，(C)是剖面图，(D)是剖面图；
图2(A)～(B)是用于说明本发明的剖面图；
图3(A)～(B)是用于说明本发明的剖面图；
图4(A)～(D)是用于说明本发明的剖面图；
图5(A)～(C)是用于说明本发明的剖面图；
图6是用于说明本发明的剖面图；
图7(A)～(D)是用于说明本发明的剖面图；
图8(A)～(C)是用于说明本发明的剖面图；
图9是用于说明现有技术的电路图；
图10(A)～(B)是用于说明现有技术的剖面图；
图11(A)～(B)是用于说明现有技术的剖面图：
图12(A)～(B)是用于说明现有技术的剖面图。
符号说明
18    动作区域
41    缓冲层
42    n型外延层
45    绝缘化区域
30    衬底
31    半绝缘性GaAs衬底
32    缓冲层
33    电子供给层
34    间隔层
35    电子渡越层
36    阻挡层
37    盖层
51    衬底
52    沟道层
53    氮化膜
54、58、63、67  抗蚀剂
38    动作区域
38s   源极区域
38d   漏极区域
56    源极区域
57    漏极区域
60、20高浓度杂质区域
64    欧姆金属层
65    第一源极电极
66    第一漏极电极
68    栅极金属层
69    栅极电极
62    栅极配线
72    钝化膜
74    焊盘金属层
75    第二源极电极
76    第二漏极电极
77    焊盘电极
78    焊盘配线
80    接合线
91    第一焊盘电极
92    第二焊盘电极
具体实施方式
下面参照图1～图8说明本发明实施例，作为一例说明构成图9所示的开关电路装置(SPDT)等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)和电极焊盘及配线部分。
图1是表示本实施例的化合物半导体装置之一例的图，图1(A)是平面图，图1(B)是a-a线剖面图。另外，和现有技术相同的构成要素使用相同的符号。
如图1(A)、(B)，衬底30的形成方法首先在半绝缘性GaAs衬底31上层积非掺杂的缓冲层32。缓冲层往往由多层形成。然后，在缓冲层32上顺序层积作为电子供给层的n+型AlGaAs层33、作为电子渡越层的非掺杂InGaAs层35、作为电子供给层的n+型AlGaAs层33。另外，在电子供给层33和电子渡越层35之间配置间隔层34。
在电子供给层33上层积作为阻挡层的非掺杂的AlGaAs层36，确保规定的耐压和夹断电压。然后，在最上层层积作为盖层的n+型GaAs层37。在盖层37上连接源极电极、漏极电极等金属层。通过将盖层37的杂质浓度采用高浓度，降低源极电阻、漏极电阻，提高欧姆特性。
HEMT使从作为电子供给层的n+型AlGaAs层33的施主杂质产生的电子向电子渡越层35侧移动，形成作为电流通路的沟道。其结果是电子和施主离子以异质结界面为界空间分离。电子在电子渡越层35行进，但由于电子渡越层35不存在构成电子迁移率降低的原因的施主离子，故可具有高电子迁移率。
另外，在HEMT中，通过由选择性地形成于衬底上的绝缘化区域45分离衬底形成需要的图案。在此，绝缘化区域45不是完全电绝缘，而是通过离子注入杂质(B+)在外延层上设置载流子的陷阱能级并绝缘化的区域。
另外，在本说明书中，在使用了HEMT的MMIC中，在元件及焊盘或配线相邻时，在它们之间设置用于确保绝缘的杂质区域。该杂质区域通过设计配置未绝缘化的区域即未进行B+离子注入的区域而形成。
如图1(A)、(B)，在动作区域38的构成源极区域及漏极区域的衬底的盖层37设置由第一层金属层的欧姆金属层(AuGe/Ni/Au)构成的第一源极电极65及第一漏极电极66。在此，动作区域38是由绝缘化区域45分离并梳齿状地配置源极电极65、75、漏极电极66、76及栅极电极69的区域。另外，在图1(B)中显示了一组源极区域38s、漏极区域38d及栅极电极69，但实际上源极区域38s或漏极电极38d共同多组邻接，构成点划线所示的动作区域38(参照图1(A))。
另外，蚀刻动作区域38的局部即源极区域38s及漏极区域38d之间的盖层37，在露出的非掺杂AlGaAs层36上肖特基接合第二层金属层的栅极金属层(Pt/Mo)，设置栅极电极69、栅极配线62。
另外，在第一源极电极65及第一漏极电极66上设置由第三层金属层的焊盘金属层74(Ti/Pt/Au)构成的第二源极电极75及第二漏极电极76。源极电极75、漏极电极76、栅极电极69配置成梳齿相互咬合的形状，构成HEMT。
在此，栅极电极69的一部分构成在保持和衬底肖特基接合的同时埋入动作区域38的一部分(相当于现有结构的沟道层52)的埋入栅极电极。
通过构成埋入栅极电极，栅极电极69剖面的漏极侧边缘形成圆形形状(源极侧边缘也相同)，可缓和栅极电极-漏极电极间的电场强度，故可增大栅极-漏极间的耐压。相反，在将耐压设为规定的值时，可将作为电子供给层的n+型AlGaAs层33的施主杂质浓度相应增高。其结果是流入构成电子渡越层的非掺杂InGaAs层35的电子数量增多，具有可大幅改善电流密度、沟道电阻及高频失真特性的优点。
焊盘电极77将从HEMT的动作区域38延伸的焊盘金属层74直接固定设置在衬底30的表面(盖层37表面)。向焊盘电极77传送高频模拟信号。在焊盘电极77下方的衬底30设置和焊盘电极77的整个面直接固定且周边部从焊盘电极77溢出的高浓度杂质区域20。高浓度杂质区域20由绝缘化区域45分离而形成。
在此，高浓度杂质区域20是杂质浓度为1×1017cm-3以上的区域。图1(B)中高浓度杂质区域20的结构和HEMT的外延结构相同，但由于包括盖层37(杂质浓度为1～5×1018cm-3程度)，故在功能上构成高浓度杂质区域。另外，高浓度杂质区域20和焊盘电极77直流连接。
当在半绝缘衬底上直接设置形成焊盘电极等高频信号经路的金属层时，由于对应高频信号的耗尽层的距离改变，从而耗尽层到达邻接的电极或配线，耗尽层到达的金属层之间产生高频信号的泄漏。
但是，通过在焊盘电极77下方的衬底30上设置n+型高浓度杂质区域20，与未掺杂杂质的衬底(为半绝缘性，衬底电阻值为1×107Ω·cm以上)不同，可使焊盘电极77下方的杂质浓度足够多(离子种类29Si+，浓度1～5×1018cm-3)。由此，焊盘电极77和衬底30被电分离，不会从焊盘电极77向相邻的例如栅极配线62延伸耗尽层。即，相邻的焊盘电极77、栅极配线62可使相互分开的距离大幅度接近。
即，通过在焊盘电极77周围的衬底30上设置高浓度杂质区域20，即使为将焊盘电极77直接设置在衬底30上的结构，也可以充分确保绝缘。
另外，高浓度杂质区域20的结构和HEMT的外延结构相同，包括盖层37。耗尽层扩展的抑制主要依存于该盖层37的杂质浓度。
即使对将栅极电极69的梳齿聚束的栅极配线62也可以以同样的理由配置高浓度杂质区域20，使其和栅极配线62直流连接。即，该高浓度杂质区域20形成时，在栅极配线62的下面和周边的衬底30部分不进行用于绝缘的B+注入，不使衬底30非活性化。栅极配线62由和栅极电极69同时形成的栅极金属层68形成。即栅极配线62的下面通过进行蚀刻除去盖层37。栅极配线62的下方是阻挡层的非掺杂的AlGaAs层36，高浓度杂质区域20不存在于栅极配线62的下面，而仅存在于周边。即，设于栅极配线62的高浓度杂质区域20实质上是栅极配线62周边的盖层37。在此，栅极配线62和周边的盖层37之间的距离和栅极电极69-源极区域38s之间的距离、栅极电极69-漏极区域38d之间的距离相同，为0.3μm程度。即，栅极配线62和其周边的盖层37直流连接。通过该结构防止了从栅极配线62向衬底30泄漏高频信号的现象。
另外，采用焊盘金属层74的焊盘配线78在设于衬底30表面的氮化膜72上延伸，连接HEMT的动作区域38和焊盘电极77。
而且，如图所示，只要在焊盘配线78下方的衬底30上也配置高浓度杂质区域20即可。焊盘配线78下方的高浓度杂质区域20是没有施加任何直流电位的浮置(フロテイング)电位。在配置传输高频模拟信号的焊盘配线78的区域氮化膜72成为电容成分，高频信号通过氮化膜72到达衬底。因此，通过设置浮置电位的高浓度杂质区域20遮断耗尽层的延伸，可防止高频信号的泄漏。
在焊盘电极77的基础上，在栅极配线62或焊盘配线78的下方或周围设置高浓度杂质区域20时，可进一步有效地提高绝缘。
这样，通过在焊盘电极77下方配置防止高频信号泄漏的高浓度杂质区域20，可不需要现有技术那样的焊盘电极77下的氮化膜。
另外，本实施例的焊盘电极77是将焊盘金属层74直接固定在衬底上的结构。即，不将现有技术中作为第一焊盘电极形成的栅极金属层68设置在焊盘电极77的形成区域，仅利用焊盘金属层74形成焊盘电极77。由此，即使是为提高HEMT的特性，而将栅极电极69的一部分埋入动作区域38的结构，在焊盘电极77也可以防止埋入的金属的硬化造成的不良影响。
若没有硬化的金属层，则焊盘金属层74本身是适用于引线接合的金属层，故可防止引线接合时的不良，可抑制成品率及可靠性的恶化。
图1(C)、(D)是表示高浓度杂质区域20的其它图案的剖面图。在直接连接焊盘电极77和高浓度杂质区域20时，如图1(C)所示，也可以使高浓度杂质区域20从焊盘电极77溢出设置在焊盘电极77的周边下方的衬底30上。
另外，如图1(D)所示，也可以在焊盘电极77周边的衬底30上离开焊盘电极77设置高浓度杂质区域20。即，通过由绝缘化区域45进行分离，在焊盘电极77周边形成高浓度杂质区域20。高浓度杂质区域20和焊盘电极77的间隔距离只要为1μm～5μm左右，高浓度杂质区域20就可介由绝缘化的衬底和焊盘电极77直流性充分连接。
另外，当在栅极配线62的周边也设置和栅极配线62连接的高浓度杂质区域20时，则更加有效，在焊盘配线78周边也同样。图中，分别配置直流连接焊盘电极77及栅极配线62的高浓度杂质区域20作为焊盘配线78周边的高浓度杂质区域20。在焊盘配线78不与焊盘电极77及栅极配线62相邻配置的图案的情况下，只要在焊盘配线78下方配置浮置电位的高浓度杂质区域20即可。
另外，由于高浓度杂质区域20是用于防止焊盘电极77和其它构成要素(栅极配线62、焊盘配线78、动作区域38等)间的高频信号泄漏的区域，故只要至少配置在它们相邻的区域即可。
另外，如图1(B)、(C)，如和焊盘电极77直接接触，并在焊盘电极77下方的整个面(或周边)形成高浓度杂质区域，则可有效地提高绝缘。另外，如图1(D)，只要在焊盘电极77周边的焊盘电极77和焊盘配线78或栅极配线62间的微小间隙配置高浓度杂质区域20，则可节省空间，抑制高频信号泄漏。
另外，在HEMT的外延结构上，对在盖层37和阻挡层36之间进一步存在AlGaAs层、GaAs层的重复或具有InGaP层的外延结构也可同样实施。
参照图2～图5以图1(B)的结构为例说明本发明化合物半导体装置的制造方法。
本发明中最优的半导体装置的制造方法包括：在化合物半导体衬底上层积构成动作区域的外延层，在焊盘电极区域周边或下方的上述衬底上形成高浓度杂质区域的工序；在上述动作区域附着作为第一层金属层的欧姆金属层，形成第一源极及第一漏极电极的工序；在上动作区域的一部分附着作为第二层金属层的栅极金属层，形成栅极电极的工序；在上述第一源极及第一漏极电极表面及上述焊盘电极形成区域的上述外延层表面附着作为第三层金属层的焊盘金属层，形成将第二源极及第二漏极电极和上述高浓度杂质区域直流连接的焊盘电极的工序；在上述焊盘电极上压装接合线的工序。
第一工序(图2)：在化合物半导体衬底上层积构成动作区域的外延层，在焊盘电极形成区域周边或下方的上述衬底上形成高浓度杂质区域的工序。
首先，如图2(A)，准备层积了构成缓冲层、电子供给层、沟道层、阻挡层及盖层的外延层的衬底30。
即，衬底30的形成是在半绝缘性GaAs衬底31上层积非掺杂的缓冲层32。缓冲层往往以多层形成，其膜厚总计为数千
Figure C200510077880D00151
程度。缓冲层32是未添加杂质的高电阻层。
在缓冲层32上顺序形成作为电子供给层的n+型AlGaAs层33、间隔层34、作为电子渡越层的非掺杂InGaAs层35、间隔层34、作为电子供给层的n+型AlGaAs层33。向电子供给层33添加2～4×1018cm-3程度的n型杂质(例如Si)。
在电子供给层33上为确保规定的耐压和夹断电压，层积作为阻挡层36的非掺杂的AlGaAs层，进一步在最上层层积构成盖层的n+型GaAs层37。
将衬底30的整个面利用约
Figure C200510077880D00161
厚度的退火用硅氮化膜53覆盖，蚀刻芯片的最外周或掩模的规定区域的衬底30，形成对位掩模。
然后，如图2(B)，为形成新的抗蚀层(未图示)，并形成绝缘化区域，而进行选择地使绝缘化区域的形成区域的抗蚀层(未图示)开口的光刻工艺。然后，以该抗蚀层为掩模，在衬底30表面以剂量1×1013cm-3、加速电压100KeV左右离子注入杂质(例如B+)。
然后，除去抗蚀层，进行活化退火(500℃、30秒左右)。由此，形成绝缘化区域45，分离动作区域38及高浓度杂质区域20。然后，整面除去表面的氮化膜53。
高浓度杂质区域20在焊盘电极77及栅极配线62、焊盘配线78的各形成区域的下方的衬底上形成。在之后的工序中，焊盘电极77及栅极配线62和各形成区域下方的衬底上形成的高浓度杂质区域20都直流连接。另一方面，由于焊盘配线78和形成于其形成区域下方的衬底上的高浓度杂质区域20通过氮化膜隔开，故不被直流连接。即，相对于焊盘配线78设置的高浓度杂质区域20构成不施加任何直流电位的浮置电位的高浓度杂质区域20。
通过高浓度杂质区域20可抑制从之后的工序形成的焊盘电极(栅极配线、焊盘配线也相同)沿衬底延伸的耗尽层，防止高频信号泄漏。
第二工序(图3)：附着作为第一层金属层的欧姆金属层，形成第一源极及第一漏极电极的工序。
如图3(A)，形成新的抗蚀层63。进行选择地使第一源极电极65及第一漏极电极66的形成区域开口的光刻工艺。由此，动作区域38露出，故顺序真空蒸镀层积构成欧姆金属层64的AuGe/Ni/Au这三层。
然后，如图3(B)，除去抗蚀层63，通过剥离留下与动作区域38接触的第一源极电极65及第一漏极电极66。然后，通过合金化处理形成动作区域38表面和第一源极电极65及第一漏极电极66的欧姆结。然后，在整个面上再次形成氮化膜53。
第三工序(图4)：在动作区域的一部分附着作为第二层金属层的栅极金属层，形成栅极电极的工序。
首先，在图4(A)中，形成新的抗蚀层67，进行选择地使栅极电极69及栅极配线62的形成区域开口的光刻工艺。干式蚀刻在栅极电极69及栅极配线62的形成区域露出的氮化膜53，将栅极电极69及栅极配线62的各形成区域的衬底30表面(盖层37)露出。
然后，在图4(B)中，使抗蚀层67不变，蚀刻除去露出的盖层37，露出栅极金属层形成肖特基结的阻挡层36。虽然详细部分的图示省略，但侧面蚀刻盖层37，使其距之后形成的栅极电极为0.3μm。该栅极电极部分的盖层37的蚀刻直接形成源极区域38s、漏极区域38d。即，源极区域38s、漏极区域38d在形成栅极电极时自动形成。
图4(C)中，顺序真空蒸镀层积构成栅极金属层68的Pt/Mo这两层作为第二层电极。
然后，如图4(D)，通过剥离除去抗蚀层67。然后，进行埋入栅极金属层68的最下层的Pt的热处理。由此，栅极电极69的一部分在保持和衬底的肖特基结的情况下埋设在动作区域38的一部分的阻挡层36中。在此，阻挡层36考虑该栅极电极69的埋入量而较厚地形成，以得到所希望的HTMT特性。
由此，在栅极电极69的剖面形状中，漏极侧的边缘形状构成圆形(源极侧边缘也相同)，缓和栅极电极-漏极电极间的电场强度。而且可以该缓和的量较高地设定作为电子供给层的n+型AlGaAs层33的施主杂质浓度。其结果由于流入构成电子渡越层的非掺杂的InGaAs层35的电子数增多，故具有可大幅改善电流密度、沟道电阻及高频失真特性的优点。另外，栅极电极69和构成源极区域38s、漏极区域38d的盖层37直流连接。与此完全相同，栅极配线62也埋入衬底表面，和周边的高浓度杂质区域20直流连接。而且，虽然埋入的一部分硬化，但由于不会对栅极配线62施加引线接合这样的外力，故没有问题。
第四工序(图5)：在第一源极及第一漏极电极表面及焊盘电极形成区域的衬底表面作为第三层电极附着焊盘金属层，形成第二源极及第二漏极电极和高浓度杂质区域直流连接的焊盘电极的工序。
如图5(A)，形成栅极电极69、栅极配线62后，为保护栅极电极69周边的动作区域38，利用由硅氮化膜构成的钝化膜72覆盖衬底30表面。
其次，如图5(B)，在该钝化膜72上设置抗蚀膜(未图示)，进行光刻工艺。对第一源极电极65、第一漏极电极66的接触部使抗蚀剂(未图示)选择性地开口，干式蚀刻该部分的钝化膜72及氮化膜53。
同时，对焊盘电极形成区域使抗蚀剂选择性地开口，干式蚀刻该部分的钝化膜72及氮化膜53，除去抗蚀层。
由此，在第一源极电极65及第一漏极电极66上的钝化膜72上形成接触孔，露出焊盘电极形成区域的衬底30(盖层38)表面。
然后，如图5(C)，在衬底30的整个面上涂敷新的抗蚀层(未图示)，进行光刻工艺。进行使第二源极电极75及第二漏极电极76、及焊盘电极77、焊盘配线78的各形成区域上的抗蚀层选择性地开口的光刻工艺。
然后，顺序真空蒸镀层积构成作为第三层电极的焊盘金属层74的Ti/Pt/Au这三层。除去抗蚀层，通过进行剥离，形成与第一源极电极65、第一漏极电极66接触的第二源极电极75及第二漏极电极76。
同时，形成和衬底直接固定的焊盘电极77，在氮化膜72上形成规定的图案的焊盘配线78。图中，焊盘电极77和设于焊盘电极77下方整个面的高浓度杂质区域20直接接触，并直流连接。焊盘配线78在下方配置有氮化膜72、53。因此，在高频信号通过焊盘配线78时，氮化膜构成电容分量，向衬底泄漏高频信号。但是，如本实施例，通过在下方配置高浓度杂质区域20，即使设有直流连接，也可以防止高频信号的泄漏。
第五工序(图1(B))在焊盘电极上压装接合线的工序。
在化合物半导体开关电路装置完成前工序后，转移至进行组装的后工序。切割半导体晶片，分离成单个半导体芯片。在框架(未图示)上固定该半导体芯片，然后，利用接合线80将半导体芯片的焊盘电极77和规定的引线(未图示)连接。接合线80使用金属细线，利用众所周知的球形接合连接。然后，进行传递模模制，实施树脂封装。
在本实施例中，焊盘电极77仅由焊盘金属层74构成。即不像现有的结构那样在下层配置栅极金属层68。因此，在埋入FET，构成栅极电极结构时，即使栅极金属层的一部分硬化，也不会对焊盘电极77造成影响。由于本来焊盘金属层74本身是适于引线接合的材料，故若不配置硬化的金属层，则可实现良好的接合。
另外，通过改变形成第一工序的绝缘化区域45的图案，如图1(C)，可在焊盘电极77的周边部形成直接和焊盘电极77接触的高浓度杂质区域20。另外，在图1(D)的焊盘电极77周边和焊盘电极77分开配置、且直流连接的高浓度杂质区域20也可以通过改变绝缘化区域45的图案而形成。
另外，在HEMT的外延结构上，对在盖层37和阻挡层36之间还存在AlGaAs层、GaAs层的重复或具有InGaP层的外延结构也可同样实施。
其次，参照图6～图8说明本发明的第二实施例。第二实施例是衬底为GaAs衬底且层积外延层构成动作区域的FET的情况。
另外，和第一实施例的HEMT相比，虽然衬底结构不同，但焊盘电极77及配线为大致相同的结构，重复部位省略详细说明。
如图6，衬底是在由GaAs等形成的非掺杂化合物半导体衬底51上设置
Figure C200510077880D00191
程度的用于抑制泄漏的缓冲层41，并在其上生长n型外延层42的衬底。缓冲层41是非掺杂或为防止衬底泄漏而导入杂质的外延层，并生长n型外延层42(2×1017cm-3，)。另外，n型外延层42是构成沟道层52的区域。
即，第二实施例的动作区域18由在n型外延层42离子注入了n型杂质(29Si+)的源极区域56及漏极区域57和两区域间的沟道层52构成。
而且，在焊盘电极77、焊盘配线78、栅极配线62下方也进行赋予n型的杂质(29Si+)的离子注入，设置高浓度杂质区域60。
在源极区域56及漏极区域57上设置由第一层金属层的欧姆金属层64(AuGe/Ni/Au)构成的第一源极电极65及第一漏极区域66。
另外，在沟道层52上附着第二层金属层的栅极金属层(Pt/Mo)，设置栅极电极69。进一步在第一源极电极65及第一漏极电极66上设置由第三层金属层的焊盘金属层74(Ti/Pt/Au)构成的第二源极电极75及第二漏极电极76。另外，图6中图示了一组源极电极75、漏极电极76、栅极电极69，但实际上它们配置成梳齿相互咬合的形状，构成FET的动作区域18(和图1(A)的动作区域38相同)。
而且，栅极电极69在保持和衬底的肖特基结的状态下，其一部分埋设在沟道层52中，构成埋入栅极电极。
焊盘电极77将从FET延伸的焊盘金属层74直接固定设置在衬底表面。在焊盘电极77下方设置和焊盘电极77整个面接触的高浓度杂质区域60。高浓度杂质区域60的杂质浓度为1×1017cm-3以上，和输送高频模拟信号的焊盘电极77直流连接，抑制从焊盘电极77沿衬底延伸的耗尽层。
如图6，高浓度杂质区域60配置在焊盘配线78或栅极配线62下方时，对进一步提高绝缘是有效的。
另外，如图1(C)，高浓度杂质区域60可以设于焊盘电极77周边部的下方，和焊盘电极77直接连接，如图1(D)，也可以和焊盘电极77分开，设置在焊盘电极77周边的衬底表面。此时，高浓度杂质区域60和焊盘电极77的间隔距离只要为0.1μm～5μm，高浓度杂质区域60就可介由衬底和焊盘电极77充分直流连接。
图7及图8是说明第二实施例的化合物半导体装置的制造方法的剖面图。
第一工序(图7)：首先，如图7(A)，在由GaAs等形成的非掺杂化合物半导体衬底51上设置
Figure C200510077880D00201
程度的用于抑制泄漏的缓冲层41。该缓冲层41是非掺杂或为防止衬底泄漏而导入了杂质的外延层。其上生长n型外延层42(2×1017cm-3，)。然后，将整个面利用约厚度的退火用硅氮化膜53覆盖。
其次，如图7(B)，在整个面上设置抗蚀层54，进行选择性地使源极区域56、漏极区域57、焊盘电极77、焊盘配线78、栅极配线62的各形成区域上的抗蚀层54开口的光刻工艺。然后，以该抗蚀层54为掩模，对源极区域56及漏极区域57、焊盘电极77、焊盘配线78、栅极配线62下方的衬底表面进行赋予n型的杂质(29Si+)的离子注入。由此，形成n+型源极区域56及漏极区域57，同时，在焊盘电极77、焊盘配线78、栅极配线62下方的衬底表面形成高浓度杂质区域60(杂质浓度等于或大于1×1017cm-3)。
源极区域56及漏极区域57邻接由n型外延层42构成的沟道层52而设置，构成动作区域18。
当利用n型外延层42作为沟道层52时，与通过离子注入形成FET的沟道层的情况相比，沟道层52的浓度在深度方向均匀。例如，利用n型外延层形成沟道层作为开关电路中采用的FET，可增加电流密度高的最大线性输入功率。具有可降低寄生电容等的优点。
另外，不限于开关用途，例如即使为用于放大器的FET，也可以提高相互的电感gm，具有提高放大器的增益的优点。
然后，如图7(C)，在除动作区域18及高浓度杂质区域60等杂质区域外的整个区域上形成绝缘化区域45。
在第二实施例中，需要使在n型外延层42上选择性设置n+型杂质区域的动作区域18及高浓度杂质区域60各自分离。即，在整个面上设置新的抗蚀层58，选择性地留下FET的动作区域18及焊盘电极77(焊盘配线78、栅极配线62也相同)下方的高浓度杂质区域60上的抗蚀层58而使其它部分开口，进行光刻工艺。然后，以该抗蚀层58为掩模，在GaAs表面以剂量1×1013cm-2、加速电压100KeV左右进行杂质(B+或H+)的离子注入。
然后，如图7(D)，除去抗蚀层58，进行活化退火。由此，源极及漏极区域56、57和高浓度杂质区域60被活性化，形成使动作区域18及高浓度杂质区域60分离的绝缘化区域45。前面也进行了叙述，该绝缘化区域45并非完全电绝缘的区域，是离子注入了杂质的外延层。
图8说明第二工序～第四工序。
首先，利用和第一实施例相同的第二工序形成第一源极电极65及第一漏极电极66(图8(A))，利用第三工序形成栅极电极69及栅极配线62。栅极电极69在和沟道层形成肖特基结的状态下，一部分埋入衬底表面。另外，栅极配线62也是一部分埋入衬底表面。由于在焊盘电极77的形成区域不形成栅极金属层，故也没有栅极金属层的埋入(图8(B))。
而且，在第四工序中，如图8(C)，利用光刻工艺选择性地使焊盘电极77及焊盘配线78的形成区域露出，在整个面上堆积焊盘金属层74。通过进行剥离形成焊盘电极77及焊盘配线78。焊盘电极77和高浓度杂质区域60直流连接，直接固定在衬底上。即，焊盘电极77仅由焊盘金属层74形成，即使为提高FET特性构成埋入栅极电极结构，也可以抑制引线接合时的不良。
焊盘配线78在氮化膜72上以所希望的配线图案形成。而且，同时形成由焊盘金属层74构成的第二源极电极75、第二漏极电极76。
然后，利用第五工序固定接合线，得到图6所示的最终结构。
另外，和焊盘电极77直流连接的高浓度杂质区域60的图案和设于栅极配线62、焊盘配线78上的高浓度杂质区域60的图案可由集成化的图案适当地组合。

Claims (14)

1.一种化合物半导体装置，其特征在于，包括：动作区域，其由设于化合物半导体衬底上的外延层构成；源极区域及漏极区域，设于所述动作区域上；栅极电极，其由将一部分埋入所述动作区域的栅极金属层构成；第一源极电极及第一漏极电极，由设于所述源极区域及漏极区域表面的欧姆金属层构成；第二源极电极及第二漏极电极，由设于所述第一源极电极及第一漏极电极上的焊盘金属层构成；高浓度杂质区域，其设于所述衬底上；焊盘电极，其和所述高浓度杂质区域直流连接，由直接固定于所述外延层表面的焊盘金属层构成，其中，所述栅极金属层由与所述焊盘金属层不同的金属层构成。
2.如权利要求1所述的化合物半导体装置，其特征在于，所述高浓度杂质区域从所述焊盘电极溢出，设于该焊盘电极下。
3.如权利要求1所述的化合物半导体装置，其特征在于，所述高浓度杂质区域和所述焊盘电极分开，设于该焊盘电极周边的所述衬底上。
4.如权利要求1所述的化合物半导体装置，其特征在于，所述动作区域由缓冲层、电子供给层、电子渡越层、阻挡层、盖层层积而构成。
5.如权利要求1所述的化合物半导体装置，其特征在于，利用所述杂质区域抑制从所述焊盘电极沿所述衬底延伸的耗尽层的扩展。
6.如权利要求1所述的化合物半导体装置，其特征在于，高频模拟信号在所述焊盘电极传输。
7.如权利要求1所述的化合物半导体装置，其特征在于，所述高浓度杂质区域的杂质浓度等于或大于1×1017cm-3。
8.一种化合物半导体装置的制造方法，其特征在于，包括：准备层积了构成动作区域的外延层的化合物半导体衬底，在焊盘电极形成区域的周边或下方的所述衬底上形成高浓度杂质区域的工序；在所述动作区域的一部分附着栅极金属层，形成栅极电极的工序；在所述外延层表面附着焊盘金属层，形成和所述高浓度杂质区域直流连接的焊盘电极的工序；在所述焊盘电极上压装接合线的工序，其中，所述栅极金属层由与所述焊盘金属层不同的金属层构成。
9.一种化合物半导体装置的制造方法，其特征在于，包括：在化合物半导体衬底上层积构成动作区域的外延层，在焊盘电极形成区域的周边或下方的所述衬底上形成高浓度杂质区域的工序；在所述动作区域附着作为第一层金属层的欧姆金属层，形成第一源极及第一漏极电极的工序；在所述动作区域的一部分附着作为第二层金属层的栅极金属层，形成栅极电极的工序；在所述第一源极及第一漏极电极表面及所述焊盘电极形成区域的所述外延层表面附着作为第三层金属层的焊盘金属层，形成第二源极及第二漏极电极和与所述高浓度杂质区域直流连接的焊盘电极的工序；在所述焊盘电极上压装接合线的工序，其中，所述栅极金属层由与所述焊盘金属层不同的金属层构成。
10.如权利要求8或权利要求9所述的化合物半导体装置的制造方法，其特征在于，所述高浓度杂质区域从所述焊盘电极形成区域溢出而形成在该焊盘电极下。
11.如权利要求8或权利要求9所述的化合物半导体装置的制造方法，其特征在于，所述高浓度杂质区域和所述焊盘电极分开，在所述衬底上形成。
12.如权利要求8或权利要求9所述的化合物半导体装置的制造方法，其特征在于，蒸镀形成所述栅极金属层，对所述栅极金属层最下层为Pt的金属膜进行热处理，将所述栅极金属层的一部分埋入所述动作区域表面。
13.如权利要求8或权利要求9所述的化合物半导体装置的制造方法，其特征在于，所述动作区域是层积缓冲层、电子供给层、电子渡越层、阻挡层、盖层形成。
14.如权利要求8或权利要求9所述的化合物半导体装置的制造方法，其特征在于，所述高浓度杂质区域的杂质浓度等于或大于1×1017cm-3。
CNB2005100778803A 2004-06-14 2005-06-13 化合物半导体装置及其制造方法 Expired - Fee Related CN100463228C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004175700A JP2005353992A (ja) 2004-06-14 2004-06-14 化合物半導体装置およびその製造方法
JP175700/04 2004-06-14

Publications (2)

Publication Number Publication Date
CN1747182A CN1747182A (zh) 2006-03-15
CN100463228C true CN100463228C (zh) 2009-02-18

Family

ID=35461071

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100778803A Expired - Fee Related CN100463228C (zh) 2004-06-14 2005-06-13 化合物半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20050277255A1 (zh)
JP (1) JP2005353992A (zh)
KR (1) KR100710775B1 (zh)
CN (1) CN100463228C (zh)
TW (1) TWI258222B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023555A1 (ja) 2002-09-09 2004-03-18 Sanyo Electric Co., Ltd. 保護素子
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
JP4939750B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939749B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
TW200642268A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
KR20090122965A (ko) * 2007-02-23 2009-12-01 스카이워크스 솔루션즈, 인코포레이티드 저손실, 저고조파 및 향상된 선형성 성능을 가진 고주파 스위치
TWI460857B (zh) * 2007-08-03 2014-11-11 Univ Hong Kong Science & Techn 可靠之常關型iii族－氮化物主動裝置結構，以及相關方法與系統
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
CN101533813B (zh) * 2009-04-21 2012-03-21 上海宏力半导体制造有限公司 一种降低寄生电容的接触焊盘及其制备方法
CN103370777B (zh) * 2011-02-15 2016-02-24 夏普株式会社 半导体装置
JP2014007296A (ja) * 2012-06-25 2014-01-16 Advanced Power Device Research Association 半導体装置及び半導体装置の製造方法
JP6222002B2 (ja) * 2014-08-22 2017-11-01 トヨタ自動車株式会社 電流遮断装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1155774A (zh) * 1995-11-06 1997-07-30 三菱电机株式会社 半导体器件
CN1392597A (zh) * 2001-06-18 2003-01-22 三洋电机株式会社 化合物半导体装置的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471077A (en) * 1991-10-10 1995-11-28 Hughes Aircraft Company High electron mobility transistor and methode of making
JP3376078B2 (ja) * 1994-03-18 2003-02-10 富士通株式会社 高電子移動度トランジスタ
JP2581452B2 (ja) * 1994-06-06 1997-02-12 日本電気株式会社 電界効果トランジスタ
JPH10223651A (ja) * 1997-02-05 1998-08-21 Nec Corp 電界効果トランジスタ
JP3272259B2 (ja) * 1997-03-25 2002-04-08 株式会社東芝 半導体装置
US6472300B2 (en) * 1997-11-18 2002-10-29 Technologies And Devices International, Inc. Method for growing p-n homojunction-based structures utilizing HVPE techniques
JP4507285B2 (ja) * 1998-09-18 2010-07-21 ソニー株式会社 半導体装置及びその製造方法
JP3716906B2 (ja) * 2000-03-06 2005-11-16 日本電気株式会社 電界効果トランジスタ
JP2003007724A (ja) * 2001-06-18 2003-01-10 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
US6580107B2 (en) * 2000-10-10 2003-06-17 Sanyo Electric Co., Ltd. Compound semiconductor device with depletion layer stop region
US6797990B2 (en) * 2001-06-29 2004-09-28 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor device and production method thereof
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
JP2005353991A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 半導体装置
JP2005353993A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1155774A (zh) * 1995-11-06 1997-07-30 三菱电机株式会社 半导体器件
CN1392597A (zh) * 2001-06-18 2003-01-22 三洋电机株式会社 化合物半导体装置的制造方法

Also Published As

Publication number Publication date
CN1747182A (zh) 2006-03-15
KR100710775B1 (ko) 2007-04-24
TW200541083A (en) 2005-12-16
US20050277255A1 (en) 2005-12-15
JP2005353992A (ja) 2005-12-22
KR20060048222A (ko) 2006-05-18
TWI258222B (en) 2006-07-11

Similar Documents

Publication Publication Date Title
CN100463228C (zh) 化合物半导体装置及其制造方法
TWI731841B (zh) 改良之氮化鎵結構
US7439556B2 (en) Substrate driven field-effect transistor
CN104319238A (zh) 形成高电子迁移率半导体器件的方法及其结构
US7294900B2 (en) Compound semiconductor device and manufacturing method thereof
CN105684134A (zh) 具有用于产生附加构件的多晶硅层的氮化镓晶体管
JP2006196802A (ja) 半導体装置および半導体装置の製造方法
US11302690B2 (en) Nitride semiconductor device
EP1754263A2 (en) Wide bandgap field effect transistors with source connected field plates
CN100527418C (zh) 半导体装置
US20060273396A1 (en) Semiconductor device and manufacturing method thereof
JP4236442B2 (ja) スイッチ回路装置
JPH09260405A (ja) 半導体装置とその製造方法
KR100589094B1 (ko) 반도체 장치
KR100621502B1 (ko) 화합물 반도체 장치의 제조 방법
CN117913135B (zh) 一种耗尽型GaN器件及其制备方法、HEMT级联型器件
KR100620929B1 (ko) 화합물 반도체 장치의 제조 방법
KR100676357B1 (ko) 스위치 회로 장치
KR20230055221A (ko) GaN RF HEMT 소자 및 그 제조방법
JP2004134434A (ja) スイッチ回路装置および化合物半導体装置の製造方法
CN117913135A (zh) 一种耗尽型GaN器件及其制备方法、HEMT级联型器件
JP2007048900A (ja) 化合物半導体装置
JP2004134588A (ja) 半導体装置の製造方法
GB2317500A (en) Semiconductor device manufacture
JP2006165022A (ja) スイッチ集積回路装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20100613