CN105575802B - 低寄生参数铝镓氮化合物/氮化镓高迁移率晶体管的制造方法 - Google Patents
低寄生参数铝镓氮化合物/氮化镓高迁移率晶体管的制造方法 Download PDFInfo
- Publication number
- CN105575802B CN105575802B CN201510917427.2A CN201510917427A CN105575802B CN 105575802 B CN105575802 B CN 105575802B CN 201510917427 A CN201510917427 A CN 201510917427A CN 105575802 B CN105575802 B CN 105575802B
- Authority
- CN
- China
- Prior art keywords
- layer
- window
- photoresist layer
- thickness
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 12
- 150000001875 compounds Chemical class 0.000 title claims abstract description 9
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 title claims abstract description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 68
- 238000011161 development Methods 0.000 claims abstract description 16
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract 8
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 14
- 238000005036 potential barrier Methods 0.000 claims description 13
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 239000013049 sediment Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 abstract description 4
- 230000009467 reduction Effects 0.000 abstract description 4
- 239000010931 gold Substances 0.000 description 26
- 230000018109 developmental process Effects 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005713 exacerbation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 235000020004 porter Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种低寄生参数铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法，包括：在依次完成源电极、漏电极、栅电极的制作和第二介质层的淀积后，在第二介质层之上涂覆第四光刻胶层，并经过曝光、显影等操作之后在源电极和漏电极之间的第四光刻胶层中形成第四窗口，第四窗口完全覆盖栅电极，去除第四窗口下的介质层后去除第四光刻胶层，完成对栅电极周围介质层的减薄，然后再淀积一层较薄的介质层对栅电极进行保护，完成AlGaN/GaN HEMT的制作。本发明通过减薄器件栅电极栅周围介质层的厚度来实现对寄生效应的降低。第四光刻胶层同时可实现对电容、电阻和电感等器件的保护，因此本发明的方法与基于AlGaN/GaN HEMT微波单片集成电路制造兼容，具有很好的适用性。
Description
技术领域
本发明涉及的是一种具有低寄生参数的铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法。
背景技术
铝镓氮化合物(AlGaN)/氮化镓(GaN)高电子迁移率晶体管(HEMT)作为第三代宽禁带化合物半导体器件具有输出功率大、工作频率高、耐高温等特点，特别是其兼有的高频、大功率特性是现有Si和GaAs等半导体技术所不具备的，这使得其在微波应用领军具有独特的优势，从而成为了半导体微波功率器件研究的热点。输出功率能力方面，目前公开的小尺寸AlGaN/GaN HEMT的输出功率密度在X波段可达30W/mm以上(Wu et al.IEEE ElectronDevice Lett.，Vol.25，No.3，pp.117-119，2004.)、Ka波段其输出功率甚至也达到了10W/mm以上(T.Palacios et al.，IEEE ELECTRON DEVICE LETTERS，VOL.26，NO.11，pp.781-783，2005.)；工作频率方面，公开的AlGaN/GaN HEMT微波功率器件工作频率已覆盖到了3mm频段(M.Micovic et al.，IEEE IMS Symp.Dig.，pp.237-239，2006.)。
虽然AlGaN/GaN HEMT兼有高频、大功率的特性，特别是在获得更高的功率密度方面，通过提升外延材料晶体质量、SiN表面钝化技术的引入(B.M.Green，et al.，IEEEElectron Device Lett.，Vol.21 no.6，pp.268-270，2000.)结合场板结构的采用(Ando etal.IEEE Electron Device Lett.，Vol.24，No.5，pp.289-291，2003.)，研究人员已取得了很好的突破。对于获得高频性能而言，目前AlGaN/GaN HEMT制造过程中还面临诸多挑战，因为随着频率的提高，SiN钝化介质层也好、场板结构也好，都会引入额外的寄生参数，特别是针对毫米波应用，寄生参数的引入将严重恶化器件的性能，甚至使得器件无法很好的被应用，因此需要对SiN介质层和场板结构进行折中设计。
目前对于Ku波段及以下应用的AlGaN/GaN HEMT，普遍采用了介质辅助栅工艺进行，该工艺中器件的栅脚和栅帽分开光刻、制作，工序相对复杂，但每一个步骤可控制性强，且由于栅脚所需线宽一般不小于0.25μm，可采用普通的光刻技术进行，所得到的器件一致性和可靠性都可得的有效保障。对于更高的毫米波应用而言，为了降低寄生效应，提高器件频率特性，一般采用一次成型栅技术，该方法中栅脚和栅帽同时由光刻形成，通过后续金属化工艺形成栅的制作，由于栅脚线宽需要达到0.15μm甚至更小，往往采用电子束光刻的方法进行。采用电子束光刻的方法进行AlGaN/GaN HEMT一次成型栅制作的困难在于，AlGaN/GaN HEMT采用的SiC衬底具有很好的半绝缘性，易导致电荷积累，影响光刻的成品率和一致性，另外由于一次成型的0.15μm栅比较脆弱，容易在后续工艺中遭到破坏，影响最终器件的成品率和可靠性。
鉴于AlGaN/GaN HEMT中一次成型0.15μm栅制作的困难性，一种折中的办法是优化介质辅助栅工艺，使得器件能够工作在更高的频率下，如采用电子束光刻获得的0.15μm栅脚，同时对场板结构等参数进行优化，降低寄生效应，通过该方法可以实现器件在30GHz甚至更高频率下的工作(Y.-F.Wu et al，IEDM Technical Digest，pp.579-582，2003.)，当然受制于介质层的寄生效应，通过该方法要想进一步提升器件的工作频率几乎已不可能。为进一步提升采用介质辅助栅工艺制作的AlGaN/GaN HEMT器件的工作频率，T.Palacios等人(T.Palacios et al.，IEDM Technical Digest，2005.)引入了Ge牺牲层，在栅制作完毕后将Ge牺牲层去除来降低器件的寄生，提升器件的频率特性，该方法虽然可有助于提升器件的频率特性，但是其困难在于AlGaN/GaN HEMT的应用形式一般为微波单片集成电路(MMIC)，不仅要在同一个衬底上完成AlGaN/GaN HEMT的制作，同时还有完成微波单片集成电路元件如电容、电阻和电感等的制作，特别是电容的制作需要引入额外的介质层，通常电容需要在栅制作完成后进行，电容制作过程中淀积的介质层将抵消前面Ge牺牲层去除带来的寄生降低作用，使得Ge牺牲层技术实用性不强。
为充分利用介质辅助栅工艺在工艺可控制性、成品率以及一致性等方面的优势，同时兼容基于AlGaN/GaN HEMT的微波单片集成电路制作，有必要改进相关工艺。
发明内容
发明目的：本发明提供了一种具有低寄生参数的铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法，通过减薄介质辅助栅工艺制作的AlGaN/GaN HEMT器件有源区钝化介质层厚度的方法来实现对寄生参数的降低，该方法具有可操作性强，与基于AlGaN/GaNHEMT的微波单片集成电路制作工艺兼容等优点。
技术手段：为实现上述技术目的，本发明提出了一种低寄生参数铝镓氮化合物/氮化镓高迁移率晶体管的制造方法，所述晶体管所用外延材料包括从下到上依次叠加的衬底、GaN缓冲层和AlGaN势垒层，包括如下步骤：
A：在AlGaN势垒层涂覆第一光刻胶层，经曝光、显影去除需要淀积源漏电极金属层区域的第一光刻胶层；
B：淀积源漏电极金属层到第一光刻胶层以及AlGaN势垒层上，剥离去除第一光刻胶层及其上的源漏电极金属层得到器件的源电极和漏电极；
C：高温退火使源电极和漏电极与其下方的半导体层形成良好的欧姆接触，淀积一层第一介质层到AlGaN势垒层、源电极和漏电极上；
D：在第一介质层上涂覆第二光刻胶层，并经过曝光、显影在源电极和漏电极之间的光刻胶层中形成第一窗口；
E：以第二光刻胶层为掩膜，采用干法等离子体刻蚀的方法将第一窗口中的第一介质层去除，并去除第一介质层上的第二光刻胶层后在第一介质层上得到第二窗口；
F：在第一介质层及第二窗口之上涂覆第三光刻胶层，并经过曝光、显影操作之后在所示的第二窗口之上的第三光刻胶层中形成第三窗口；
G：在第三光刻胶层以及第三窗口中淀积栅帽金属层，采用剥离工艺去除第三光刻胶层及其上的栅帽金属层后得到栅电极；
H：淀积第二介质层对栅电极进行保护，在第二介质层之上涂覆第四光刻胶层，并经过曝光、显影操作之后在源电极和漏电极之间的第四光刻胶层中形成第四窗口，第四窗口完全覆盖栅电极且大于栅电极，然后去除第四窗口下的第一介质层后去除第四光刻胶层，淀积第三介质层对栅电极进行保护，完成AlGaN/GaN HEMT器件制作；
或者步骤G后，首先在第一介质层和栅电极之上涂覆第四光刻胶层，并经过曝光、显影操作之后在源电极和漏电极之间的第四光刻胶层中形成第四窗口，第四窗口完全覆盖栅电极且略微比栅电极大；去除第四窗口下的第一介质层；去除第四光刻胶层，淀积第二介质层对栅电极进行保护，完成AlGaN/GaN HEMT器件制作。
优选地，步骤C中，所述的第一介质层的材料为SiN或者SiO2，厚度为150nm～300nm。
所述的第二介质层的材料为SiN或者SiO2，厚度为0nm～200nm。
所述的第三介质层的材料为SiN或者SiO2，厚度为100nm～200nm。优选地，第四窗口下的第一介质层采用干法刻蚀的方法去除，同时，第四窗口下的第一介质层全部去除或者部分去除。
其中，所述的源漏电极金属层为多层金属体系。
优选地，所述的多层金属体系包括Ti/Al/Ni/Au或Ti/Al/Mo/Au。作为源漏电极金属层的多层金属体系并不限于上述体系。
优选地，所述的栅帽金属层采用蒸发的方式进行淀积，采用的金属为多层金属体系。
优选地，作为栅帽金属层的多层金属体系为Ni/Au/Ti或者Ni/Pt/Au/Pt/Ti或则Ni/Pt/Au/Ni，当为Ni/Au/Ti时，Ni的厚度为20nm～100nm，Au的厚度为400nm～600nm，Ti优选的厚度为20nm～50nm；当为Ni/Pt/Au/Pt/Ti时，Ni的厚度为20nm～100nm，Ni与Au之间的Pt、的厚度为30nm～50nm，Au的厚度为400nm～600nm，Ti与Au之间的Pt的厚度为30nm～50nm，Ti的厚度为20nm～50nm；当为Ni/Pt/Au/Ni时，第一层Ni的厚度为20nm～100nm，Pt的厚度为30nm～50nm，Au的厚度为400nm～600nm，最后一层Ni～的厚度为20nm～50nm。
有益效果：与现有技术相比，本发明中的第二介质层通常是用来作为基于AlGaN/GaN HEMT微波单片集成电路制造过程中的电容介质层和电阻、电感等器件的保护介质层，该层介质和用于器件表面钝化的第一介质层合起来的厚度一般都较厚，从而会引起较大的寄生效应，利用本发明提供的方法去除栅电极周围该两层介质层并淀积一层较薄的保护介质层(即第三介质层)后可实现对寄生效应的降低。第四光刻胶层同时可实现对电容、电阻和电感等器件的保护，因此本发明的方法与基于AlGaN/GaN HEMT微波单片集成电路制造兼容，具有很好的适用性。
附图说明
图1是介质辅助栅工艺制作的AlGaN/GaN HEMT的一般结构示意图。
图2是AlGaN/GaN HEMT所采用外延材料的一般结构示意图。
图3A～图3M是本发明的一个实施例的实施步骤。
图4A～图4E是本发明的另一个实施例的实施步骤。
图5是本发明的器件与一般结构介质辅助栅器件最大稳定功率增益随频率变化的对比。
具体实施方式
下面通过具体的实施例详细说明本发明。
图2是AlGaN/GaN HEMT所采用外延材料的一般结构示意图，包括了衬底11、GaN缓冲层12以及AlGaN势垒层13。关于AlGaN/GaN HEMT中衬底11所用的材料、GaN缓冲层12和AlGaN势垒层13形成可利用现有技术报道进行制备；另外图2是AlGaN/GaN HEMT所采用外延材料的一般结构示意图，表明还存在其它形式的外延材料结构，其它的结构形式可参考相关文献，不再进一步描述。
实施例1
如图3A-图3M所示为本发明的一个实施例的实施步骤。首先如图3A所示，在AlGaN势垒层13涂覆第一光刻胶层14，经曝光、显影去除需要淀积源漏电极金属层区域的第一光刻胶层14。如图3B所示，淀积源漏电极金属层15到第一光刻胶层14以及AlGaN势垒层13上，源漏电极金属层15可采用包括但不仅限于Ti/Al/Ni/Au、Ti/Al/Mo/Au等多层金属体系。
如图3C所示，剥离去除第一光刻胶层14及其上的源漏电极金属层15得到器件的源电极16和漏电极17，高温退火使得源电极16和漏电极17与其下的半导体层形成良好的欧姆接触，退火温度优选的为800℃～850℃。淀积一层第一介质层18到AlGaN势垒层13、源电极16和漏电极17上(图3D所示)，第一介质层18优选为Si3N4或者SiO2，优选的厚度为150nm～300nm。
如图3E所示在第一介质层18上涂覆第二光刻胶层19，并经过曝光、显影等步骤在源电极16和漏电极17之间的第二光刻胶层19中形成第一窗口20，第一窗口20在源电极16和漏电极17之间的宽度根据所要研制的器件栅长确定。
以第二光刻胶层19为掩膜，采用干法等离子体刻蚀的方法将第一窗口20中的第一介质层18去除，并去除第一介质层18上的第二光刻胶层19后在第一介质层18上得到如图3F中所示称之为栅脚窗口，命名为第二窗口21。
在第一介质层18及第二窗口21之上涂覆第三光刻胶层22，并经过曝光、显影等操作之后在前述的第二窗口21之上的第三光刻胶层22中形成如图3G中所示的第三窗口23，第三窗口23也可称之为栅帽窗口。第三窗口23的设计以及形成过程中必须保证第二窗口21完全被第三窗口23所覆盖，第二窗口21部分或者全部没有被第三窗口23所覆盖的情形在本发明中是必须要避免的。要避免出现第二窗口21部分或者全部没有被第三窗口23所覆盖的问题，首先第三窗口23设计上要保证比第二窗口21大，在此基础上采用具有更高套准精度的光刻设备就可以避免出现第二窗口21部分或者全部没有被第三窗口23所覆盖的问题。
如图3H所示在第三光刻胶层22以及第三窗口23中淀积栅帽金属层24，栅帽金属层24的目的，一个方面与势垒层13形成肖特基接触，从而在器件工作的时候，栅电极上的电压变化能够调制沟道中二维电子气；另外一个作用是降低器件的栅阻，提升器件的频率特性。栅帽金属层24优选采用蒸发的方式进行淀积，可采用的金属包括但不限于Ni/Au/Ti或者Ni/Pt/Au/Pt/Ti或则Ni/Pt/Au/Ni等多层金属体系，当为Ni/Au/Ti时，Ni优选的厚度为20nm～100nm，Au优选的厚度为400nm～600nm，Ti优选的厚度为20nm～50nm；当为Ni/Pt/Au/Pt/Ti时，Ni优选的厚度为20nm～100nm，Ni与Au之间的Pt优选的厚度为30nm～50nm，Au优选的厚度为400nm～600nm，Ti与Au之间的Pt优选的厚度为30nm～50nm，Ti优选的厚度为20nm～50nm；当为Ni/Pt/Au/Ni时，第一层Ni优选的厚度为20nm～100nm，Pt优选的厚度为30nm～50nm，Au优选的厚度为400nm～600nm，最后一层Ni优选的厚度为20nm～50nm。
采用剥离工艺去除第三光刻胶层22及第三光刻胶层22上的栅帽金属层24后得到如图3I所示的栅电极25。在第一介质层18及栅电极25之上涂覆第四光刻胶层26，并经过曝光、显影等操作之后在源电极16和漏电极17之间的第四光刻胶层26中形成如图3J中所示的第四窗口27，第四窗口27完全覆盖栅电极25且略微比栅电极25来的大，第四窗口27尺寸优选的为其源电极侧边缘位于源电极16与栅电极25之间第一介质层的正中、漏电极侧边缘位于漏电极17与栅电极25之间的第一介质层的正中。
去除第四窗口27下的第一介质层18后得到如图3K所示的图形，去除第四窗口27下的第一介质层18优选的采用干法刻蚀的方法，干法刻蚀具有各项异性，可以很好的控制线宽等参数。去除第四光刻胶层26后得到如图3L所示的图形，淀积第二介质层28对栅电极25进行保护(图3M所示)，完成AlGaN/GaN HEMT器件的制作，第二介质层28优选为Si3N4或者SiO2，优选的厚度为100nm～200nm。
实施例2
图4A-图4E是本发明的另一个实施例的实施步骤，首先同实施例1中图3A-3I所示，在AlGaN势垒层13涂覆第一光刻胶层14，依次进行曝光、显影、淀积源漏电极金属层、剥离去除光刻胶及其上的源漏电极金属层后得到器件的源电极16和漏电极17，高温退火使得源电极16和漏电极17与其下的半导体层形成良好的欧姆接触；淀积一层第一介质层18到AlGaN势垒层13、源电极16和漏电极17上；在第一介质层18上涂覆第二光刻胶层19，并经过曝光、显影等步骤在源电极16和漏电极17之间的光刻胶层中形成第一窗口20；以第二光刻胶层19为掩膜，采用干法等离子体刻蚀的方法将第一窗口20中的第一介质层18去除，并去除第一介质层18上的光刻胶后在第一介质层18上得到称之为栅脚的第二窗口21；在第一介质层18及第二窗口21之上涂覆第三光刻胶层22，并经过曝光、显影等操作之后在前述的第二窗口21之上的第三光刻胶层22中形成第三窗口23；在第三光刻胶层22以及第三窗口23中淀积栅帽金属层24；采用剥离工艺去除第三光刻胶层22及其上的栅帽金属层24后得到栅电极25。
淀积第二介质层41对栅电极25进行保护(图4A所示)，第二介质层41一般情况下还可以用于基于AlGaN/GaN HEMT微波单片集成电路制作所需电容的介质层或者是用于保护电阻、电感等无源元件的保护介质层或者是这几种介质层的组合，可以是Si3N4或者SiO2或者是它们两者的组合，在第二介质层41之上涂覆第四光刻胶层42，并经过曝光、显影等操作之后在源电极16和漏电极17之间的第四光刻胶层42中形成如图4B中所示的第四窗口43，第四窗口43完全覆盖栅电极25且略微比栅电极25来的大，第四窗口43尺寸优选的为其源电极侧边缘位于源电极16与栅电极25之间介质层的正中、漏电极侧边缘位于漏电极17与栅电极25之间介质层的正中。
去除第四窗口43下的介质层后得到如图4C所示的图形，去除第四窗口43下的介质层优选的采用干法刻蚀的方法，干法刻蚀具有各项异性，可以很好的控制线宽等参数。去除第四光刻胶层42后得到如图4D所示的图形，淀积第三介质层44对栅电极25进行保护(图4E所示)，完成AlGaN/GaN HEMT器件的制作，第三介质层44优选为Si3N4或者SiO2，优选的厚度为100nm～200nm。
图5对比了本发明的器件(图4E中器件)与一般结构介质辅助栅器件(图4A中器件)最大稳定功率增益随频率的变化，用于对比的器件采用了相同的栅电极，其中器件栅长为0.15μm，且器件的源电极与漏电极之间的间距以及栅电极与源电极之间的间距等参数也完全相同，第一介质层18的厚度为200nm，第二介质层41的厚度为100nm，第三介质层44的厚度为50nm。图5中可以看出，采用本发明的方法制作的器件在相同频率下比一般结构介质辅助栅器件的最大稳定功率增益要高1.5dB左右，说明了采用本发明方法可以有效减小由于较厚的SiN介质所引入的寄生参数对器件功率增益特性的影响。图5中同时可以看出，采用本发明制造的0.15μm AlGaN/GaN HEMT器件完全满足40GHz甚至更高频率工作的需要，实现了介质辅助栅工艺向更高工作频率工作器件的拓展。另外从实施例2中可以看出，本发明完全与基于AlGaN/GaN HEMT微波单片集成电路的制作工艺兼容，具有很好的实用性。
Claims (9)
1.一种低寄生参数铝镓氮化合物/氮化镓高迁移率晶体管的制造方法，所述晶体管所用外延材料包括从下到上依次叠加的衬底、GaN缓冲层和AlGaN势垒层，其特征在于，包括如下步骤：
A：在AlGaN势垒层涂覆第一光刻胶层，经曝光、显影去除需要淀积源漏电极金属层区域的第一光刻胶层；
B：淀积源漏电极金属层到第一光刻胶层以及AlGaN势垒层上，剥离去除第一光刻胶层及其上的源漏电极金属层得到器件的源电极和漏电极；
C：高温退火使源电极和漏电极与其下方的半导体层形成良好的欧姆接触，淀积一层第一介质层到AlGaN势垒层、源电极和漏电极上；
D：在第一介质层上涂覆第二光刻胶层，并经过曝光、显影在源电极和漏电极之间的光刻胶层中形成第一窗口；
E：以第二光刻胶层为掩膜，采用干法等离子体刻蚀的方法将第一窗口中的第一介质层去除，并去除第一介质层上的第二光刻胶层后在第一介质层上得到第二窗口；
F：在第一介质层及第二窗口之上涂覆第三光刻胶层，并经过曝光、显影操作之后在所示的第二窗口之上的第三光刻胶层中形成第三窗口；
G：在第三光刻胶层以及第三窗口中淀积栅帽金属层，采用剥离工艺去除第三光刻胶层及其上的栅帽金属层后得到栅电极；
H：淀积第二介质层对栅电极进行保护，在第二介质层之上涂覆第四光刻胶层，并经过曝光、显影操作之后在源电极和漏电极之间的第四光刻胶层中形成第四窗口，第四窗口完全覆盖栅电极且大于栅电极，然后去除第四窗口下的第一介质层后去除第四光刻胶层，淀积第三介质层对栅电极进行保护，完成AlGaN/GaN HEMT器件制作；
或者步骤G后，首先在第一介质层和栅电极之上涂覆第四光刻胶层，并经过曝光、显影操作之后在源电极和漏电极之间的第四光刻胶层中形成第四窗口，第四窗口完全覆盖栅电极且略微比栅电极大；去除第四窗口下的第一介质层；去除第四光刻胶层，淀积第二介质层对栅电极进行保护，完成AlGaN/GaN HEMT器件制作。
2.根据权利要求1所述的制造方法，其特征在于，步骤C中，所述的第一介质层的材料为SiN或者SiO2，厚度为150nm~300nm。
3.根据权利要求1所述的制造方法，其特征在于，所述的第二介质层的材料为SiN或者SiO2，厚度为0nm~200nm。
4.根据权利要求1所述的制造方法，其特征在于，所述的第三介质层的材料为SiN或者SiO2，厚度为100nm~200nm。
5.根据权利要求1所述的制造方法，其特征在于，第四窗口下的第一介质层采用干法刻蚀的方法去除，同时，第四窗口下的第一介质层全部去除或者部分去除。
6.根据权利要求1所述的制造方法，其特征在于，所述的源漏电极金属层为多层金属体系。
7.根据权利要求6所述的制造方法，其特征在于，所述的多层金属体系包括Ti/Al/Ni/Au或Ti/Al/Mo/Au。
8.根据权利要求1所述的制造方法，其特征在于，所述的栅帽金属层采用蒸发的方式进行淀积，采用的金属为多层金属体系。
9.根据权利要求8所述的制造方法，其特征在于，所述的多层金属体系为Ni/Au/Ti或者Ni/Pt/Au/Pt/Ti或者Ni/Pt/Au/Ni，当为Ni/Au/Ti时，Ni的厚度为20nm~100nm，Au的厚度为400nm~600nm，Ti的厚度为20nm~50nm；当为Ni/Pt/Au/Pt/Ti时，Ni的厚度为20nm~100nm，Ni与Au之间的Pt的厚度为30nm~50nm，Au的厚度为400nm~600nm，Ti与Au之间的Pt的厚度为30nm~50nm，Ti的厚度为20nm~50nm；当为Ni/Pt/Au/Ni时，第一层Ni的厚度为20nm~100nm，Pt的厚度为30nm~50nm，Au的厚度为400nm~600nm，最后一层Ni~的厚度为20nm~50nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510917427.2A CN105575802B (zh) | 2015-12-10 | 2015-12-10 | 低寄生参数铝镓氮化合物/氮化镓高迁移率晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510917427.2A CN105575802B (zh) | 2015-12-10 | 2015-12-10 | 低寄生参数铝镓氮化合物/氮化镓高迁移率晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105575802A CN105575802A (zh) | 2016-05-11 |
| CN105575802B true CN105575802B (zh) | 2018-04-24 |
Family
ID=55885809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510917427.2A Active CN105575802B (zh) | 2015-12-10 | 2015-12-10 | 低寄生参数铝镓氮化合物/氮化镓高迁移率晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105575802B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117221A (zh) * | 2011-11-16 | 2013-05-22 | 中国科学院微电子研究所 | Hemt器件及其制造方法 |
| CN103219376A (zh) * | 2013-03-25 | 2013-07-24 | 复旦大学 | 氮化镓射频功率器件及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100922575B1 (ko) * | 2007-12-05 | 2009-10-21 | 한국전자통신연구원 | 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법 |
| KR100957877B1 (ko) * | 2007-12-28 | 2010-05-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
-
2015
- 2015-12-10 CN CN201510917427.2A patent/CN105575802B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117221A (zh) * | 2011-11-16 | 2013-05-22 | 中国科学院微电子研究所 | Hemt器件及其制造方法 |
| CN103219376A (zh) * | 2013-03-25 | 2013-07-24 | 复旦大学 | 氮化镓射频功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105575802A (zh) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5982430B2 (ja) | フィールドプレートに接続されたソース領域を有する、ワイドバンドギャップ電界効果トランジスタ | |
| TWI608568B (zh) | 半導體元件與其製作方法 | |
| US7750370B2 (en) | High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer | |
| CN103137476B (zh) | 具有钝化以及栅极电介质多层结构的GaN高压HFET | |
| CN105409007B (zh) | 具有降低的输出电容的氮化镓器件及其制法 | |
| CN106463405B (zh) | 钽基欧姆接触 | |
| TWI835753B (zh) | 異質結構半導體元件及其製造方法 | |
| US20130189817A1 (en) | Manufacturing of scalable gate length high electron mobility transistors | |
| US11538908B2 (en) | Semiconductor device | |
| US8722474B2 (en) | Semiconductor device including stepped gate electrode and fabrication method thereof | |
| US9917187B2 (en) | Semiconductor device and manufacturing method | |
| JP6147018B2 (ja) | ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 | |
| WO2018177426A1 (zh) | 半导体器件及其制造方法 | |
| CN107623030B (zh) | 高电子迁移率晶体管的制造方法及高电子迁移率晶体管 | |
| CN110036490A (zh) | 用于制造晶体管的方法 | |
| EP3660923B1 (en) | Method for manufacturing an ohmic contact for a hemt device | |
| US20180337053A1 (en) | Mitigation of time dependent dielectric breakdown | |
| US9305789B2 (en) | Semiconductor device comprising an active layer and a Schottky contact | |
| CN105575802B (zh) | 低寄生参数铝镓氮化合物/氮化镓高迁移率晶体管的制造方法 | |
| CN105308721B (zh) | 在氮化镓器件和集成电路中制备自对准隔离的方法 | |
| TW202125829A (zh) | 半導體結構 | |
| WO2014167876A1 (ja) | 窒化物半導体装置 | |
| CN215680609U (zh) | 高电子迁移率晶体管器件和半导体器件 | |
| JP2016195195A (ja) | 半導体装置 | |
| CN111446289B (zh) | 基于石墨烯覆盖层的氮化镓器件结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |