CN110600542A - 一种具有П型栅的GaN基射频器件及其制备方法 - Google Patents

一种具有П型栅的GaN基射频器件及其制备方法 Download PDF

Info

Publication number
CN110600542A
CN110600542A CN201910746051.1A CN201910746051A CN110600542A CN 110600542 A CN110600542 A CN 110600542A CN 201910746051 A CN201910746051 A CN 201910746051A CN 110600542 A CN110600542 A CN 110600542A
Authority
CN
China
Prior art keywords
gate
drain electrode
layer
source electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910746051.1A
Other languages
English (en)
Inventor
王洪
刘晓艺
周泉斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Zhongshan Institute of Modern Industrial Technology of South China University of Technology
Original Assignee
South China University of Technology SCUT
Zhongshan Institute of Modern Industrial Technology of South China University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT, Zhongshan Institute of Modern Industrial Technology of South China University of Technology filed Critical South China University of Technology SCUT
Priority to CN201910746051.1A priority Critical patent/CN110600542A/zh
Publication of CN110600542A publication Critical patent/CN110600542A/zh
Priority to PCT/CN2019/130988 priority patent/WO2021027241A1/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种具有П型栅的GaN基射频器件及制备方法,所述器件包括AlGaN/GaN异质结外延层,AlGaN/GaN异质结外延层为凸台结构,凸台上部为有源区,有源区上表面的两端分别连接源电极和漏电极,AlGaN/GaN异质结外延层上表面连接有源区以外的区域等有一层栅介质层,栅介质层的上表面连接П型栅电极,П型栅电极位于源电极和漏电极之间。本发明提出的П型栅的两个与AlGaN/GaN异质结外延层直接接触的具有一定间隔的栅脚,在保证栅阻近乎不变的情况下,有效地缩小了栅电极的长度,提高了截止频率。

Description

一种具有П型栅的GaN基射频器件及其制备方法
技术领域
本发明涉及射频器件,更具体地说涉及一种具有П型栅的GaN基射频器件及其制备方法。
背景技术
GaN基HEMT器件在卫星、通信、雷达等领域有着广泛的应用。GaN属于III族氮化物,具有出色的击穿能力、更高的电子密度及速度、耐高温和耐辐射等优势,适合发展高频、高温以及高功率的电子器件。并且AlGaN/GaN异质结在室温下由于自发极化效应和压电极化效应,在异质结界面存在高浓度的二维电子气,所以具有AlGaN/GaN异质结的器件具有高电子浓度与高电子迁移率,在5G网络基础设施的建设,反导雷达以及其他领域都有着广阔的应用前景。
对射频器件来说,频率参数是决定射频器件整体性能的关键参数。为了获得更大的频率,通常器件的栅电极截面为T型。T型栅电极与AlGaN/GaN异质结外延层接触的长度较小,可以获得较高的截止频率fT,同时。T型栅电极具有大体积的栅帽,增大了沿电流传导方向的栅电极的截面面积,减小了栅电极的寄生电阻,从而提高了最高振荡频率fMAX
为了让射频器件具有更高的截止频率,需要降低器件与势垒层直接接触的栅电极长度。受到光刻设备的极限性能及设备成本的限制,射频器件的光刻方法通常采用电子束光刻。电子束光刻是指使用电子束在表面上制造图样。由于电子是一种波长极短的波,所以相对于其他光学光刻工艺,电子束光刻的精度更高,可以达到纳米量级。所以电子束光刻能够有效满足HEMT器件中栅电极尺寸的需求。
为了让射频器件具有更大的最高振荡频率,需要增大T型栅的栅帽体积。普遍采用双层或三层光刻胶剥离栅电极金属,或是刻蚀部分的栅介质层作为栅脚,在栅介质层上沉积栅帽的制作方法制备射频器件。第一种方案由于栅帽下方只有一个栅电极支撑,所以无法同时兼顾较小的栅电极长度和较大的栅帽长度;第二种方案,虽然可以实现较小的栅电极长度和较大的栅帽长度,但引入了刻蚀损伤,导致器件退化,并且栅介质层与栅帽的接触面积过大,加大了栅源、栅漏的电容,降低了器件的最高振荡频率。基于以上情况,如何在保证较小的栅电极长度的情况下获得较大的栅帽长度,并且不引入刻蚀损伤或是栅源、栅漏的电容,达到更高的频率是GaN基射频器件亟待解决的问题。
发明内容
本发明的目的在于克服已有的GaN基HEMT器件的栅电极制备技术的缺陷以及局限,从栅电极的形状与制备工艺的角度提出一种具有П型栅的GaN基射频器件及其制备方法,可以在保持栅阻尽量不变的情况下有效地减小栅长,提高器件频率。
本发明的目的是通过以下技术方案之一实现的。
本发明提供了一种具有П型栅的GaN基射频器件,包括AlGaN/GaN异质结外延层,AlGaN/GaN异质结外延层为凸台结构,凸台上部为有源区,有源区上表面的两端分别连接源电极和漏电极,AlGaN/GaN异质结外延层上表面连接有源区以外的区域、有源区的侧壁、有源区上表面连接源电极和漏电极以外的区域、源电极和漏电极上覆盖有一层栅介质层,所述栅介质层在源电极和漏电极的上表面均设有一开口,暴露源电极和漏电极部分上表面,栅介质层的上表面连接П型栅电极,П型栅电极位于源电极和漏电极之间,П型栅电极包括栅帽和栅脚,栅脚的一端连接栅介质层的上表面,另一端连接栅帽的下表面,以支撑栅帽,所述栅脚包括第一栅脚和第二栅脚,第一栅脚和第二栅脚之间具有间距。
优选地,栅脚横截面的左右长度即长度为Lg,10nm≤Lg≤300nm;栅脚横截面的上下长度即高度为Hg,0nm<Hg≤5Lg;垂直于栅脚横截面方向上栅脚的厚度即宽度为Wg,Wg≥1.2μm;第一栅脚和第二栅脚之间的间距为Linterval,0nm<Linterval≤6Lg
栅帽的长度为Lcap,2Lg +Linterval≤Lcap≤6Lg +2Linterval;栅帽的高度为Hcap,0nm<Hcap≤18 Lg +3Linterval;栅帽的宽度为Wcap,Wcap=Wg
优选地,第一栅脚与源电极位于同侧,第一栅脚与源电极之间的距离为Lgs,Lgs>(Lcap-Linterval-2Lg)/2;第二栅脚与漏电极位于同侧,第二栅脚与漏电极之间的距离为Lgd,Lgd>(Lcap-Linterval-2Lg)/2。
优选地,源电极和漏电极为Ti/Al/Ni/Au金属层;源电极和漏电极均为长方体,源电极和漏电极的长度分别为Ls和Ld,高度分别为Hs和Hd,宽度分别为Ws和Wd, Ls=Ld≥10nm,Hs=Hd≥10nm,0nm<Ws=Wd≤Wg,源电极和漏电极的间距为Lsd, Lsd=2Lg +Linterval+ Lgs+Lgd+Ls+Ld
优选地,所述AlGaN/GaN异质结外延层为圆形,直径为2-10 inch,厚度为200μm-1mm;
有源区的长度为L,L≥Lsd,高度为H,100nm≤H≤1mm,宽度为W,W≥Wg;源电极和漏电极位于有源区上表面的两端,源漏电极的下表面完全和有源区的上表面接触。
优选地,源漏电极的下表面的边缘距与之平行的有源区的边缘的距离不小于500nm。
优选地,栅介质层的材料为绝缘金属氧化物、SiO2和Si3N4中的任意一种,栅介质层的厚度不小于1nm。
本发明还提供了一种制备如上所述具有П型栅的GaN基射频器件的方法,包括以下步骤:
(1)准备AlGaN/GaN异质结外延层及清洗:将AlGaN/GaN异质结外延层浸泡在酸性溶液中除去其表面的氧化层,再采用有机溶液超声的方法,除去AlGaN/GaN异质结外延层表面的有机物;
(2)器件的相互隔离:在AlGaN/GaN异质结外延层上表面用光刻胶定义有源区的位置并将其覆盖,非有源区的AlGaN/GaN异质结外延层上表面被等离子体轰击刻蚀,刻蚀深度为200nm-600nm;
(3)剥离出源电极和漏电极,退火形成欧姆接触:使用光刻胶定义源电极和漏电极的位置及图形,使得源电极和漏电极的位置在有源区上表面的两端,非源电极并且非漏电极的区域被光刻胶覆盖,使用电子束蒸发或者磁控溅射的方法和剥离工艺形成源电极和漏电极,最后在氮气氛围,800℃以上的温度中退火,使源电极、漏电极与AlGaN/GaN异质结外延层均形成欧姆接触;
(4)沉积栅介质层:在AlGaN/GaN异质结外延层上表面连接有源区以外的区域、有源区的侧壁、有源区上表面连接源电极和漏电极以外的区域、源电极和漏电极上沉积一层栅介质层;
(5)去除源电极和漏电极上表面的部分栅介质层:源电极和漏电极以外的区域被光刻胶覆盖保护,将源电极和漏电极上表面的部分栅介质层移除,暴露源电极和漏电极的部分上表面;
(6)制备栅电极:在栅介质层的上表面和暴露的源电极和漏电极部分上表面沉积双层光刻胶,在顶层光刻胶上做出栅帽的图形区域,暴露出部分底层光刻胶,在暴露的部分底层光刻胶上做出栅脚的图形区域,在顶层光刻胶上表面、栅帽的图形区域和栅脚的图形区域上沉积栅电极材料层,剥离顶层光刻胶上表面的栅电极材料层,并去除双层光刻胶,形成П型栅电极。
优选地,步骤(4)中沉积栅介质层的方法为等离子体增强的化学气相沉积法、原子层淀积法、磁控溅射方法中的任意一种;步骤(5)中采用湿法腐蚀或干法刻蚀的方法将源电极和漏电极上表面的部分栅介质层移除;步骤(6)中用电子束光刻的方法在双层光刻胶上做出相应的栅帽和栅脚图形区域。
优选地,所述湿法腐蚀采用的腐蚀溶液为酸性腐蚀液,可腐蚀掉绝缘性氧化物、Si3N4或SiO2;干法刻蚀为感应耦合等离子体刻蚀工艺、反应离子刻蚀工艺或其他离子刻蚀工艺中的任意一种。
优选地,双层光刻胶为互不相溶的两种电子束光刻胶,底层光刻胶对电子束的敏感度低于顶层光刻胶对电子束的敏感度,顶层光刻胶的厚度大于底层光刻胶的厚度;在使用电子束光刻的过程中,栅脚图形区域的曝光剂量大于栅脚图形区域以外的曝光剂量;栅电极材料层为两层以上的金属层,最底层的金属为镍或铂中的一种以上;最顶层的金属为金或铜中的一种以上;栅电极材料层的总厚度大于底层光刻胶的厚度,小于双层光刻胶的总厚度。
和现有技术相比,本发明具有以下技术效果和优点:
(1)本发明提出的П型栅的两个与AlGaN/GaN异质结外延层直接接触的具有一定间隔的栅脚,在保证栅阻近乎不变的情况下,有效地缩小了栅电极的长度,提高了截止频率。
(2)本发明提出的П型栅的栅帽和栅介质层存在空气隔离,减少栅介质层与栅电极金属的接触面积,减小了栅电容的增加;
(3)本发明提出的П型栅电极的制备方法中采用剥离的方法,其中只需一次电子束光刻,无需刻蚀,也不需二次对准,既防止了刻蚀损伤,又简化了工艺。
附图说明
图1是实施例1提供的具有П型栅的GaN基射频器件制备方法的流程图;
图2-图10是具有П型栅的GaN基射频器件在制备过程中的截面图;
图11是实施例提供的具有П型栅的GaN基射频器件的对比器件(具有传统T型栅的GaN基射频器件)的截面图;
图12是实施例提供的具有П型栅的GaN基射频器件的电流增益随频率变化的曲线图;
图13是实施例提供的具有П型栅的GaN基射频器件的栅极电容随频率变化的曲线图;
图中示出:1-AlGaN/GaN异质结外延层;2-有源区;3-源电极;4-漏电极;5-栅介质层;6-底层光刻胶;7-顶层光刻胶;8-栅帽;9-栅脚;901-第一栅脚;902-第二栅脚。
本发明的各附图仅为示意以更容易了解本发明,其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系,在本领域技术人员应能理解是指构件的相对位置而言。
具体实施方式
以下结合具体实施例和附图对本发明的具体实施作进一步说明,但本发明的实施不限于此。
实施例
本实施例提供了一种具有П型栅的GaN基射频器件,如图10所示,包括AlGaN/GaN异质结外延层1,AlGaN/GaN异质结外延层1为凸台结构,凸台上部为有源区2,有源区2上表面的两端分别连接源电极3和漏电极4,AlGaN/GaN异质结外延层1上表面连接有源区2以外的区域、有源区2的侧壁、有源区2上表面连接源电极3和漏电极4以外的区域、源电极3和漏电极4上覆盖有一层栅介质层5,所述栅介质层5在源电极3和漏电极4的上表面均设有一开口,暴露源电极3和漏电极4部分上表面,栅介质层5的上表面连接П型栅电极,П型栅电极位于源电极3和漏电极4之间,П型栅电极包括栅帽8和栅脚9,栅脚9的一端连接栅介质层5的上表面,另一端连接栅帽8的下表面,以支撑栅帽8。
栅脚的高度为Hg, Hg=300nm;所述栅脚9包括第一栅脚901和第二栅脚902,第一栅脚901和第二栅脚902的长度均为Lg,Lg=100nm,宽度均为Wg,Wg=100μm,第一栅脚901和第二栅脚902之间的间距为Linterval, Linterval=300nm;栅帽8的高度为Hcap,Hcap=300nm,长度为Lcap,Lcap=1μm,宽度为Wcap,Wcap=100μm。第一栅脚901与源电极3位于同侧,第一栅脚901与源电极3之间的距离为Lgs,Lgs=2μm。第二栅脚902与漏电极4位于同侧,第二栅脚902与漏电极4之间的距离为Lgd,Lgd=2μm。
源电极和漏电极为Ti/Al/Ni/Au金属层;源电极和漏电极均为长方体,其高度分别为Hs和Hd, Hs=Hd=620nm,长度分别为Ls和Ld, Ls=Ld=500nm,宽度分别为Ws和Wd, Ws=Wd=100μm,源电极和漏电极的间距为Lsd, Lsd=5.5μm。源电极和漏电极的下表面完全和有源区的上表面接触,源电极和漏电极的边缘距与之平行的有源区的边缘的距离均为500nm。有源区的高度为H,H=350nm,长度为L,L=6.5μm,宽度为W,W=101μm。所述AlGaN/GaN异质结外延层为圆形,直径为2 inch,厚度为800μm。
栅介质层的材料为Si3N4,栅介质层的厚度为20nm。
本实施例还提供了一种制备所述具有П型栅的GaN基射频器件的方法,如图1所示,包括以下步骤:
(1)准备AlGaN/GaN异质结外延层及清洗:将AlGaN/GaN异质结外延层1浸泡于H2SO4和H2O2质量比为6:1的混合溶液中10分钟(H2SO4和H2O2均为市售),除去AlGaN/GaN异质结外延层1表面的氧化层,再采用丙酮(市售)和异丙醇(市售)分别超声10min,除去AlGaN/GaN异质结外延层1表面的有机物,步骤(1)处理后的AlGaN/GaN异质结外延层1的示意图如图2所示;
(2)器件的相互隔离:在AlGaN/GaN异质结外延层1上表面用光刻胶定义有源区2的位置并将其覆盖,非有源区的AlGaN/GaN异质结外延层上表面被等离子体轰击刻蚀,刻蚀深度为350nm,AlGaN/GaN异质结外延层1形成凸台结构,如图3所示,刻蚀的具体条件:BCl3流量为10sccm,Cl2流量为90sccm,RF射频功率为500W,ICP功率为365W;
(3)剥离出源电极和漏电极,退火形成欧姆接触:使用光刻胶定义源电极3和漏电极4的位置及图形,使得源电极3和漏电极4的位置在有源区3上表面的两端,非源电极并且非漏电极的区域被光刻胶覆盖,使用电子束蒸发方法沉积Ti/Al/Ni/Au金属层,再使用剥离工艺形成源电极3和漏电极4,最后在氮气氛围,850℃的温度中退火,使源电极3、漏电极4与AlGaN/GaN异质结外延层1均形成欧姆接触,如图4所示;
(4)沉积栅介质层:采用等离子体增强的化学气相积的方法在AlGaN/GaN异质结外延层1上表面连接有源区2以外的区域、有源区2的侧壁、有源区2上表面连接源电极3和漏电极4以外的区域、源电极3和漏电极4上沉积一层栅介质层5,沉积条件:NH3流量为25sccm;含量为5%(体积)的SiH4和N2混合气体流量为900sccm;反应温度为300℃;射频功率为50W,如图5所示;
(5)去除源电极和漏电极上表面的部分栅介质层:源电极3和漏电极4以外的区域被光刻胶覆盖保护,采用感应耦合等离子刻蚀工艺将源电极3和漏电极4上表面的部分栅介质层5移除,暴露源电极3和漏电极4的部分上表面,如图6所示,刻蚀工艺条件为: CHF3流量为50sccm;O2流量为10sccm;RF射频功率为60W;ICP功率为600W;
(6)制备栅电极:在栅介质层5的上表面和暴露的源电极3和漏电极4部分上表面沉积双层光刻胶,底层光刻胶6的材料为聚(α-甲基苯乙烯 - co-α-氯丙烯酸甲酯),厚度为300nm,顶层光刻胶7的材料为PMMA,厚度为800nm,如图7所示;底层光刻胶6和顶层光刻胶7的显影液均为MIBK:IPA=1:3(体积比),顶层光刻胶7的显影速率大于底层光刻胶6,使用电子束光刻方法在顶层光刻胶7上做出栅帽8的图形区域,暴露出部分底层光刻胶6,在暴露的部分底层光刻胶6上做出栅脚9的图形区域,在栅脚9的图形区域的曝光剂量为4.4C/m2,栅帽8中除栅脚9的区域的曝光剂量为2.4C/m2,光刻后,静置放入常温(23℃)的显影液中60s,再放入常温(23℃)异丙醇溶液中30s,用氮气吹干,形成的器件纵截面如图8所示。在顶层光刻胶7上表面、栅帽8的图形区域和栅脚9的图形区域上使用电子束蒸发工艺依次沉积镍和金材料层,厚度分别为100nm和500nm,如图9所示。
将沉积栅电极材料层后的器件依次放入丙酮溶液、异丙醇溶液和去离子水中静置5min,剥离顶层光刻胶上表面的栅电极材料层,并去除双层光刻胶,形成П型栅电极。如图10所示。
本发明提出的具有П型栅的GaN基射频器件的制备方法,充分发挥了电子束光刻胶在相同显影液的不同溶解速率和电子束光刻工艺可以同时对不同图形设置不同曝光剂量的特性,有效地减小栅电极的长度。采用金属剥离的方式,避免了刻蚀损伤。剥离后的栅帽与栅介质层空气隔离,减小栅电容。所以具有П型栅的GaN基射频器件可以达到更高的频率。
将第一栅脚与第二栅脚中间的部分也沉积栅极金属,则为传统的具有T型栅的GaN基射频器件,其截面图如图11所示。使用Silvaco软件对实施例和具有T型栅的GaN基射频器件在不同频率下的电流增益以及栅极电容进行了仿真,仿真结果如图12,13所示。如图12所示,具有П型栅的GaN基射频器件的截止频率为70GHz,比具有T型栅的GaN基射频器件的截止频率高了近30GHz。如图13所示,具有П型栅的GaN基射频器件在Vds=2V,Vg=-5.5V的直流条件下,电容接近45 fF,比具有T型栅的GaN基射频器件减小了约25%。
上述实施例仅为本发明的优选实例,不构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解本发明的内容及原理后,能够在不背离本发明的原理和范围的情况下,根据本发明的方法进行形式和细节上的各种修正和改变,但是这些基于本发明的修正和改变仍在本发明的权利要求保护。

Claims (10)

1.一种具有П型栅的GaN基射频器件,其特征在于,包括AlGaN/GaN异质结外延层,AlGaN/GaN异质结外延层为凸台结构,凸台上部为有源区,有源区上表面的两端分别连接源电极和漏电极,AlGaN/GaN异质结外延层上表面连接有源区以外的区域、有源区的侧壁、有源区上表面连接源电极和漏电极以外的区域、源电极和漏电极上覆盖有一层栅介质层,所述栅介质层在源电极和漏电极的上表面均设有一开口,暴露源电极和漏电极部分上表面,栅介质层的上表面连接П型栅电极,П型栅电极位于源电极和漏电极之间,П型栅电极包括栅帽和栅脚,栅脚的一端连接栅介质层的上表面,另一端连接栅帽的下表面,以支撑栅帽,所述栅脚包括第一栅脚和第二栅脚,第一栅脚和第二栅脚之间具有间距。
2.根据权利要求1所述的具有П型栅的GaN基射频器件,其特征在于,栅脚横截面的左右长度即长度为Lg,10nm≤Lg≤300nm;栅脚横截面的上下长度即高度为Hg,0nm<Hg≤5Lg;垂直于栅脚横截面方向上栅脚的厚度即宽度为Wg,Wg≥1.2μm;第一栅脚和第二栅脚之间的间距为Linterval,0nm<Linterval≤6Lg
栅帽的长度为Lcap,2Lg +Linterval≤Lcap≤6Lg +2Linterval;栅帽的高度为Hcap,0nm<Hcap≤18 Lg +3Linterval;栅帽的宽度为Wcap,Wcap=Wg
3.根据权利要求2所述的具有П型栅的GaN基射频器件,其特征在于,第一栅脚与源电极位于同侧,第一栅脚与源电极之间的距离为Lgs,Lgs>(Lcap-Linterval-2Lg)/2;第二栅脚与漏电极位于同侧,第二栅脚与漏电极之间的距离为Lgd,Lgd>(Lcap-Linterval-2Lg)/2。
4.根据权利要求2所述的具有П型栅的GaN基射频器件,其特征在于,源电极和漏电极为Ti/Al/Ni/Au金属层;源电极和漏电极均为长方体,源电极和漏电极的长度分别为Ls和Ld,高度分别为Hs和Hd,宽度分别为Ws和Wd, Ls=Ld≥10nm, Hs=Hd≥10nm,0nm<Ws=Wd≤Wg,源电极和漏电极的间距为Lsd, Lsd=2Lg +Linterval+ Lgs+Lgd+Ls+Ld
5.根据权利要求2所述的具有П型栅的GaN基射频器件,其特征在于,所述AlGaN/GaN异质结外延层为圆形,直径为2-10inch,厚度为200μm-1mm;
有源区的长度为L,L≥Lsd,高度为H,100nm≤H≤1mm,宽度为W,W≥Wg;源电极和漏电极位于有源区上表面的两端,源漏电极的下表面完全和有源区的上表面接触。
6.根据权利要求1所述的具有П型栅的GaN基射频器件,其特征在于,栅介质层的材料为绝缘金属氧化物、SiO2和Si3N4中的任意一种,栅介质层的厚度不小于1nm。
7.制备如权利要求1至6任一项所述具有П型栅的GaN基射频器件的方法,其特征在于,包括以下步骤:
(1)准备AlGaN/GaN异质结外延层及清洗:将AlGaN/GaN异质结外延层浸泡在酸性溶液中除去其表面的氧化层,再采用有机溶液超声的方法,除去AlGaN/GaN异质结外延层表面的有机物;
(2)器件的相互隔离:在AlGaN/GaN异质结外延层上表面用光刻胶定义有源区的位置并将其覆盖,非有源区的AlGaN/GaN异质结外延层上表面被等离子体轰击刻蚀,刻蚀深度为200nm-600nm;
(3)剥离出源电极和漏电极,退火形成欧姆接触:使用光刻胶定义源电极和漏电极的位置及图形,使得源电极和漏电极的位置在有源区上表面的两端,非源电极并且非漏电极的区域被光刻胶覆盖,使用电子束蒸发或者磁控溅射的方法和剥离工艺形成源电极和漏电极,最后在氮气氛围,800℃以上的温度中退火,使源电极、漏电极与AlGaN/GaN异质结外延层均形成欧姆接触;
(4)沉积栅介质层:在AlGaN/GaN异质结外延层上表面连接有源区以外的区域、有源区的侧壁、有源区上表面连接源电极和漏电极以外的区域、源电极和漏电极上沉积一层栅介质层;
(5)去除源电极和漏电极上表面的部分栅介质层:源电极和漏电极以外的区域被光刻胶覆盖保护,将源电极和漏电极上表面的部分栅介质层移除,暴露源电极和漏电极的部分上表面;
(6)制备栅电极:在栅介质层的上表面和暴露的源电极和漏电极部分上表面沉积双层光刻胶,在顶层光刻胶上做出栅帽的图形区域,暴露出部分底层光刻胶,在暴露的部分底层光刻胶上做出栅脚的图形区域,在顶层光刻胶上表面、栅帽的图形区域和栅脚的图形区域上沉积栅电极材料层,剥离顶层光刻胶上表面的栅电极材料层,并去除双层光刻胶,形成П型栅电极。
8.根据权利要求7所述的制备具有П型栅的GaN基射频器件的方法,其特征在于,步骤(4)中沉积栅介质层的方法为等离子体增强的化学气相沉积法、原子层淀积法、磁控溅射方法中的任意一种;步骤(5)中采用湿法腐蚀或干法刻蚀的方法将源电极和漏电极上表面的部分栅介质层移除;步骤(6)中用电子束光刻的方法在双层光刻胶上做出相应的栅帽和栅脚图形区域。
9.根据权利要求8所述的制备具有П型栅的GaN基射频器件的方法,其特征在于,所述湿法腐蚀采用的腐蚀溶液为酸性腐蚀液,可腐蚀掉绝缘性氧化物、Si3N4或SiO2;干法刻蚀为感应耦合等离子体刻蚀工艺、反应离子刻蚀工艺或其他离子刻蚀工艺中的任意一种。
10.根据权利要求8所述的制备具有П型栅的GaN基射频器件的方法,其特征在于,双层光刻胶为互不相溶的两种电子束光刻胶,底层光刻胶对电子束的敏感度低于顶层光刻胶对电子束的敏感度,顶层光刻胶的厚度大于底层光刻胶的厚度;在使用电子束光刻的过程中,栅脚图形区域的曝光剂量大于栅脚图形区域以外的曝光剂量;栅电极材料层为两层以上的金属层,最底层的金属层为镍或铂中的一种以上;最顶层的金属层为金或铜中的一种以上;栅电极材料层的总厚度大于底层光刻胶的厚度,小于双层光刻胶的总厚度。
CN201910746051.1A 2019-08-13 2019-08-13 一种具有П型栅的GaN基射频器件及其制备方法 Pending CN110600542A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910746051.1A CN110600542A (zh) 2019-08-13 2019-08-13 一种具有П型栅的GaN基射频器件及其制备方法
PCT/CN2019/130988 WO2021027241A1 (zh) 2019-08-13 2019-12-31 一种具有П型栅的 GaN 基射频器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910746051.1A CN110600542A (zh) 2019-08-13 2019-08-13 一种具有П型栅的GaN基射频器件及其制备方法

Publications (1)

Publication Number Publication Date
CN110600542A true CN110600542A (zh) 2019-12-20

Family

ID=68853969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910746051.1A Pending CN110600542A (zh) 2019-08-13 2019-08-13 一种具有П型栅的GaN基射频器件及其制备方法

Country Status (2)

Country Link
CN (1) CN110600542A (zh)
WO (1) WO2021027241A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021027241A1 (zh) * 2019-08-13 2021-02-18 中山市华南理工大学现代产业技术研究院 一种具有П型栅的 GaN 基射频器件及其制备方法
CN112713185A (zh) * 2020-12-21 2021-04-27 西安电子科技大学 具有支撑结构的t型栅及其制备方法和半导体功率器件
CN113257910A (zh) * 2021-05-11 2021-08-13 华南师范大学 梳型栅结构hemt射频器件及其制备方法
CN113257901A (zh) * 2021-05-11 2021-08-13 华南师范大学 栅极空气腔结构射频hemt器件及其制备方法
CN113380884A (zh) * 2021-06-08 2021-09-10 上海新微半导体有限公司 一种hemt器件的栅极、hemt器件及其制备方法
CN115394842A (zh) * 2022-05-16 2022-11-25 山东大学 一种高功率增益截止频率的InAlN/GaN HEMT及其制备方法
CN116314297A (zh) * 2023-03-09 2023-06-23 湖北九峰山实验室 一种具有介电支撑层的t形栅及其制备方法
WO2024051635A1 (zh) * 2022-09-07 2024-03-14 镓合半导体(上海)有限公司 一种hemt器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017854A (zh) * 2006-12-31 2007-08-15 电子科技大学 一种氮化镓基高电子迁移率晶体管
CN102201334A (zh) * 2011-05-23 2011-09-28 中国科学院微电子研究所 一种制作u型栅脚t型栅结构的方法
CN104037214A (zh) * 2014-06-26 2014-09-10 中国电子科技集团公司第十三研究所 改善短沟效应的栅控半导体器件
CN105428236A (zh) * 2015-12-30 2016-03-23 桂林电子科技大学 GaN HEMT射频器件及其栅极自对准制备方法
CN211929494U (zh) * 2019-08-13 2020-11-13 中山市华南理工大学现代产业技术研究院 一种具有П型栅的GaN基射频器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228385B1 (ko) * 1996-12-21 1999-11-01 정선종 반도체 소자의 게이트 전극 제조 방법
CN102130160A (zh) * 2011-01-06 2011-07-20 西安电子科技大学 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN104952916A (zh) * 2015-04-27 2015-09-30 中国电子科技集团公司第五十五研究所 GaN HEMT低界面态绝缘栅及制作方法
CN110600542A (zh) * 2019-08-13 2019-12-20 中山市华南理工大学现代产业技术研究院 一种具有П型栅的GaN基射频器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017854A (zh) * 2006-12-31 2007-08-15 电子科技大学 一种氮化镓基高电子迁移率晶体管
CN102201334A (zh) * 2011-05-23 2011-09-28 中国科学院微电子研究所 一种制作u型栅脚t型栅结构的方法
CN104037214A (zh) * 2014-06-26 2014-09-10 中国电子科技集团公司第十三研究所 改善短沟效应的栅控半导体器件
CN105428236A (zh) * 2015-12-30 2016-03-23 桂林电子科技大学 GaN HEMT射频器件及其栅极自对准制备方法
CN211929494U (zh) * 2019-08-13 2020-11-13 中山市华南理工大学现代产业技术研究院 一种具有П型栅的GaN基射频器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021027241A1 (zh) * 2019-08-13 2021-02-18 中山市华南理工大学现代产业技术研究院 一种具有П型栅的 GaN 基射频器件及其制备方法
CN112713185A (zh) * 2020-12-21 2021-04-27 西安电子科技大学 具有支撑结构的t型栅及其制备方法和半导体功率器件
CN113257910A (zh) * 2021-05-11 2021-08-13 华南师范大学 梳型栅结构hemt射频器件及其制备方法
CN113257901A (zh) * 2021-05-11 2021-08-13 华南师范大学 栅极空气腔结构射频hemt器件及其制备方法
CN113380884A (zh) * 2021-06-08 2021-09-10 上海新微半导体有限公司 一种hemt器件的栅极、hemt器件及其制备方法
CN115394842A (zh) * 2022-05-16 2022-11-25 山东大学 一种高功率增益截止频率的InAlN/GaN HEMT及其制备方法
WO2024051635A1 (zh) * 2022-09-07 2024-03-14 镓合半导体(上海)有限公司 一种hemt器件
CN116314297A (zh) * 2023-03-09 2023-06-23 湖北九峰山实验室 一种具有介电支撑层的t形栅及其制备方法

Also Published As

Publication number Publication date
WO2021027241A1 (zh) 2021-02-18

Similar Documents

Publication Publication Date Title
CN110600542A (zh) 一种具有П型栅的GaN基射频器件及其制备方法
US11056572B2 (en) Semiconductor device and method for manufacturing the same
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN211929494U (zh) 一种具有П型栅的GaN基射频器件
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN113809154B (zh) 一种氮化物势垒应力调制器件及其制备方法
CN115274851A (zh) 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法
CN115692184A (zh) 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法
CN114784096A (zh) GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法
CN108649069A (zh) 漏扩展结构的射频GaN/AlGaN器件及其制备方法
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN211929496U (zh) 具有Г型栅的GaN基MIS-HEMT器件
CN113972270A (zh) 场效应管、其制备方法及电子电路
CN113555430A (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN113540229B (zh) 半导体器件及其制作方法
WO2014154125A1 (zh) 一种实现源漏栅非对称自对准的射频功率器件及制造方法
CN116960181A (zh) 一种基于量子阱自对准栅的多沟道异质结器件及制作方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN113889412B (zh) 欧姆接触GaN器件及其制备方法
CN113451130B (zh) 一种高电子迁移率晶体管及制备方法
CN114361016A (zh) 一种低功耗射频功率器件及其制作方法
CN113809170B (zh) 低接触电阻高Al组分氮化物器件及其制备方法
CN115241066A (zh) 一种基于栅介质的双阈值耦合的hemt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination