CN103715255B - 一种自对准栅GaN HEMT器件及其制备方法 - Google Patents

一种自对准栅GaN HEMT器件及其制备方法 Download PDF

Info

Publication number
CN103715255B
CN103715255B CN201310641375.1A CN201310641375A CN103715255B CN 103715255 B CN103715255 B CN 103715255B CN 201310641375 A CN201310641375 A CN 201310641375A CN 103715255 B CN103715255 B CN 103715255B
Authority
CN
China
Prior art keywords
medium
source
layer
metal
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310641375.1A
Other languages
English (en)
Other versions
CN103715255A (zh
Inventor
周建军
孔岑
陈堂胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201310641375.1A priority Critical patent/CN103715255B/zh
Publication of CN103715255A publication Critical patent/CN103715255A/zh
Application granted granted Critical
Publication of CN103715255B publication Critical patent/CN103715255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明是一种自对准栅GaN HEMT器件及其制备方法,其结构包括GaN HEMT的沟道层、势垒层、源漏金属、Al2O3介质、离子注入隔离区和栅金属;其制备方法,1)在洁净的GaN外延材料上沉积Si3N4介质牺牲层;2)刻蚀Si3N4介质牺牲层,露出源漏区域;3)蒸发剥离源漏金属;4)淀积一层Al2O3介质、刻蚀;5)获得隔离图形后进行注入隔离;6)去除隔离掩模;7)掩模刻蚀Si3N4介质牺牲层,露出栅区域;8)蒸发剥离栅金属,形成自对准栅;9)蒸发剥离金属Au实现电极测试区域金属加厚。优点工艺兼容性高;无电子束刻写工艺;降低源漏寄生电阻;不存在栅套准的问题;Al2O3侧墙介质可抑制栅源和栅漏存在的漏电。

Description

一种自对准栅 GaN HEMT 器件及其制备方法
技术领域
本发明涉及的是一种自对准栅GaN HEMT器件及其制备方法,通过牺牲层Si3N4介质将源漏之间的栅区域图形转化到光刻胶上,利用常规正胶剥离工艺实现自对准栅GaN HEMT器件制备的方法,属于半导体器件制备的技术领域。
技术背景
GaN HEMT器件具有优异的频率特性、功率特性、击穿特性、噪声特性等特点,是新一代固态半导体器件。可以广泛用于移动通信、无线网络、雷达、电动汽车等领域。目前,毫米波段以下频段GaN HEMT器件以及低压GaN HEMT功率电子器件已实现商品化。毫米波段GaN HEMT器件也已显示出其具有的巨大潜力。从2006年HRL实验室报道第一款W波段GaN功率放大器开始,目前W波段GaN功率放大器已经可以实现单芯片输出功率2W以上,远远超过了其他材料半导体器件。除了高性能功率放大器的研制,GaN HEMT器件电流增益截止频率已达到400GHz以上。高频率特性GaN HEMT器件不仅可以用于微波器件,还可以用于高性能数字电路的研制。
为了提高GaN HEMT器件的频率特性不仅需要减小栅的长度,还需要减小器件的寄生参数,包括寄生电容、寄生电阻以及寄生电感。减小寄生电阻主要通过降低材料方阻以及减小源漏间距。然而,由于GaN HEMT器件的欧姆接触需要通过高温退火的方法来形成,器件的欧姆接触和肖特基栅接触需要分开制作。将源漏间距缩小之后,栅的套准成为影响器件性能的关键。Si MOSFET器件自对准栅的技术是有效减小寄生电阻的最佳办法。然而,由于GaN HEMT器件的栅需要形成肖特基接触,无法承受高的处理温度。因此,不能将栅工艺一般在源漏之后。同时,由于GaN基材料是宽带隙半导体材料,因此注入激活的温度也非常高。因此,无法直接采用Si半导体工艺的方法来制作自对准结构。
发明内容
本发明提出的是一种自对准栅GaN HEMT器件及其制备方法,其目的旨在解决GaN欧姆接触工艺高温处理导致栅退化的问题,本发明引入了牺牲层工艺,利用牺牲层介质在进行GaN HEMT高温欧姆退火的时候预定义栅的位置,通过牺牲层介质图形的转移,结合常用的半导体剥离工艺实现自对准栅。采用自对准工艺可以有效降低栅和源漏之间的间距,从而提高器件的频率特性。
本发明的技术解决方案:一种自对准栅GaN HEMT器件,其结构包括GaN HEMT的沟道层、势垒层、源漏金属、Al2O3介质、离子注入隔离区和栅金属,其中GaN HEMT的沟道层和势垒层的界面形成二维电子气,源漏金属在栅两侧对称分布,Al2O3介质防止源漏和栅之间产生漏电,栅金属在势垒层2上形成肖特基接触,离子注入隔离区用于实现器件有源区的隔离。
其制备方法,包括如下工艺步骤:
本发明具有的优点1)工艺兼容性高,所用工艺均为GaN HEMT器件制备中通用的工艺,和常规GaN HEMT器件工艺兼容,满足GaN HEMT器件工艺集成的要求;2)无需采用高精度的电子束刻写工艺即可实现深亚微米栅;3)可以有效降低源漏寄生电阻,提高器件的频率特性;4)不存在栅套准的问题,解决了栅套准过程中偏差带来的问题;5)Al2O3侧墙介质可以有效抑制栅源和栅漏存在的漏电。
采用Si3N4介质牺牲层解决自对准栅位置定义的问题。采用栅区域Si3N4介质牺牲层和源漏的间隙控制来控制栅源和栅漏之间的间距。采用Al2O3介质形成侧墙来抑制栅源和栅漏之间的漏电。采用将Si3N4介质牺牲层图形转移到光刻胶的方法,实现自对准栅的定义。采用本方法可以实现自对准栅GaN HEMT器件的研制,可以有效降低寄生电阻对GaN HEMT器件频率特性的影响。
附图说明
图1是自对准栅GaN HEMT器件剖面结构图。
图2是自对准栅GaN HEMT器件制备的工艺流程图;其中
图2-1是自对准栅GaN HEMT器件表面沉积Si3N4介质牺牲层后样品结构示意图。
图2-2是自对准栅GaN HEMT器件利用光刻胶定义源漏区域的示意图。
图2-3是自对准栅GaN HEMT器件Si3N4介质牺牲层刻蚀后漏出源漏区域的示意图。
图2-4是自对准栅GaN HEMT器件源漏金属蒸发后的结构示意图。
图2-5是自对准栅GaN HEMT器件源漏金属剥离后的结构示意图。
图2-6是自对准栅GaN HEMT器件样品表面整体淀积了Al2O3介质后的结构示意图。
图2-7是自对准栅GaN HEMT器件Al2O3介质无掩模大面积刻蚀后形成侧墙的结构示意图。
图2-8是自对准栅GaN HEMT器件通过光刻形成隔离掩模后刻蚀掉牺牲层,并用离子注入形成隔离后的结构示意图。
图2-9是自对准栅GaN HEMT器件去除隔离的光刻胶掩模后,重新大面积涂覆光刻胶,然后采用氧等离子体大面积刻蚀后的结构示意图。
图2-10是自对准栅GaN HEMT器件刻蚀完栅区域Si3N4介质牺牲层后的结构示意图。
图2-11是自对准栅GaN HEMT器件蒸发栅金属后的结构示意图。
图2-12采用正胶剥离法剥离栅金属后的结构示意图。
图中的1是GaN HEMT的沟道层,2是GaN HEMT的势垒层,3是Si3N4介质牺牲层,4是光刻胶,5是源漏金属,6是Al2O3介质,7是离子注入形成的隔离区,8是栅金属。
具体实施方式
对照图1,采用牺牲层介质实现自对准GaN HEMT器件,其结构包括GaN HEMT的沟道层1、势垒层2、源漏金属5、Al2O3介质6、离子注入隔离区7和栅金属8,其中GaN HEMT的沟道层1和势垒层2的界面形成二维电子气,源漏金属5在栅两侧对称分布,Al2O3介质6防止源漏和栅之间产生漏电,栅金属8在势垒层2上形成肖特基接触,离子注入隔离区7用于实现器件有源区的隔离。
所述的GaN HEMT的沟道层1和势垒层2是含Ga、N元素的半导体材料,在沟道层1和势垒层2的界面可以产生导电的二维电子气;
所述的源漏金属5通过合金形成欧姆接触用于形成自对准GaN HEMT的源和漏;
所述的Al2O3介质6采用原子层沉积的方法形成的高质量薄膜介质,用于降低源漏和栅之间的漏电;
所述的栅金属8在势垒层2上形成肖特基接触,用来作为GaN HEMT器件的栅,用来控制器件的沟道电流。
对照图2,自对准栅GaN HEMT器件制备方法,包括如下工艺步骤:
1)在洁净的GaN外延材料上沉积Si3N4介质牺牲层,如图2-1中Si3N4介质牺牲层 3所示,然后利用常规半导体工艺,通过甩正胶、曝光、显影在样品上定义源漏区域,如图2-2所示;
2)利用光刻胶形成的图形作为掩模通过干法刻蚀Si3N4介质牺牲层,露出源漏区域,如图2-3所示;
3)蒸发源漏金属,如图2-4中源漏金属5所示,采用丙酮浸泡以及丙酮/乙醇超声的方法获得源漏金属图形,如图2-5所示,通过合金化处理形成欧姆接触;
4)利用原子层沉积方法淀积一层Al2O3介质,如图2-6所示,然后通过干法刻蚀工艺进行无掩模大面积刻蚀,结果如图2-7所示;
5)通过甩正胶、曝光、显影获得隔离图形,刻蚀有源区以外的Si3N4介质牺牲层,然后通过离子注入方法进行器件隔离,结果如图2-8所示;
6)采用丙酮/乙醇通过超声的方法去除光刻胶形成的隔离掩模,然后通过涂胶的方法在样品上再涂一层光刻胶,通过无掩模大面积刻蚀工艺,露出Si3N4介质牺牲层,结果如图2-9所示;
7)利用光刻胶作为掩模刻蚀Si3N4介质牺牲层,露出栅区域,结果如图2-10所示;
8)在表面蒸发一层栅金属,如图2-11所示,利用正胶剥离的方法形成自对准栅,如图2-12所示;
9)使用常规光刻技术,通过甩正胶、曝光、显影获得测试压块图形,通过蒸发剥离金属Au实现电极测试区域金属加厚。
实施例
1)先将蓝宝石衬底上生长的AlGaN/GaN样品进行表面清洁,分别在丙酮和乙醇溶液中超声清洗5分钟,在去离子水中漂洗后氮气吹干;
2)利用PECVD设备,在清洁的AlGaN/GaN样品上淀积300nm的Si3N4介质;
3)用AZ7908正型光刻胶作为掩膜,用旋转涂覆的方法制备光刻胶层,匀胶转数为5000rpm,匀胶时间为20秒,匀胶后在110℃热板前烘150秒对光刻胶进行固化;使用光刻机将所需掩膜图形曝光,使用RZX-3038正胶显影液显影;显影后在90℃烘箱坚膜10分钟;利用RIE刻蚀设备,采用CF4/Ar的混合气体进行Si3N4介质的刻蚀,刻蚀功率50W,刻蚀120sec;
4)在电子束蒸发台中淀积多层金属Ti/Al/Ni/Au,总厚度120nm;淀积完后在丙酮中浸泡4小时,然后在丙酮/乙醇中分别进行3分钟的超声处理,使用去离子水清洗,N2吹干,获得的金属电极如图2-5中的源漏金属;
5)用原子层沉积设备在样品表面沉积一层Al2O3介质,厚度15nm,淀积温度200摄氏度,然后利用RIE设备刻蚀Al2O3介质,刻蚀气体Cl2,刻蚀功率50W,刻蚀时间150sec;
6)用AZ7220正型光刻胶作为掩膜,匀胶转数为3000rpm,匀胶时间为20秒,匀胶后在110℃热板前烘150秒对光刻胶进行固化;使用光刻机将所需掩膜图形曝光,使用RZX-3038正胶显影液显影;显影后在90℃烘箱坚膜10分钟;利用离子注入设备,注入B+离子进行器件隔离,注入能量80Kev,剂量6E14 cm-2
7) 在丙酮/乙醇中分别进行5分钟的超声处理,使用去离子水清洗,N2吹干,去除注入隔离掩模;用AZ7908正型光刻胶作为掩模,匀胶转数为5000rpm,匀胶时间为20秒,匀胶后在110℃热板前烘150秒对光刻胶进行固化;使用氧等离子体打胶机,在氧气氛下40W功率下打胶5分钟;
8)利用RIE刻蚀设备,采用CF4/Ar的混合气体进行Si3N4介质的刻蚀,刻蚀功率30W,刻蚀160sec;
9)通过电子束蒸发设备蒸发Ni/Au,总厚度80nm,然后将样品放入丙酮溶液浸泡4小时,然后在丙酮/乙醇中分别进行3分钟的超声处理,使用去离子水清洗,N2吹干,获得的栅金属电极如图2-12中的栅金属8;
10)用AZ7908正型光刻胶作为掩模,匀胶转数为5000rpm,匀胶时间为20秒,匀胶后在110℃热板前烘150秒对光刻胶进行固化;使用光刻机将所需掩膜图形曝光,使用RZX-3038正胶显影液显影;显影后在90℃烘箱坚膜10分钟,得到测试电极图形掩模;
11)通过电子束蒸发设备蒸发300 nm的Au金属,然后将样品放入丙酮溶液浸泡4小时,然后在丙酮/乙醇中分别进行3分钟的超声处理,使用去离子水清洗,N2吹干,完成对测试电极的金属加厚。

Claims (1)

1.一种自对准栅GaN HEMT器件的制备方法,其特征在于该方法包括如下工艺步骤:
1)在洁净的GaN外延材料上沉积Si3N4介质牺牲层,利用半导体工艺,通过甩正胶、曝光、显影在样品上定义源漏区域;
2)利用光刻胶形成的图形作为掩模通过干法刻蚀Si3N4介质牺牲层,露出源漏区域;
3)蒸发源漏金属,采用丙酮浸泡以及丙酮/乙醇超声的方法获得源漏金属图形,通过合金化处理形成欧姆接触;
4)利用原子层沉积方法淀积一层Al2O3介质,然后通过干法刻蚀工艺进行无掩模大面积刻蚀;
5)通过甩正胶、曝光、显影获得隔离图形,刻蚀有源区以外的Si3N4介质牺牲层,然后通过离子注入方法进行器件隔离;
6)采用丙酮/乙醇通过超声的方法去除光刻胶形成的隔离掩模,然后通过涂胶的方法在样品上再涂一层光刻胶,通过无掩模大面积刻蚀工艺,露出Si3N4介质牺牲层;
7)利用光刻胶作为掩模刻蚀Si3N4介质牺牲层,露出栅区域;
8)在表面蒸发一层栅金属,利用正胶剥离的方法形成自对准栅;
9)使用光刻技术,通过甩正胶、曝光、显影获得测试压块图形,通过蒸发剥离金属Au实现电极测试区域金属加厚;
所述工艺步骤1)中的GaN外延材料是存在二维电子气的GaN基异质结材料;Si3N4介质牺牲层的厚度100~500nm;
所述的工艺步骤2)、步骤5)和步骤7)中Si3N4介质牺牲层刻蚀气体基于氟基等离子体,刻蚀功率20~100W;工艺步骤2)中,通过刻蚀工艺在栅区域Si3N4介质牺牲层相对于光刻胶掩模内缩30~300nm;
所述工艺步骤3)中的源漏金属选自Ti、Al、Ti/Al、Ti/Al/Mo/Au、Ti/Al/Ni/Au、Ti/Al/W、Ti/Al/W/Ti、Ti/Au、Al/Au和Al/W中的单层或多层金属,厚度50~150 nm,合金化处理在氮气氛下进行,处理温度在500到950摄氏度之间;
所述工艺步骤4)中的原子层沉积方法中Al2O3介质淀积温度在100摄氏度到300摄氏度范围内,厚度在10到20nm范围;
所述的工艺步骤5)中的用于注入的离子包含硼或氮元素,采用20KeV到100KeV的能量进行注入隔离;
所述工艺步骤6)中的涂覆的光刻胶厚度超过Si3N4介质牺牲层材料厚度50~100nm,大面积无掩模刻蚀工艺采用氧等离子体进行大面积刻蚀,刻蚀完成后Si3N4介质牺牲层材料露出高度10~20nm;
所述工艺步骤8)中的栅金属选自Ni、Ni/Au、Pt、Pt/Au、Ni/Pt/Au、Ni/Al或Pt/Al,厚度50~200nm。
CN201310641375.1A 2013-12-04 2013-12-04 一种自对准栅GaN HEMT器件及其制备方法 Active CN103715255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310641375.1A CN103715255B (zh) 2013-12-04 2013-12-04 一种自对准栅GaN HEMT器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310641375.1A CN103715255B (zh) 2013-12-04 2013-12-04 一种自对准栅GaN HEMT器件及其制备方法

Publications (2)

Publication Number Publication Date
CN103715255A CN103715255A (zh) 2014-04-09
CN103715255B true CN103715255B (zh) 2016-09-21

Family

ID=50408068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310641375.1A Active CN103715255B (zh) 2013-12-04 2013-12-04 一种自对准栅GaN HEMT器件及其制备方法

Country Status (1)

Country Link
CN (1) CN103715255B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443957B1 (en) 2015-03-12 2016-09-13 International Business Machines Corporation Self-aligned source and drain regions for semiconductor devices
CN106024695A (zh) * 2016-08-11 2016-10-12 成都海威华芯科技有限公司 用于GaN晶体管的器件隔离方法
CN106407629A (zh) * 2016-11-25 2017-02-15 成都海威华芯科技有限公司 基于蒙特卡洛算法的GaN HEMT噪声模型建立方法
CN107170809B (zh) * 2017-06-16 2023-12-12 北京星云联众科技有限公司 一种基于自对准工艺的GaNHEMT器件及其制造方法
CN108281352A (zh) * 2018-01-26 2018-07-13 成都海威华芯科技有限公司 一种应用于氮化镓晶体管的器件隔离方法
CN109449213B (zh) * 2018-11-20 2022-08-05 中国电子科技集团公司第五十五研究所 一种带场板的肖特基结金刚石二极管器件的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368793B2 (en) * 2004-03-22 2008-05-06 Matsushita Electric Industrial Co., Ltd. HEMT transistor semiconductor device
JP2007042779A (ja) * 2005-08-02 2007-02-15 Nippon Telegr & Teleph Corp <Ntt> T字型ゲート構造ナイトライド系電界効果トランジスタおよびその製造方法
TWI514568B (zh) * 2009-04-08 2015-12-21 Efficient Power Conversion Corp 增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
CN101853880B (zh) * 2010-03-09 2011-10-19 西安电子科技大学 AlGaN/GaN高电子迁移率晶体管及其制作方法
CN102130160A (zh) * 2011-01-06 2011-07-20 西安电子科技大学 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法

Also Published As

Publication number Publication date
CN103715255A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
CN103715255B (zh) 一种自对准栅GaN HEMT器件及其制备方法
CN103779208B (zh) 一种低噪声GaN HEMT器件的制备方法
CN104637941B (zh) 一种复合沟道mhemt微波振荡器及其制备方法
WO2021027241A1 (zh) 一种具有П型栅的 GaN 基射频器件及其制备方法
CN108122749B (zh) 一种基于图形化载片的SiC基GaN_HEMT背面工艺
CN109103245A (zh) 一种双t型栅及制作方法和应用
CN101710590A (zh) AlGaN/GaN绝缘栅高电子迁移率晶体管及其制作方法
US11257935B2 (en) Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
CN102201334A (zh) 一种制作u型栅脚t型栅结构的方法
JP7470458B2 (ja) シリコン基板上のGaN/2次元AlNヘテロ接合整流器及びその製造方法
CN105118860A (zh) 一种集成有序GaN基纳米线阵列HEMT及其制备方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN103928324A (zh) 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN103426740A (zh) 减小高电子迁移率晶体管源漏区域欧姆接触电阻率的方法
CN107706245B (zh) 一种氮化物平面结构共振隧穿二极管及其制备方法
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN103700583A (zh) 一种氮化镓基场效应晶体管的t型栅的制作方法
CN105428236A (zh) GaN HEMT射频器件及其栅极自对准制备方法
CN105977147A (zh) 一种用于纳米栅制备的无损伤自终止刻蚀方法
CN105047548A (zh) 一种电子束曝光制备10纳米t型栅的方法
CN103065953B (zh) 一种利用电镀工艺在GaN材料上制备细栅的方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法
CN113451129B (zh) 一种高电子迁移率晶体管及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant